WO2021053884A1 - 圧電素子およびその製造方法 - Google Patents

圧電素子およびその製造方法 Download PDF

Info

Publication number
WO2021053884A1
WO2021053884A1 PCT/JP2020/020539 JP2020020539W WO2021053884A1 WO 2021053884 A1 WO2021053884 A1 WO 2021053884A1 JP 2020020539 W JP2020020539 W JP 2020020539W WO 2021053884 A1 WO2021053884 A1 WO 2021053884A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode layer
layer
piezoelectric
piezoelectric element
electrode
Prior art date
Application number
PCT/JP2020/020539
Other languages
English (en)
French (fr)
Inventor
伸介 池内
小林　真人
勝之 鈴木
文弥 黒川
諭卓 岸本
山田　一
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2021546503A priority Critical patent/JPWO2021053884A1/ja
Priority to DE112020003862.9T priority patent/DE112020003862T5/de
Priority to CN202080064677.5A priority patent/CN114402447A/zh
Publication of WO2021053884A1 publication Critical patent/WO2021053884A1/ja
Priority to US17/694,729 priority patent/US20220209095A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085—Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/086—Shaping or machining of piezoelectric or electrostrictive bodies by machining by polishing or grinding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047—Membrane type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography

Definitions

  • the present invention relates to a piezoelectric element and a method for manufacturing the same.
  • Patent Document 1 discloses the configuration of the piezoelectric element.
  • the piezoelectric element described in Patent Document 1 includes a silicon substrate, a piezoelectric film, and a conductor film.
  • the piezoelectric film is made of a piezoelectric material, for example, aluminum nitride (AlN), and is provided on a silicon substrate.
  • the conductor film is made of a conductive material and is provided on the piezoelectric film.
  • the AlN film is formed by forming a film by a reactive magnetron sputtering method and patterning it by RIE (Reactive Ion Etching) using a chlorine-based gas.
  • RIE reactive Ion Etching
  • the piezoelectric layer formed on the electrode layer made of silicon is polycrystalline. Grain boundaries are present in the piezoelectric layer composed of polycrystals.
  • the dielectric constant of the piezoelectric layer made of polycrystal tends to be relatively high due to the presence of the grain boundaries, and the capacitance of the piezoelectric layer tends to increase accordingly.
  • the higher the capacitance of the piezoelectric layer the lower the value of the electrical impedance of the piezoelectric layer. Therefore, when a voltage is applied between the electrode layer made of silicon and the conductor film located on the piezoelectric layer, the voltage divided by the electrode layer made of silicon becomes large and is divided into the piezoelectric layer. The voltage to be pressed becomes smaller. Therefore, the conventional piezoelectric element has low drive efficiency.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a piezoelectric element capable of improving drive efficiency.
  • the piezoelectric element based on the present invention includes a piezoelectric layer, a first electrode layer, and a second electrode layer.
  • the piezoelectric layer has a first surface and a second surface. The second surface is located on the opposite side of the first surface.
  • the first electrode layer is provided on the first surface.
  • the second electrode layer is provided on the second surface. At least a part of the second electrode layer faces the first electrode layer via the piezoelectric layer.
  • the second electrode layer contains silicon as a main component.
  • the piezoelectric layer is made of a single crystal.
  • the method for manufacturing a piezoelectric element based on the present invention includes a step of joining the second electrode layer and a step of laminating the first electrode layer.
  • step of joining the second electrode layer surface activation bonding or atomic diffusion bonding is performed on the second surface side of the piezoelectric layer having the first surface and the second surface located on the opposite side of the first surface.
  • the second electrode layer is joined.
  • step of laminating the first electrode layer the first electrode layer is laminated on the first surface side of the piezoelectric layer so that at least a part of the first electrode layer faces the second electrode layer via the piezoelectric layer.
  • the second electrode layer contains silicon as a main component.
  • the piezoelectric layer is made of a single crystal.
  • the driving efficiency of the piezoelectric element can be improved.
  • FIG. 5 is a cross-sectional view showing a state in which holes and the like are formed in the piezoelectric layer in the method for manufacturing a piezoelectric element according to the first embodiment of the present invention.
  • FIG. 5 is a cross-sectional view showing a state in which a hole or the like is formed in the second electrode layer in the method for manufacturing a piezoelectric element according to the first embodiment of the present invention.
  • FIG. 1 is a plan view of the piezoelectric element according to the first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of the piezoelectric element of FIG. 1 as viewed from the direction of the arrow along line II-II.
  • FIG. 3 is a cross-sectional view of the piezoelectric element of FIG. 1 as viewed from the direction of the arrow along line III-III.
  • the piezoelectric element 100 has a piezoelectric layer 110, a first electrode layer 120, a second electrode layer 130, a base 140, and a first connection. It includes an electrode 150 and a second connection electrode 160.
  • the piezoelectric layer 110 has a first surface 111 and a second surface 112.
  • the second surface 112 is located on the opposite side of the first surface 111.
  • the thickness of the piezoelectric layer 110 is 0.3 ⁇ m or more and 5.0 ⁇ m or less, preferably 0.5 ⁇ m or more and 1.0 ⁇ m or less.
  • the piezoelectric layer 110 is made of a single crystal.
  • the cut orientation of the piezoelectric layer 110 is appropriately selected so that the piezoelectric element 100 exhibits desired device characteristics.
  • the piezoelectric layer 110 is made of a single crystal substrate, specifically, a rotating Y-cut substrate. Further, the cutting direction of the rotating Y-cut substrate is specifically 30 °. When the cutting direction of the rotating Y-cut substrate is 30 °, the displacement of the bending vibration of the membrane portion, which will be described later, becomes larger.
  • the material constituting the piezoelectric layer 110 is appropriately selected so that the piezoelectric element 100 exhibits desired device characteristics.
  • the piezoelectric layer 110 is composed of an alkaline niobate compound or an alkaline tantalate compound.
  • the piezoelectric constants of these compounds are relatively high, for example higher than the piezoelectric constants of aluminum nitride (AlN).
  • AlN aluminum nitride
  • the alkali metal contained in the alkali niobate compound or the alkali tantalate compound comprises at least one of lithium, sodium and potassium.
  • the piezoelectric layer 110 is composed of lithium niobate (LiNbO 3 ) or lithium tantalate (LiTaO 3).
  • the first electrode layer 120 is provided on the first surface 111.
  • An adhesion layer may be formed between the first electrode layer 120 and the piezoelectric layer 110.
  • the first electrode layer 120 has a counter electrode portion 121, a wiring portion 122, and an outer electrode portion 123.
  • the counter electrode portion 121 is located substantially in the center of the piezoelectric element 100 when viewed from the direction perpendicular to the first surface 111, and has a circular outer shape.
  • the outer electrode portion 123 is located at the end portion of the first surface 111 in the in-plane direction.
  • the wiring portion 122 connects the counter electrode portion 121 and the outer electrode portion 123 to each other.
  • the thickness of the first electrode layer 120 is 0.05 ⁇ m or more and 0.2 ⁇ m or less.
  • the thickness of the adhesion layer is 0.005 ⁇ m or more and 0.05 ⁇ m or less.
  • the first electrode layer 120 is composed of Pt.
  • the first electrode layer 120 may be made of another material such as Al.
  • the first electrode layer 120 and the adhesion layer may be an epitaxial growth film.
  • the adhesion layer is made of Ti.
  • the adhesion layer may be made of another material such as NiCr.
  • the adhesive layer is NiCr instead of Ti from the viewpoint of suppressing the diffusion of the material constituting the adhesive layer to the first electrode layer 120. It is preferably composed of. This improves the reliability of the piezoelectric element 100.
  • the second electrode layer 130 is provided on the second surface 112. At least a part of the second electrode layer 130 faces the first electrode layer 120 via the piezoelectric layer 110. In the present embodiment, the second electrode layer 130 faces the counter electrode portion 121 via the piezoelectric layer 110.
  • the thickness of the second electrode layer 130 is thicker than the thickness of the piezoelectric layer 110.
  • the thickness of the second electrode layer 130 is, for example, 0.5 ⁇ m or more and 50 ⁇ m or less.
  • the second electrode layer 130 contains silicon as a main component.
  • the second electrode layer 130 contains single crystal silicon as a main component. More specifically, the second electrode layer 130 is composed of single crystal silicon doped with an element that lowers the electrical resistivity of the second electrode layer 130.
  • the second electrode layer 130 is doped with an element such as B, P, Sb or Ge, or a combination of these elements (for example, a combination of B and Ge).
  • the electrical resistivity of the second electrode layer 130 is 0.1 m ⁇ ⁇ cm or more and 100 m ⁇ ⁇ cm or less.
  • the interface 190 between the second electrode layer 130 and the piezoelectric layer 110 is composed of an interface bonding portion formed by surface activation bonding or atomic diffusion bonding.
  • the laminated body 101 includes at least the first electrode layer 120, the piezoelectric layer 110, and the second electrode layer 130. As shown in FIG. 3, the laminated body 101 further includes a first connection electrode 150 and a second connection electrode 160.
  • the base 140 supports the laminate 101.
  • the base portion 140 is located on the second electrode layer 130 side of the laminated body 101. As shown in FIG. 1, the base portion 140 is formed in an annular shape along the peripheral edge of the laminated body 101 when viewed from the laminating direction of the laminated body 101.
  • the base 140 includes a silicon oxide layer 141 and a base main body 142.
  • the silicon oxide layer 141 is in contact with the second electrode layer 130.
  • the base body 142 is in contact with the silicon oxide layer 141 on the side of the silicon oxide layer 141 opposite to the second electrode layer 130 side.
  • the material constituting the base main body 142 is not particularly limited, but the base main body 142 is made of single crystal silicon.
  • the opening 143 is located inside the base 140 when viewed from the stacking direction.
  • the edge of the opening 143 has a circular outer shape when viewed from the stacking direction.
  • the first connection electrode 150 is located above the outer electrode portion 123 of the first electrode layer 120.
  • An adhesion layer may be located between the first connection electrode 150 and the first electrode layer 120.
  • the thickness of the first connection electrode 150 is, for example, 0.1 ⁇ m or more and 1.0 ⁇ m or less, and the thickness of the adhesion layer connected to the first connection electrode 150 is, for example, 0.005 ⁇ m or more and 0.1 ⁇ m or less.
  • the second connection electrode 160 is provided on the surface of the second electrode layer 130 on the piezoelectric layer 110 side where the piezoelectric layer 110 is not located. As a result, conduction from the outside of the piezoelectric element 100 to the second electrode layer 130 via the second connection electrode 160 can be ensured.
  • the second connection electrode 160 and the second electrode layer 130 are ohmic connected to each other.
  • the first connection electrode 150 and the second connection electrode 160 are composed of Au.
  • the first connection electrode 150 and the second connection electrode 160 may be made of another conductive material such as Al.
  • the adhesion layer located between the first connection electrode 150 and the first electrode layer 120 is made of Ti.
  • the adhesion layer may be made of NiCr.
  • the membrane portion 102 is formed on the laminated body 101.
  • the membrane portion 102 overlaps the opening 143 and does not overlap the base 140 when viewed from the stacking direction.
  • the width dimension of the membrane portion 102 in the direction parallel to the second surface 112 is at least five times or more the thickness dimension of the membrane portion 102 in the direction perpendicular to the second surface 112. Is set to.
  • a plurality of slits 103 penetrating from the first electrode layer 120 side to the second electrode layer 130 side are formed in the laminated body 101.
  • Each of the plurality of slits 103 communicates with the opening 143.
  • the plurality of slits 103 are formed so as to radiate from substantially the center of the piezoelectric element 100 when viewed from a direction perpendicular to the first surface 111.
  • each of the plurality of beam portions 105 includes a portion of the laminate 101 other than the membrane portion 102 and the laminate 101.
  • the plate-shaped portion 104 which is the portion where the counter electrode portion 121 is located, is connected to each other.
  • each of the plurality of beam portions 105 When viewed from the direction perpendicular to the first surface 111, each of the plurality of beam portions 105 has an outer shape that is convexly curved toward the direction along the outer edge of the membrane portion 102, but the plurality of beam portions 105 The outer shape of each of the above is not particularly limited. In the present embodiment, each of the plurality of beam portions 105 is positioned side by side along the outer edge of the membrane portion 102 by forming the plurality of slits 103.
  • the membrane portion 102 has a unimorph structure.
  • the piezoelectric element 100 can transmit and receive ultrasonic waves.
  • a voltage is applied to the piezoelectric layer 110 in order to bend and vibrate the membrane portion 102.
  • the piezoelectric element 100 has the first electrode layer 120 and the second electrode shown in FIG. 2 by applying a voltage V between the first connection electrode 150 and the second connection electrode 160 shown in FIG. A voltage is applied between the layer 130 and the layer 130. As a result, the piezoelectric layer 110 located between the first electrode layer 120 and the second electrode layer 130 is driven. At this time, since the voltage V applied between the first connection electrode 150 and the second connection electrode 160 is divided, a part of the voltage V is applied to the piezoelectric layer 110. Hereinafter, the voltage division of the voltage V will be described.
  • FIG. 4 is a diagram showing an equivalent circuit of the piezoelectric element according to the first embodiment of the present invention.
  • the piezoelectric element 100 has a circuit in which a piezoelectric layer 110 having a capacitance C and a second electrode layer 130 having a resistance value R are connected in series with each other.
  • the voltage V applied between the first connection electrode 150 and the second connection electrode 160 is divided into the piezoelectric layer 110 and the second electrode layer 130.
  • the piezoelectric layer 110 having a capacitance C has an electrical impedance represented by the equation (1 / j ⁇ C).
  • j is a complex number
  • ⁇ is the drive angular frequency.
  • the thickness of the piezoelectric layer 110 is 1 ⁇ m
  • the width of the plate-shaped portion 104 in the in-plane direction of the second surface 112 is 0.8 mm
  • the piezoelectric layer 110 made of a single crystal.
  • the electrical impedance calculated from the capacitance C of the piezoelectric layer 110 is about 14 k ⁇ .
  • the resistance of the second electrode layer 130 is 1 m ⁇ ⁇ cm, and as shown in FIG. 1, the length of the path from the plate-shaped portion 104 to the second connection electrode 160 when viewed from the direction perpendicular to the second surface 112.
  • the second electrode layer 130 in the path is 0.8 mm
  • the thickness of the second electrode layer 130 in the direction perpendicular to the second surface 112 is 1 ⁇ m
  • the second electrode layer The resistance value R of 130 is 4 k ⁇ .
  • the piezoelectric element 100 having the above structure a case where the material constituting the piezoelectric layer 110 is changed to a polycrystalline material having a relatively higher dielectric constant than the single crystal piezoelectric material will be examined.
  • the relative permittivity of the piezoelectric layer 110 made of polycrystal is 500
  • the electrical impedance of the piezoelectric layer 110 is about 1.6 k ⁇ .
  • the applied voltage is smaller than that when the piezoelectric layer 110 is single crystal.
  • the drive efficiency of the piezoelectric element 100 can be improved by forming the piezoelectric layer 110 with a material made of a single crystal.
  • FIG. 5 is a diagram schematically showing a part of the membrane portion of the piezoelectric element according to the first embodiment of the present invention.
  • FIG. 6 is a diagram schematically showing a part of a membrane portion of the piezoelectric element according to the first embodiment of the present invention when it is driven.
  • the piezoelectric layer 110 is located only on one side of the stress neutral plane N of the membrane portion 102. As a result, as shown in FIG. 6, the membrane portion 102 greatly bends and vibrates when the piezoelectric layer 110 is driven.
  • the piezoelectric layer 110 in the membrane portion 102 becomes an elastic layer, and a layer other than the piezoelectric layer 110, such as the second electrode layer 130, becomes a restraining layer.
  • a layer other than the piezoelectric layer 110 such as the second electrode layer 130
  • the membrane portion 102 bends in the direction perpendicular to the second surface 112. The longer the distance between the stress neutral surface N and the second surface 112 of the piezoelectric layer 110, the greater the vibration of the membrane portion 102.
  • the piezoelectric element 100 according to the first embodiment of the present invention can be used as a MEMS (Micro Electro Mechanical Systems) device by vibrating the membrane portion 102 significantly as described above.
  • MEMS devices include voice microphones, voice speakers, ultrasonic transducers and the like.
  • the piezoelectric element 100 when the piezoelectric element 100 is viewed from the first electrode layer 120 side, the length of one side of the piezoelectric element 100 having a rectangular outer shape is 1 mm or more and 2 mm or less. is there. As a result, the piezoelectric element 100 can be used as the MEMS device.
  • the shape and thickness of the membrane portion 102 are designed so that mechanical resonance of the membrane portion 102 occurs at a frequency of 20 kHz or higher, which is a non-audible range.
  • the diameter of the membrane portion 102 has the largest ultrasonic transmission / reception area. Is set to, for example, 0.8 mm.
  • the thickness of the membrane portion 102 is set to, for example, 2 ⁇ m or more and 5 ⁇ m or less.
  • the thickness of the membrane portion 102 can be made relatively thin as in the above numerical range.
  • FIGS. 7 to 14 they are shown in the same cross-sectional view as in FIG.
  • FIG. 7 is a diagram in which a piezoelectric single crystal substrate is prepared in the method for manufacturing a piezoelectric element according to the first embodiment of the present invention. As shown in FIG. 7, the piezoelectric single crystal substrate 110a is prepared. The piezoelectric single crystal substrate 110a is later processed to become the piezoelectric layer 110.
  • FIG. 8 is a diagram in which a laminated substrate including a second electrode layer is prepared in the method for manufacturing a piezoelectric element according to the first embodiment of the present invention.
  • a laminated substrate 106a including a second electrode layer 130 and a base 140 is prepared.
  • the laminated substrate 106a is an SOI (Silicon on Insulator) substrate.
  • FIG. 9 is a diagram showing a state in which a piezoelectric single crystal substrate is bonded to a laminated substrate including a second electrode layer in the method for manufacturing a piezoelectric element according to the first embodiment of the present invention.
  • the piezoelectric single crystal substrate 110a is bonded to the second electrode layer 130 side of the laminated substrate 106a by surface activation bonding or atomic diffusion bonding.
  • an interface 190 composed of an interface junction is formed between the laminated substrate 106a and the piezoelectric single crystal substrate 110a.
  • the bonding surfaces of the laminated substrate 106a and the piezoelectric single crystal substrate 110a are flattened in advance by chemical mechanical polishing (CMP). By flattening the joint surface in advance, the manufacturing yield of the piezoelectric element 100 is improved.
  • CMP chemical mechanical polishing
  • FIG. 10 is a cross-sectional view showing a state in which a piezoelectric single crystal substrate is scraped to form a piezoelectric layer in the method for manufacturing a piezoelectric element according to the first embodiment of the present invention.
  • the portion of the piezoelectric single crystal substrate 110a opposite to the second electrode layer 130 side is ground to be thin by, for example, a grinder, and then the portion on the opposite side is removed by CMP or the like.
  • the piezoelectric layer 110 is formed by polishing and flattening.
  • the release layer may be formed by injecting ions in advance on the side opposite to the bonding surface side of the piezoelectric single crystal substrate 110a.
  • the release layer can be peeled off after joining to form the piezoelectric layer 110.
  • the piezoelectric single crystal substrate 110a may be further polished by CMP or the like to form the piezoelectric layer 110.
  • the method for manufacturing the piezoelectric element 100 includes a step of joining the second electrode layer 130 to the piezoelectric layer 110.
  • FIG. 11 is a cross-sectional view showing a state in which the first electrode layer is provided in the method for manufacturing a piezoelectric element according to the first embodiment of the present invention.
  • the first electrode layer 120 is laminated on the first surface 111 side of the piezoelectric layer 110 so that at least a part of the piezoelectric layer 110 faces the second electrode layer 130 via the piezoelectric layer 110.
  • the method for manufacturing the piezoelectric element 100 according to the first embodiment of the present invention includes a step of laminating the first electrode layer 120.
  • An adhesion layer located between the first electrode layer 120 and the piezoelectric layer 110 may be laminated before the first electrode layer 120 is provided.
  • the first electrode layer 120 is formed so as to have a desired pattern by a vapor deposition lift-off method.
  • the first electrode layer 120 may be formed by laminating over the entire surface of the first surface 111 of the piezoelectric layer 110 by sputtering and then forming a desired pattern by an etching method.
  • FIG. 12 is a cross-sectional view showing a state in which a hole or the like is formed in the piezoelectric layer in the method for manufacturing a piezoelectric element according to the first embodiment of the present invention.
  • a plurality of pores corresponding to the slit 103 located in the membrane portion 102 shown in FIG. 2 are formed by reactive ion etching (RIE).
  • RIE reactive ion etching
  • a notch portion for providing the second connection electrode 160 on the second electrode layer 130 is also formed together with the hole portion.
  • These holes and notches may be formed by wet etching with fluorine nitric acid or the like.
  • FIG. 13 is a cross-sectional view showing a state in which a hole or the like is formed in the second electrode layer in the method for manufacturing a piezoelectric element according to the first embodiment of the present invention.
  • holes and the like are formed by deep reactive ion etching (Deep RIE).
  • the hole corresponds to the slit 103 of the piezoelectric element 100 according to the present embodiment.
  • the first connection electrode 150 is formed in a desired pattern by the vapor deposition lift-off method.
  • the first connection electrode may be laminated over the entire area of the piezoelectric layer 110 on the first surface 111 side by sputtering, and then a desired pattern may be formed by an etching method.
  • the second connection electrode 160 is laminated on the piezoelectric layer 110 exposed by forming the notch.
  • the piezoelectric layer 110 and the second connection electrode 160 are ohmic-connected to each other.
  • an annealing treatment is performed. The temperature and time of the annealing treatment are appropriately set in consideration of the conductivity of the second electrode layer 130.
  • FIG. 14 is a diagram showing a state in which an opening is provided on the side opposite to the second electrode layer side of the laminated substrate including the second electrode layer in the method for manufacturing the piezoelectric element according to the first embodiment of the present invention.
  • deep reactive ion etching (Deep RIE) is used to form a recess 143a corresponding to the opening 143 of the present embodiment from the side opposite to the second electrode layer 130 side of the base 140.
  • the opening 143 as shown in FIG. 2 is formed.
  • the piezoelectric element 100 according to the first embodiment of the present invention as shown in FIGS. 1 to 3 is manufactured.
  • the second electrode layer 130 faces the first electrode layer 120 at least in part via the piezoelectric layer 110.
  • the second electrode layer 130 contains silicon as a main component.
  • the piezoelectric layer 110 is made of a single crystal.
  • the dielectric constant of the piezoelectric layer 110 is lowered, and the capacitance of the piezoelectric layer 110 is also lowered accordingly. Therefore, the voltage divided by the piezoelectric layer 110 becomes large, so that the driving efficiency of the piezoelectric element 100 is improved.
  • the second electrode layer 130 contains single crystal silicon as a main component.
  • the second electrode layer 130 can be used as it is as a substrate or a part of the substrate, so that the stress load on the piezoelectric layer 110 can be reduced.
  • it is possible to suppress the occurrence of cracks in the piezoelectric layer 110, and it is possible to improve the yield of the piezoelectric element 100.
  • the piezoelectric layer 110 is composed of an alkali niobate compound or an alkali tantalate compound.
  • the piezoelectric layer 110 is made of a material having a relatively high piezoelectric constant, the driving efficiency of the piezoelectric element 100 can be improved.
  • the piezoelectric layer 110 is composed of, for example, lithium niobate.
  • the piezoelectric constant of the piezoelectric layer 110 can be increased as compared with the case where the piezoelectric layer 110 is composed of another alkali niobate compound or an alkaline tantalate compound, so that the device characteristics of the piezoelectric element 100 can be increased. Can be improved.
  • the piezoelectric layer 110 is composed of, for example, lithium tantalate.
  • the piezoelectricity of the piezoelectric layer 110 is lower than that of the case where the piezoelectric layer 110 is composed of another alkali niobate compound or an alkaline tantalate compound, so that the piezoelectric element 100 is driven.
  • the efficiency can be improved and the device characteristics of the piezoelectric element 100 can be improved.
  • the piezoelectric element 100 further includes a base 140 that supports a laminate 101 including at least a first electrode layer 120, a piezoelectric layer 110, and a second electrode layer 130.
  • the base portion 140 is located on the second electrode layer 130 side of the laminated body 101, and is formed along the peripheral edge of the laminated body 101 when viewed from the stacking direction of the laminated body 101.
  • the drive of the piezoelectric layer 110 can be converted into the bending vibration of the membrane portion 102.
  • the base 140 includes a silicon oxide layer 141 in contact with the second electrode layer 130.
  • the second electrode layer 130 is made of single crystal silicon doped with an element that lowers the electrical resistivity of the second electrode layer 130.
  • the second electrode layer 130 can be used as a substrate or a part of the substrate, so that it is not necessary to separately provide an electrode layer facing the first electrode layer 120 via the piezoelectric layer 110.
  • the overall thickness of the membrane portion 102 can be reduced.
  • the second electrode layer 130 also functions as a substrate, the number of layers to be laminated can be reduced, and the stress acting on the membrane portion 102 can be reduced. As a result, the manufacturing yield of the piezoelectric element 100 can be improved.
  • the laminated body 101 is formed with a slit 103 penetrating from the first electrode layer 120 side to the second electrode layer 130 side.
  • the slit 103 communicates with the opening 143 located inside the base 140 when viewed from the stacking direction.
  • a plurality of beam portions 105 can be formed on the membrane portion 102.
  • the plurality of beam portions 105 improve the efficiency of bending vibration of the membrane portion 102.
  • the thickness of the second electrode layer 130 is thicker than the thickness of the piezoelectric layer 110.
  • the thickness of the piezoelectric layer 110 becomes relatively thin, so that the piezoelectric layer 110 can be easily processed by etching or the like.
  • the thickness of the second electrode layer 130 is relatively thick, even if unnecessary etching occurs in the second electrode layer 130 when the piezoelectric layer 110 is etched, the piezoelectric layer of the second electrode layer 130 is formed. It is possible to prevent unnecessary etching from occurring on the side opposite to the 110 side. Further, since the stress neutral surface of the membrane portion 102 is located in the second electrode layer 130, the efficiency of bending vibration of the membrane portion 102 is improved.
  • the interface 190 between the second electrode layer 130 and the piezoelectric layer 110 is composed of an interface bonding portion formed by surface activation bonding or atomic diffusion bonding. As a result, it is possible to suppress the chemical reaction between the second electrode layer 130 and the piezoelectric layer 110 with each other, and it is possible to suppress the deterioration of the device characteristics of the piezoelectric element 100.
  • the method for manufacturing the piezoelectric element 100 according to the first embodiment of the present invention includes a step of joining the second electrode layer 130 and a step of laminating the first electrode layer 120.
  • the surface is activated on the second surface 112 side of the piezoelectric layer 110 having the first surface 111 and the second surface 112 located on the opposite side of the first surface 111.
  • the second electrode layer 130 is bonded by bonding or atomic diffusion bonding.
  • the first electrode layer is on the first surface 111 side of the piezoelectric layer 110 so that at least a part of the first electrode layer 120 faces the second electrode layer 130 via the piezoelectric layer 110. 120 are laminated.
  • the second electrode layer 130 contains silicon as a main component.
  • the piezoelectric layer 110 is made of a single crystal.
  • the dielectric constant of the piezoelectric layer 110 is lowered, and the capacitance of the piezoelectric layer 110 is also lowered accordingly. Therefore, the voltage divided by the piezoelectric layer 110 becomes large, so that the driving efficiency of the piezoelectric element 100 is improved. Further, it is possible to prevent the second electrode layer 130 and the piezoelectric layer 110 from chemically reacting with each other.
  • the piezoelectric element according to the second embodiment of the present invention is different from the piezoelectric element 100 according to the first embodiment of the present invention mainly in that a plurality of beam portions are driven. Therefore, the description of the configuration similar to that of the piezoelectric element 100 according to the first embodiment of the present invention will not be repeated.
  • FIG. 15 is a plan view of the piezoelectric element according to the second embodiment of the present invention.
  • FIG. 16 is a cross-sectional view of the piezoelectric element of FIG. 15 as viewed from the direction of the arrow along the XVI-XVI line.
  • the counter electrode portion 221 of the first electrode layer 220 is formed on the piezoelectric layer 110. It is provided.
  • the first electrode layer 220 is not located on the plate-shaped portion 204 of the membrane portion 102 located inside the plurality of beam portions 205 when viewed from the stacking direction. As a result, the plurality of beam portions 205 bend and vibrate, so that the plate-shaped portion 204 is largely displaced in the stacking direction, and ultrasonic waves can be transmitted and received.
  • the second electrode layer 130 faces the first electrode layer 220 at least in part via the piezoelectric layer 110.
  • the second electrode layer 130 contains silicon as a main component.
  • the piezoelectric layer 110 is made of a single crystal. As a result, the driving efficiency of the piezoelectric element 100 is improved.
  • the piezoelectric element according to the third embodiment of the present invention is mainly different from the piezoelectric element 100 according to the first embodiment of the present invention in the shape of a plurality of beam portions. Therefore, the description of the configuration similar to that of the piezoelectric element 100 according to the first embodiment of the present invention will not be repeated.
  • FIG. 17 is a plan view of the piezoelectric element according to the third embodiment of the present invention.
  • FIG. 18 is a cross-sectional view of the piezoelectric element of FIG. 17 as viewed from the direction of the arrow along line XVIII-XVIII.
  • a plurality of slits 303 communicate with each other at the center of the membrane portion 102 in the membrane portion 102 when viewed from the stacking direction.
  • each of the plurality of beam portions 305 has the shape of a cantilever.
  • the first electrode layer 320 is located on the entire surface of the first surface 111 of the piezoelectric layer 110 in the membrane portion 102.
  • the tips of the plurality of beam portions 305 are largely displaced in the stacking direction, and ultrasonic waves can be transmitted and received.
  • the second electrode layer 130 faces the first electrode layer 320 at least in part via the piezoelectric layer 110.
  • the second electrode layer 130 contains silicon as a main component.
  • the piezoelectric layer 110 is made of a single crystal. As a result, the driving efficiency of the piezoelectric element 100 is improved.
  • Piezoelectric element 101 laminated body, 102 membrane part, 103,303 slit, 104,204 plate-shaped part, 105,205,305 beam part, 106a laminated substrate, 110 piezoelectric layer, 110a piezoelectric single crystal substrate , 111 1st surface, 112 2nd surface, 120, 220, 320 1st electrode layer, 121,221 counter electrode part, 122 wiring part, 123 outer electrode part, 130 2nd electrode layer, 140 base part, 141 silicon oxide layer , 142 base body, 143 opening, 143a recess, 150 first connection electrode, 160 second connection electrode, 190 interface.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

圧電素子(１００)は、圧電体層(１１０)と、第１電極層(１２０)と、第２電極層(１３０)とを備えている。圧電体層(１１０)は、第１面(１１１)と、第２面(１１２)とを有している。第２面(１１２)は、第１面(１１１)の反対側に位置している。第１電極層(１２０)とは、第１面(１１１)上に設けられている。第２電極層(１３０)は、第２面(１１２)上に設けられている。第２電極層(１３０)は、少なくとも一部が圧電体層(１１０)を介して第１電極層(１２０)と対向している。第２電極層(１３０)は、シリコンを主成分として含んでいる。圧電体層(１１０)は、単結晶からなる。

Description

圧電素子およびその製造方法
　本発明は、圧電素子およびその製造方法に関する。
　圧電素子の構成を開示した文献として特開２００９－３０２６６１号公報(特許文献１)がある。特許文献１に記載された圧電素子は、シリコン基板と、圧電体膜と、導電体膜とを備えている。圧電体膜は、圧電体、たとえば窒化アルミニウム（ＡｌＮ）からなり、シリコン基板上に設けられている。導電体膜は導電材料からなり、圧電体膜上に設けられている。ＡｌＮ膜は、反応性マグネトロンスパッタ法により成膜し、塩素系ガスを用いたＲＩＥ(Reactive　Ion　Etching)によりパターニングすることで形成される。
特開２００９－３０２６６１号公報
　従来の圧電素子において、シリコンからなる電極層上に成膜される圧電体層は、多結晶である。多結晶からなる圧電体層中には粒界が存在する。多結晶からなる圧電体層の誘電率は、上記粒界の存在により比較的高い傾向があり、これに伴い圧電体層の静電容量も高くなる傾向がある。圧電体層の静電容量が高いと、圧電体層の電気的インピーダンスの値は低くなる。このため、シリコンからなる電極層と、圧電体層上に位置する導電体膜との間に電圧を印加した場合、シリコンからなる電極層に分圧される電圧が大きくなり、圧電体層に分圧される電圧が小さくなる。このため、従来の圧電素子は駆動効率が低かった。
　本発明は上記問題点に鑑みてなされたものであり、駆動効率を向上できる圧電素子を提供することを目的とする。
　本発明に基づく圧電素子は、圧電体層と、第１電極層と、第２電極層とを備えている。圧電体層は、第１面と、第２面とを有している。第２面は、第１面の反対側に位置している。第１電極層とは、第１面上に設けられている。第２電極層は、第２面上に設けられている。第２電極層は、少なくとも一部が圧電体層を介して第１電極層と対向している。第２電極層は、シリコンを主成分として含んでいる。圧電体層は、単結晶からなる。
　本発明に基づく圧電素子の製造方法は、第２電極層を接合させる工程と、第１電極層を積層させる工程とを備えている。第２電極層を接合させる工程においては、第１面と、第１面の反対側に位置する第２面とを有する圧電体層の第２面側に、表面活性化接合または原子拡散接合により第２電極層を接合させる。第１電極層を積層させる工程においては、圧電体層の第１面側に、少なくとも一部が圧電体層を介して第２電極層と対向するように、第１電極層を積層させる。第２電極層は、シリコンを主成分として含む。圧電体層は、単結晶からなる。
　本発明によれば、圧電素子の駆動効率を向上できる。
本発明の実施形態１に係る圧電素子の平面図である。 図１の圧電素子をＩＩ－ＩＩ線矢印方向から見た断面図である。 図１の圧電素子をＩＩＩ－ＩＩＩ線矢印方向から見た断面図である。 本発明の実施形態１に係る圧電素子の等価回路を示す図である。 本発明の実施形態１に係る圧電素子のメンブレン部の一部を模式的に示した図である。 本発明の実施形態１に係る圧電素子の、駆動時におけるメンブレン部の一部を模式的に示した図である。 本発明の実施形態１に係る圧電素子の製造方法において、圧電単結晶基板を準備した図である。 本発明の実施形態１に係る圧電素子の製造方法において、第２電極層を含む積層基板を準備した図である。 本発明の実施形態１に係る圧電素子の製造方法において、第２電極層を含む積層基板に、圧電単結晶基板を接合させた状態を示す図である。 本発明の実施形態１に係る圧電素子の製造方法において、圧電単結晶基板を削って圧電体層を形成した状態を示す断面図である。 本発明の実施形態１に係る圧電素子の製造方法において、第１電極層を設けた状態を示す断面図である。 本発明の実施形態１に係る圧電素子の製造方法において、圧電体層に孔部などを形成した状態を示す断面図である。 本発明の実施形態１に係る圧電素子の製造方法において、第２電極層に孔部などを形成した状態を示す断面図である。 本発明の実施形態１に係る圧電素子の製造方法において、第２電極層を含む積層基板の第２電極層側とは反対側において開口を設けた状態を示す図である。 本発明の実施形態２に係る圧電素子の平面図である。 図１５の圧電素子をＸＶＩ－ＸＶＩ線矢印方向から見た断面図である。 本発明の実施形態３に係る圧電素子の平面図である。 図１７の圧電素子をＸＶＩＩＩ－ＸＶＩＩＩ線矢印方向から見た断面図である。
　以下、本発明の各実施形態に係る圧電素子について図面を参照して説明する。以下の実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰り返さない。
　(実施形態１)
　図１は、本発明の実施形態１に係る圧電素子の平面図である。図２は、図１の圧電素子をＩＩ－ＩＩ線矢印方向から見た断面図である。図３は、図１の圧電素子をＩＩＩ－ＩＩＩ線矢印方向から見た断面図である。
　図１から図３に示すように、本発明の一実施形態に係る圧電素子１００は、圧電体層１１０と、第１電極層１２０と、第２電極層１３０と、基部１４０と、第１接続電極１５０と、第２接続電極１６０とを備えている。
　図２に示すように、圧電体層１１０は、第１面１１１と、第２面１１２とを有している。第２面１１２は、第１面１１１の反対側に位置している。
　本実施形態において、圧電体層１１０の厚さは、０．３μｍ以上５．０μｍ以下であり、好ましくは０．５μｍ以上１．０μｍ以下である。
　圧電体層１１０は、単結晶からなる。圧電体層１１０のカット方位は、圧電素子１００が所望のデバイス特性を発現するように適宜選択される。本実施形態において、圧電体層１１０は単結晶基板からなり、具体的には回転Ｙカット基板である。また、当該回転Ｙカット基板のカット方位は具体的には３０°である。上記回転Ｙカット基板のカット方位が３０°であれば、後述するメンブレン部の屈曲振動の変位がより大きくなる。
　圧電体層１１０を構成する材料は、圧電素子１００が所望のデバイス特性を発現するように適宜選択される。本実施形態においては、圧電体層１１０は、ニオブ酸アルカリ系の化合物またはタンタル酸アルカリ系の化合物で構成されている。これらの化合物の圧電定数は比較的高く、たとえば窒化アルミニウム(ＡｌＮ)の圧電定数より高い。本実施形態においては、上記ニオブ酸アルカリ系の化合物または上記タンタル酸アルカリ系の化合物に含まれるアルカリ金属は、リチウム、ナトリウムおよびカリウムの少なくとも１つからなる。本実施形態においては、圧電体層１１０は、ニオブ酸リチウム(ＬｉＮｂＯ3)、または、タンタル酸リチウム(ＬｉＴａＯ3)で構成される。
　図２に示すように、第１電極層１２０とは、第１面１１１上に設けられている。第１電極層１２０と圧電体層１１０との間には、密着層が形成されていてもよい。
　図１および図３に示すように、第１電極層１２０は、対向電極部１２１と、配線部１２２と、外側電極部１２３とを有している。本実施形態においては、第１面１１１に垂直な方向から見て、対向電極部１２１は圧電素子１００の略中央に位置しており、円形状の外形を有している。図３に示すように、外側電極部１２３は第１面１１１の面内方向における端部に位置している。配線部１２２は、対向電極部１２１と外側電極部１２３とを互いに接続している。
　本実施形態において、第１電極層１２０の厚さは０．０５μｍ以上０．２μｍ以下である。上記密着層の厚さは０．００５μｍ以上０．０５μｍ以下である。
　本実施形態において、第１電極層１２０はＰｔで構成されている。第１電極層１２０は、Ａｌなどの他の材料で構成されていてもよい。第１電極層１２０および上記密着層は、エピタキシャル成長膜であってもよい。
　本実施形態において、密着層はＴｉで構成されている。密着層は、ＮｉＣｒなど他の材料で構成されていてもよい。圧電体層１１０がニオブ酸リチウム(ＬｉＮｂＯ3)で構成されている場合、密着層を構成する材料が第１電極層１２０に拡散することを抑制するという観点から、密着層は、ＴｉではなくＮｉＣｒで構成されることが好ましい。これにより、圧電素子１００の信頼性が向上する。
　図２に示すように、第２電極層１３０は、第２面１１２上に設けられている。第２電極層１３０は、少なくとも一部が圧電体層１１０を介して第１電極層１２０と対向している。本実施形態において、第２電極層１３０は、圧電体層１１０を介して対向電極部１２１と対向している。
　本実施形態においては、第２電極層１３０の厚さは、圧電体層１１０の厚さより厚い。第２電極層１３０の厚さは、たとえば０．５μｍ以上５０μｍ以下である。
　第２電極層１３０は、シリコンを主成分として含んでいる。本実施形態においては、第２電極層１３０は、単結晶シリコンを主成分として含んでいる。より具体的には、第２電極層１３０は、第２電極層１３０の電気抵抗率を低くする元素がドープされた単結晶シリコンで構成されている。本実施形態においては、第２電極層１３０は、Ｂ、Ｐ、ＳｂまたはＧｅなどの元素、あるいは、これらの元素の組み合わせ（たとえば、ＢおよびＧｅの組み合わせ）がドープされている。本実施形態において、第２電極層１３０の電気抵抗率は、０．１ｍΩ・ｃｍ以上１００ｍΩ・ｃｍ以下である。
　本実施形態においては、第２電極層１３０と圧電体層１１０との間の界面１９０が、表面活性化接合または原子拡散接合により形成された界面接合部で構成されている。
　図２に示すように、本実施形態においては、積層体１０１が、少なくとも第１電極層１２０と、圧電体層１１０と、第２電極層１３０とを含んでいる。図３に示すように、積層体１０１は、第１接続電極１５０と第２接続電極１６０とをさらに含んでいる。基部１４０は、この積層体１０１を支持している。
　図２に示すように、基部１４０は、積層体１０１の第２電極層１３０側に位置している。図１に示すように、基部１４０は、積層体１０１の積層方向から見て積層体１０１の周縁に沿うように環状に形成されている。
　図２に示すように、本実施形態において、基部１４０は、酸化シリコン層１４１と、基部本体１４２とを含んでいる。酸化シリコン層１４１は、第２電極層１３０に接している。基部本体１４２は、酸化シリコン層１４１の第２電極層１３０側とは反対側において、酸化シリコン層１４１と接している。本実施形態において、基部本体１４２を構成する材料は特に限定されないが、基部本体１４２は単結晶シリコンからなる。
　図１および図２に示すように、開口１４３は、上記積層方向から見て基部１４０の内側に位置している。開口１４３の端縁は、上記積層方向からみて円形状の外形を有している。
　図１および図３に示すように、第１接続電極１５０は、第１電極層１２０のうち、外側電極部１２３の上側に位置している。第１接続電極１５０と第１電極層１２０との間には、密着層が位置していてもよい。
　第１接続電極１５０の厚さは、たとえば０．１μｍ以上１．０μｍ以下であり、第１接続電極１５０と接続している密着層の厚さはたとえば０．００５μｍ以上０．１μｍ以下である。
　図３に示すように、第２接続電極１６０は、第２電極層１３０の圧電体層１１０側の面のうち圧電体層１１０が位置していない部分に設けられている。これにより、圧電素子１００の外部から第２接続電極１６０を介して第２電極層１３０への導通を確保できる。第２接続電極１６０および第２電極層１３０は互いにオーミック接続している。
　本実施形態において、第１接続電極１５０および第２接続電極１６０は、Ａｕで構成されている。第１接続電極１５０および第２接続電極１６０は、Ａｌなどの他の導電材料で構成されていてもよい。第１接続電極１５０と第１電極層１２０との間に位置する密着層はＴｉで構成されている。当該密着層はＮｉＣｒで構成されていてもよい。
　図１および図２に示すように、本実施形態においては、積層体１０１に、メンブレン部１０２が形成されている。メンブレン部１０２は、積層方向から見て、開口１４３と重なっており、基部１４０と重なっていない。図２に示すように、第２面１１２に平行な方向におけるメンブレン部１０２の幅寸法は、第２面１１２に垂直な方向におけるメンブレン部１０２の厚さの寸法の、少なくとも５倍以上となるように設定される。
　図１および図２に示すように、本実施形態においては、積層体１０１に、第１電極層１２０側から第２電極層１３０側に貫通する複数のスリット１０３が形成されている。複数のスリット１０３の各々は、開口１４３と連通している。複数のスリット１０３は、第１面１１１に垂直な方向から見て、圧電素子１００の略中央から放射状に広がるように形成されている。
　複数のスリット１０３が形成されることにより、積層体１０１のメンブレン部１０２には、複数の梁部１０５が形成されている。図１に示すように、本実施形態において、第１面１１１に垂直な方向から見て、複数の梁部１０５の各々は、積層体１０１のうちメンブレン部１０２以外の部分と、積層体１０１のうち対向電極部１２１が位置する部分である板状部１０４とを互いに接続している。第１面１１１に垂直な方向から見て、複数の梁部１０５の各々は、メンブレン部１０２の外縁に沿う方向に向かって凸状に湾曲する外形を有しているが、複数の梁部１０５の各々の外形は特に限定されない。本実施形態において、複数の梁部１０５の各々は、複数のスリット１０３が形成されることにより、メンブレン部１０２の外縁に沿う方向に並んで位置している。
　上記のように、本実施形態において、メンブレン部１０２はユニモルフ構造を有している。メンブレン部１０２が屈曲振動することにより、本実施形態に係る圧電素子１００は超音波を送受信できる。メンブレン部１０２を屈曲振動させるために、圧電体層１１０には電圧が印加される。
　本実施形態に係る圧電素子１００は、図３に示す第１接続電極１５０と第２接続電極１６０との間に電圧Ｖを印加することにより、図２に示す第１電極層１２０と第２電極層１３０との間に電圧が印加される。これにより、第１電極層１２０と第２電極層１３０との間に位置する圧電体層１１０が駆動する。このとき、第１接続電極１５０と第２接続電極１６０との間に印加した電圧Ｖは分圧されるため、電圧Ｖの一部が圧電体層１１０に印加されることになる。以下、電圧Ｖの分圧について説明する。
　図４は、本発明の実施形態１に係る圧電素子の等価回路を示す図である。図４に示すように、圧電素子１００は、静電容量Ｃを有する圧電体層１１０と、抵抗値Ｒを有する第２電極層１３０とが互いに直列に接続された回路を有している。これにより、第１接続電極１５０と第２接続電極１６０との間に印加された電圧Ｖは、圧電体層１１０と第２電極層１３０とに分圧される。
　ここで、静電容量Ｃを有する圧電体層１１０は、(１／ｊωＣ)の式で表される電気的インピーダンスを有している。上記式中、ｊは複素数であり、ωは駆動角周波数である。上記式が示すように、静電容量が大きくなるほど、電気的インピーダンスは小さくなる傾向がある。
　たとえば、図２に示した圧電素子１００において、圧電体層１１０の厚さが１μｍ、第２面１１２の面内方向における板状部１０４の幅が０．８ｍｍ、単結晶からなる圧電体層１１０の比誘電率が５０である場合、圧電体層１１０の静電容量Ｃから算出される電気的インピーダンスは、約１４ｋΩとなる。そして、第２電極層１３０の抵抗率が１ｍΩ・ｃｍ、図１に示すように第２面１１２に垂直な方向から見たときの、板状部１０４から第２接続電極１６０までの経路の長さが０．１ｍｍ、当該経路における第２電極層１３０の幅が０．８ｍｍ、第２電極層１３０の第２面１１２に垂直な方向における厚さが１μｍであると仮定すると、第２電極層１３０の抵抗値Ｒは４ｋΩとなる。このような条件の圧電素子１００においては、印加される電圧Ｖのうち、７８％(＝１４／(１４＋４))が圧電体層１１０に印加される。
　一方、上記の構造の圧電素子１００において、圧電体層１１０を構成する材料を、単結晶圧電体より比較的誘電率の高い多結晶に変更した場合について検討する。多結晶からなる圧電体層１１０の比誘電率が５００であった場合、圧電体層１１０の電気的インピーダンスは約１．６ｋΩとなる。そうすると、このような条件の圧電素子１００においては、印加される電圧Ｖのうち、２９％(＝１．６／(１．６＋４))が圧電体層１１０に印加される。このように、圧電体層１１０が多結晶である場合、圧電体層１１０が単結晶であるときと比較して、印加される電圧が小さくなっている。
　以上により、本実施形態においては、圧電体層１１０を単結晶からなる材料で構成することにより、圧電素子１００の駆動効率を向上できる。
　次に、本発明の実施形態１に係る圧電素子１００の機能の詳細について説明する。
　図５は、本発明の実施形態１に係る圧電素子のメンブレン部の一部を模式的に示した図である。図６は、本発明の実施形態１に係る圧電素子の、駆動時におけるメンブレン部の一部を模式的に示した図である。
　図５に示すように、メンブレン部１０２の応力中立面Ｎの一方側にのみ、圧電体層１１０が位置している。これにより、図６に示すように、圧電体層１１０が駆動することで、メンブレン部１０２が大きく屈曲振動する。
　具体的には、メンブレン部１０２中の圧電体層１１０が、伸縮層となり、第２電極層１３０など、圧電体層１１０以外の層が拘束層となる。図６に示すように、メンブレン部１０２においては、伸縮層である圧電体層１１０が面内方向に伸縮しようとするときに、拘束層のうち主たる層である第２電極層１３０によりその伸縮が制限される。このため、メンブレン部１０２は第２面１１２に垂直な方向において屈曲する。メンブレン部１０２は、応力中立面Ｎと、圧電体層１１０の第２面１１２までの距離が長いほど、より大きく振動する。
　本発明の実施形態１に係る圧電素子１００は、上記のようにメンブレン部１０２が大きく振動することで、ＭＥＭＳ(Micro　Electro　Mechanical　Systems)デバイスとして用いることができる。ＭＥＭＳデバイスとしては、音声マイク、音声スピーカ、または超音波トランスデューサなどが挙げられる。
　本実施形態においては、図１に示すように、圧電素子１００を第１電極層１２０側から見たときに、矩形状の外形を有する圧電素子１００の１辺の長さが１ｍｍ以上２ｍｍ以下である。これにより、圧電素子１００を上記ＭＥＭＳデバイスとして用いることができる。
　さらに、圧電素子１００を超音波トランスデューサとして用いる場合には、非可聴域である２０ｋＨｚ以上の周波数において、メンブレン部１０２の機械的共振が起こるように、メンブレン部１０２の形状および厚さなどが設計される。たとえば、本実施形態において、第１面１１１に垂直な方向から見て圧電素子１００の１辺の長さが１．２ｍｍである場合、メンブレン部１０２の直径は、超音波の送受信面積が最も大きくなるように設定され、たとえば０．８ｍｍに設定される。そして、このように設計された圧電素子１００において、周波数が４０ｋＨｚの超音波を送受信する場合には、メンブレン部１０２の厚さはたとえば２μｍ以上５μｍ以下に設定される。
　本実施形態に係る圧電素子１００においては、後述する圧電素子１００の製造方法において使用される基板の一部が、そのまま第２電極層１３０として作用する。これにより、メンブレン部１０２の厚さを、上記の数値範囲のように比較的薄くすることができる。
　以下、本発明の実施形態１に係る圧電素子の製造方法について説明する。以下の図７から図１４においては、図２と同じ断面視で図示している。
　図７は、本発明の実施形態１に係る圧電素子の製造方法において、圧電単結晶基板を準備した図である。図７に示すように、圧電単結晶基板１１０ａを準備する。圧電単結晶基板１１０ａは、後に加工されることで圧電体層１１０となる。
　図８は、本発明の実施形態１に係る圧電素子の製造方法において、第２電極層を含む積層基板を準備した図である。図８に示すように、第２電極層１３０および基部１４０を含む積層基板１０６ａを準備する。本実施形態において、積層基板１０６ａはＳＯＩ(Silicon　on　Insulator)基板である。
　図９は、本発明の実施形態１に係る圧電素子の製造方法において、第２電極層を含む積層基板に、圧電単結晶基板を接合させた状態を示す図である。図９に示すように、表面活性化接合または原子拡散接合により、積層基板１０６ａの第２電極層１３０側に圧電単結晶基板１１０ａを接合させる。これにより、積層基板１０６ａと圧電単結晶基板１１０ａとの間に、界面接合部で構成された界面１９０が形成される。また、この接合の前に、積層基板１０６ａおよび圧電単結晶基板１１０ａの各々の接合面を予め化学機械研磨(ＣＭＰ：Chemical　Mechanical　Polishing)により平坦にすることが好ましい。接合面を予め平坦にしておくことで、圧電素子１００の製造歩留まりが向上する。
　図１０は、本発明の実施形態１に係る圧電素子の製造方法において、圧電単結晶基板を削って圧電体層を形成した状態を示す断面図である。図９および図１０に示すように、圧電単結晶基板１１０ａにおける、第２電極層１３０側とは反対側の部分を、たとえばグラインダにより研削して薄くした後、ＣＭＰなどにより上記反対側の部分を研磨して平坦にすることで、圧電体層１１０を形成する。
　なお、圧電単結晶基板１１０ａの接合面側とは反対側に、予めイオンを注入することにより、剥離層を形成していてもよい。圧電単結晶基板１１０ａを積層基板１０６ａに接合させる前に当該剥離層を形成しておくことで、接合後に当該剥離層を剥離して圧電体層１１０を形成することができる。上記剥離層を剥離した後、ＣＭＰなどにより圧電単結晶基板１１０ａをさらに研磨することで、圧電体層１１０を形成してもよい。
　図７から図１０に示すように、本実施形態においては、第１面１１１と、第１面１１１の反対側に位置する第２面１１２とを有する圧電体層１１０の第２面１１２側に、表面活性化接合または原子拡散接合により第２電極層１３０を接合させる。このように、本実施形態に係る圧電素子１００の製造方法は、第２電極層１３０を圧電体層１１０に接合させる工程を備えている。
　図１１は、本発明の実施形態１に係る圧電素子の製造方法において、第１電極層を設けた状態を示す断面図である。図１１に示すように、圧電体層１１０の第１面１１１側に、少なくとも一部が圧電体層１１０を介して第２電極層１３０と対向するように、第１電極層１２０を積層させる。このように、本発明の実施形態１に係る圧電素子１００の製造方法は、第１電極層１２０を積層させる工程を備えている。第１電極層１２０を設ける前に、第１電極層１２０と圧電体層１１０との間に位置する密着層を積層させてもよい。
　本実施形態において、第１電極層１２０は、蒸着リフトオフ法により、所望のパターンを有するように形成する。第１電極層１２０は、スパッタリングにより圧電体層１１０の第１面１１１の全面にわたって積層した後に、エッチング法により所望のパターンを形成することで形成してもよい。
　図１２は、本発明の実施形態１に係る圧電素子の製造方法において、圧電体層に孔部などを形成した状態を示す断面図である。図１２に示すように、反応性イオンエッチング(ＲＩＥ)により、図２に示すメンブレン部１０２に位置するスリット１０３に対応する複数の孔部を形成する。また、図３に示すように、当該孔部とともに、第２接続電極１６０を第２電極層１３０上に設けるための切欠部も形成する。これらの孔部および切欠部は、フッ硝酸などを用いてウエットエッチングすることにより形成してもよい。
　図１３は、本発明の実施形態１に係る圧電素子の製造方法において、第２電極層に孔部などを形成した状態を示す断面図である。図１３に示すように、深掘り反応性イオンエッチング(Ｄｅｅｐ　ＲＩＥ)により、孔部などを形成する。当該孔部は、本実施形態に係る圧電素子１００のスリット１０３に対応する。
　次に、図３に示すように、第１接続電極１５０を、蒸着リフトオフ法により所望のパターンで形成する。第１接続電極は、スパッタリングにより圧電体層１１０の第１面１１１側の全体にわたって積層した後に、エッチング法により所望のパターンを形成してもよい。
　次に、切欠部の形成により露出した圧電体層１１０上に第２接続電極１６０を積層する。当該積層により、圧電体層１１０と第２接続電極１６０とが互いにオーミック接続する。圧電体層１１０上に第２接続電極１６０を積層した直後に、圧電体層１１０と第２接続電極１６０とが互いにオーミック接続していない場合は、アニール処理を行う。アニール処理の温度および時間は、第２電極層１３０の導電率を考慮して適宜設定される。
　図１４は、本発明の実施形態１に係る圧電素子の製造方法において、第２電極層を含む積層基板の第２電極層側とは反対側において開口を設けた状態を示す図である。図１４に示すように、深掘り反応性イオンエッチング(Ｄｅｅｐ　ＲＩＥ)により、基部１４０の第２電極層１３０側と反対側から、本実施形態の開口１４３に対応する凹部１４３ａを形成する。
　最後に、凹部１４３ａの底面を形成している酸化シリコン層１４１をＲＩＥにより研磨することにより、図２に示すような開口１４３が形成される。
　上記の工程により、図１から図３に示すような本発明の実施形態１に係る圧電素子１００が製造される。
　上記のように、本発明の一実施形態に係る圧電素子１００においては、第２電極層１３０が、少なくとも一部が圧電体層１１０を介して第１電極層１２０と対向している。第２電極層１３０は、シリコンを主成分として含んでいる。圧電体層１１０は、単結晶からなる。
　これにより、単結晶からなる圧電体層１１０には粒界が存在しないため、圧電体層１１０の誘電率は低くなり、これに伴い圧電体層１１０の静電容量も低くなる。よって、圧電体層１１０に分圧される電圧が大きくなるため、圧電素子１００の駆動効率が向上する。
　本実施形態において、第２電極層１３０は、単結晶シリコンを主成分として含んでいる。これにより、第２電極層１３０をそのまま基板または基板の一部として用いることができるため、圧電体層１１０の応力負荷を低減することができる。ひいては、圧電体層１１０にクラックが生じることを抑制でき、圧電素子１００の歩留まりを向上できる。
　本実施形態においては、圧電体層１１０は、ニオブ酸アルカリ系の化合物またはタンタル酸アルカリ系の化合物で構成されている。
　これにより、圧電体層１１０が、圧電定数の比較的高い材料で構成されているため、圧電素子１００の駆動効率を向上できる。
　本実施形態において、圧電体層１１０は、たとえばニオブ酸リチウムで構成される。
　これにより、圧電体層１１０が他のニオブ酸アルカリ系の化合物またはタンタル酸アルカリ系の化合物で構成され場合と比較して、圧電体層１１０の圧電定数を高くできるため、圧電素子１００のデバイス特性を向上できる。
　本実施形態において、圧電体層１１０は、たとえばタンタル酸リチウムで構成される。
　これにより、圧電体層１１０が他のニオブ酸アルカリ系の化合物またはタンタル酸アルカリ系の化合物で構成される場合と比較して、圧電体層１１０の誘電率が低くなるため、圧電素子１００の駆動効率が向上して、圧電素子１００のデバイス特性を向上できる。
　本実施形態に係る圧電素子１００は、少なくとも第１電極層１２０と、圧電体層１１０と、第２電極層１３０とを含む積層体１０１を支持する基部１４０をさらに備えている。基部１４０は、積層体１０１の第２電極層１３０側に位置しており、かつ、積層体１０１の積層方向から見て積層体１０１の周縁に沿うように形成されている。
　これにより、圧電体層１１０の駆動をメンブレン部１０２の屈曲振動に変換することができる。
　本実施形態においては、基部１４０は、第２電極層１３０に接する酸化シリコン層１４１を含んでいる。第２電極層１３０は、第２電極層１３０の電気抵抗率を低くする元素がドープされた単結晶シリコンで構成されている。
　これにより、第２電極層１３０を基板または基板の一部として用いることができるため、圧電体層１１０を介して第１電極層１２０と対向する電極層を別途設ける必要がない。これにより、メンブレン部１０２の全体の厚さを薄くできる。さらに、第２電極層１３０が基板としても機能するため、積層させる層の数を少なくすることができ、メンブレン部１０２に作用する応力を低減できる。ひいては、圧電素子１００の製造歩留まりを向上できる。
　本実施形態においては、積層体１０１には、第１電極層１２０側から第２電極層１３０側に貫通するスリット１０３が形成されている。スリット１０３は、積層方向から見て基部１４０の内側に位置する開口１４３と、連通している。
　これにより、メンブレン部１０２に複数の梁部１０５を形成することができる。複数の梁部１０５により、メンブレン部１０２の屈曲振動の効率が向上する。
　本実施形態においては、第２電極層１３０の厚さは、圧電体層１１０の厚さより厚い。
　これにより、圧電体層１１０の厚さが相対的に薄くなるため、エッチングなどによる圧電体層１１０の加工が容易となる。また、第２電極層１３０の厚さが相対的に厚くなるので、圧電体層１１０をエッチングした際に第２電極層１３０において不要なエッチングが生じても、第２電極層１３０の圧電体層１１０側とは反対側にまで不要なエッチングが生じることを抑制できる。さらには、メンブレン部１０２の応力中立面が第２電極層１３０に位置するため、メンブレン部１０２の屈曲振動の効率が向上する。
　本実施形態においては、第２電極層１３０と圧電体層１１０との間の界面１９０が、表面活性化接合または原子拡散接合により形成された界面接合部で構成されている。これにより、第２電極層１３０と圧電体層１１０とが、互いに化学的に反応することを抑制することができ、圧電素子１００のデバイス特性の低下を抑制することができる。
　本発明の実施形態１に係る圧電素子１００の製造方法は、第２電極層１３０を接合させる工程と、第１電極層１２０を積層させる工程とを備えている。第２電極層１３０を接合させる工程においては、第１面１１１と、第１面１１１の反対側に位置する第２面１１２とを有する圧電体層１１０の第２面１１２側に、表面活性化接合または原子拡散接合により第２電極層１３０を接合させる。第１電極層１２０を積層させる工程においては、圧電体層１１０の第１面１１１側に、少なくとも一部が圧電体層１１０を介して第２電極層１３０と対向するように、第１電極層１２０を積層させる。第２電極層１３０は、シリコンを主成分として含む。圧電体層１１０は、単結晶からなる。
　これにより、単結晶からなる圧電体層１１０には粒界が存在しないため、圧電体層１１０の誘電率は低くなり、これに伴い圧電体層１１０の静電容量も低くなる。よって、圧電体層１１０に分圧される電圧が大きくなるため、圧電素子１００の駆動効率が向上する。また、第２電極層１３０と圧電体層１１０とが、互いに化学的に反応することを抑制することができる。
　(実施形態２)
　以下、本発明の実施形態２に係る圧電素子について説明する。本発明の実施形態２に係る圧電素子は、複数の梁部が駆動する点が主に、本発明の実施形態１に係る圧電素子１００と異なる。よって、本発明の実施形態１に係る圧電素子１００と同様である構成については説明を繰り返さない。
　図１５は、本発明の実施形態２に係る圧電素子の平面図である。図１６は、図１５の圧電素子をＸＶＩ－ＸＶＩ線矢印方向から見た断面図である。
　図１５および図１６に示すように、本発明の実施形態２に係る圧電素子２００においては、複数の梁部２０５の各々において、圧電体層１１０上に第１電極層２２０の対向電極部２２１が設けられている。メンブレン部１０２のうち、積層方向から見て複数の梁部２０５の内側に位置する板状部２０４には、第１電極層２２０は位置していない。これにより、複数の梁部２０５が屈曲振動することにより、板状部２０４が上記積層方向に大きく変位し、超音波の送受信が可能となる。
　なお、本実施形態においても、第２電極層１３０が、少なくとも一部が圧電体層１１０を介して第１電極層２２０と対向している。第２電極層１３０は、シリコンを主成分として含んでいる。圧電体層１１０は、単結晶からなる。これにより、圧電素子１００の駆動効率が向上する。
　(実施形態３)
　以下、本発明の実施形態３に係る圧電素子について説明する。本発明の実施形態３に係る圧電素子は、複数の梁部の形状が主に、本発明の実施形態１に係る圧電素子１００と異なる。よって、本発明の実施形態１に係る圧電素子１００と同様である構成については説明を繰り返さない。
　図１７は、本発明の実施形態３に係る圧電素子の平面図である。図１８は、図１７の圧電素子をＸＶＩＩＩ－ＸＶＩＩＩ線矢印方向から見た断面図である。
　本発明の実施形態３に係る圧電素子３００においては、上記積層方向から見たときに、メンブレン部１０２において、複数のスリット３０３がメンブレン部１０２の中央で互いに連通している。これにより、複数の梁部３０５の各々は片持ち梁の形状を有している。第１電極層３２０は、メンブレン部１０２において、圧電体層１１０の第１面１１１の全面にわたって位置している。
　本実施形態においては、複数の梁部３０５が屈曲振動することにより、複数の梁部３０５の各々の先端部が上記積層方向に大きく変位し、超音波の送受信が可能となる。
　なお、本実施形態においても、第２電極層１３０が、少なくとも一部が圧電体層１１０を介して第１電極層３２０と対向している。第２電極層１３０は、シリコンを主成分として含んでいる。圧電体層１１０は、単結晶からなる。これにより、圧電素子１００の駆動効率が向上する。
　上述した実施形態の説明において、組み合わせ可能な構成を相互に組み合わせてもよい。
　今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１００，２００，３００　圧電素子、１０１　積層体、１０２　メンブレン部、１０３，３０３　スリット、１０４，２０４　板状部、１０５，２０５，３０５　梁部、１０６ａ　積層基板、１１０　圧電体層、１１０ａ　圧電単結晶基板、１１１　第１面、１１２　第２面、１２０，２２０，３２０　第１電極層、１２１，２２１　対向電極部、１２２　配線部、１２３　外側電極部、１３０　第２電極層、１４０　基部、１４１　酸化シリコン層、１４２　基部本体、１４３　開口、１４３ａ　凹部、１５０　第１接続電極、１６０　第２接続電極、１９０　界面。

Claims (11)

  1. 　第１面と、該第１面の反対側に位置する第２面とを有する圧電体層と、
    　前記第１面上に設けられた第１電極層と、
    　前記第２面上に設けられ、少なくとも一部が前記圧電体層を介して前記第１電極層と対向する、第２電極層とを備え、
    　前記第２電極層は、シリコンを主成分として含み、
    　前記圧電体層は、単結晶からなる、圧電素子。
  2. 　前記第２電極層は、単結晶シリコンを主成分として含んでいる、請求項１に記載の圧電素子。
  3. 　前記圧電体層は、ニオブ酸アルカリ系の化合物またはタンタル酸アルカリ系の化合物で構成されている、請求項１または請求項２に記載の圧電素子。
  4. 　前記圧電体層は、ニオブ酸リチウムで構成されている、請求項３に記載の圧電素子。
  5. 　前記圧電体層は、タンタル酸リチウムで構成されている、請求項３に記載の圧電素子。
  6. 　少なくとも前記第１電極層と、前記圧電体層と、前記第２電極層とを含む積層体を支持する基部をさらに備え、
    　前記基部は、前記積層体の第２電極層側に位置しており、かつ、前記積層体の積層方向から見て前記積層体の周縁に沿うように形成されている、請求項１から請求項５のいずれか１項に記載の圧電素子。
  7. 　前記基部は、前記第２電極層に接する酸化シリコン層を含み、
    　前記第２電極層は、前記第２電極層の電気抵抗率を低くする元素がドープされた単結晶シリコンで構成されている、請求項６に記載の圧電素子。
  8. 　前記積層体には、第１電極層側から前記第２電極層側に貫通するスリットが形成されており、
    　前記スリットは、前記積層方向から見て前記基部の内側に位置する開口と、連通している、請求項６または請求項７に記載の圧電素子。
  9. 　前記第２電極層の厚さは、前記圧電体層の厚さより厚い、請求項７または請求項８に記載の圧電素子。
  10. 　前記第２電極層と前記圧電体層との間の界面が、表面活性化接合または原子拡散接合により形成された界面接合部で構成されている、請求項１から請求項９のいずれか１項に記載の圧電素子。
  11. 　第１面と、該第１面の反対側に位置する第２面とを有する圧電体層の第２面側に、表面活性化接合または原子拡散接合により第２電極層を接合させる工程と、
    　前記圧電体層の第１面側に、少なくとも一部が前記圧電体層を介して前記第２電極層と対向する、第１電極層を積層させる工程とを備え、
    　前記第２電極層は、シリコンを主成分として含み、
    　前記圧電体層は、単結晶からなる、圧電素子の製造方法。
PCT/JP2020/020539 2019-09-17 2020-05-25 圧電素子およびその製造方法 WO2021053884A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021546503A JPWO2021053884A1 (ja) 2019-09-17 2020-05-25
DE112020003862.9T DE112020003862T5 (de) 2019-09-17 2020-05-25 Piezoelektrisches Element und Verfahren zum Herstellen desselben
CN202080064677.5A CN114402447A (zh) 2019-09-17 2020-05-25 压电元件及其制造方法
US17/694,729 US20220209095A1 (en) 2019-09-17 2022-03-15 Piezoelectric element and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-168493 2019-09-17
JP2019168493 2019-09-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/694,729 Continuation US20220209095A1 (en) 2019-09-17 2022-03-15 Piezoelectric element and method for manufacturing the same

Publications (1)

Publication Number Publication Date
WO2021053884A1 true WO2021053884A1 (ja) 2021-03-25

Family

ID=74884468

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/020539 WO2021053884A1 (ja) 2019-09-17 2020-05-25 圧電素子およびその製造方法

Country Status (5)

Country Link
US (1) US20220209095A1 (ja)
JP (1) JPWO2021053884A1 (ja)
CN (1) CN114402447A (ja)
DE (1) DE112020003862T5 (ja)
WO (1) WO2021053884A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023094673A1 (en) * 2021-11-26 2023-06-01 QphoX B.V. Fabrication method for a thin-film layer on a substrate

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202000015073A1 (it) * 2020-06-23 2021-12-23 St Microelectronics Srl Trasduttore microelettromeccanico a membrana con smorzatore attivo

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302661A (ja) * 2008-06-10 2009-12-24 Toshiba Corp 圧電デバイス
JP2010247295A (ja) * 2009-04-17 2010-11-04 Toshiba Corp 圧電ｍｅｍｓ素子及びその製造方法
WO2012020638A1 (ja) * 2010-08-12 2012-02-16 株式会社村田製作所 圧電薄膜素子の製造方法、圧電薄膜素子及び圧電薄膜素子用部材
US20180278236A1 (en) * 2017-03-24 2018-09-27 Crystal Waves LABs Limited Rf resonators and filters
WO2019102952A1 (ja) * 2017-11-22 2019-05-31 株式会社村田製作所 圧電デバイス及び圧電デバイスの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011099381A1 (ja) * 2010-02-09 2011-08-18 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
JP5682216B2 (ja) * 2010-10-12 2015-03-11 コニカミノルタ株式会社 圧電デバイスおよびその製造方法
JP6803978B2 (ja) * 2017-05-23 2020-12-23 京セラ株式会社 圧電式センサおよびその製造方法
US10630259B2 (en) * 2018-02-05 2020-04-21 Zhuhai Crystal Resonance Technologies Co., Ltd. Single crystal piezoelectric RF resonators and filters with improved cavity definition
DE112018006860B4 (de) * 2018-02-13 2022-06-30 Ngk Insulators, Ltd. Verbundener Körper aus einem Substrat aus einem piezoelektrischen Material und einem Trägersubstrat

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302661A (ja) * 2008-06-10 2009-12-24 Toshiba Corp 圧電デバイス
JP2010247295A (ja) * 2009-04-17 2010-11-04 Toshiba Corp 圧電ｍｅｍｓ素子及びその製造方法
WO2012020638A1 (ja) * 2010-08-12 2012-02-16 株式会社村田製作所 圧電薄膜素子の製造方法、圧電薄膜素子及び圧電薄膜素子用部材
US20180278236A1 (en) * 2017-03-24 2018-09-27 Crystal Waves LABs Limited Rf resonators and filters
WO2019102952A1 (ja) * 2017-11-22 2019-05-31 株式会社村田製作所 圧電デバイス及び圧電デバイスの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023094673A1 (en) * 2021-11-26 2023-06-01 QphoX B.V. Fabrication method for a thin-film layer on a substrate

Also Published As

Publication number Publication date
JPWO2021053884A1 (ja) 2021-03-25
CN114402447A (zh) 2022-04-26
US20220209095A1 (en) 2022-06-30
DE112020003862T5 (de) 2022-05-05

Similar Documents

Publication Publication Date Title
US11152914B2 (en) Elastic wave device and method for manufacturing the same
JP7037336B2 (ja) 弾性波デバイスおよびその製造方法、フィルタ並びにマルチプレクサ
US11495728B2 (en) Piezoelectric device and method of manufacturing piezoelectric device
US20220209095A1 (en) Piezoelectric element and method for manufacturing the same
JP6642499B2 (ja) 弾性波装置
US11806750B2 (en) MEMS device
WO2007034832A1 (ja) 弾性表面波素子及び弾性表面波装置
JP7091699B2 (ja) 超音波センサー、超音波装置、及び超音波センサーの製造方法
US20220246831A1 (en) Piezoelectric device
WO2017043151A1 (ja) 弾性波装置
US20210193901A1 (en) Piezoelectric transducer
US20230336157A1 (en) Mems device and fabrication method thereof
US20230199405A1 (en) Transducer
WO2021124611A1 (ja) トランスデューサ
CN114061740B (zh) 一种超声波传感器及其制造方法
US20220271728A1 (en) Piezoelectric element
WO2021053933A1 (ja) 圧電素子およびその製造方法
WO2019102951A1 (ja) 圧電デバイス及び圧電デバイスの製造方法
WO2021100248A1 (ja) 圧電デバイス
WO2021053886A1 (ja) 圧電素子
US11784629B2 (en) Piezoelectric device
JP7456788B2 (ja) 圧電デバイスおよびその製造方法
US20220038073A1 (en) Elastic wave device and method for manufacturing the same
WO2022168363A1 (ja) 共振装置及びその製造方法
CN115668770A (zh) 压电器件

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20865640

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021546503

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 20865640

Country of ref document: EP

Kind code of ref document: A1