JPWO2016175013A1 - 圧電デバイス、圧電トランスおよび圧電デバイスの製造方法 - Google Patents

Abstract

圧電デバイス（１０１）は、基材（１）と、基材（１）によって支持された上部層（２）とを備える。上部層（２）は、上部層（２）のうち基材（１）に重ならない部分（５１）である振動部（３）を含む。振動部（３）は、厚み方向に互いに離隔して配置された下部電極（３１）、中間電極（３２）および上部電極（３３）を含む。上部層（２）は、下部電極（３１）および中間電極（３２）によって少なくとも一部が挟み込まれるように配置された第１圧電体層（４）と、第１圧電体層（４）に重なるように配置されつつ中間電極（３２）および上部電極（３３）によって少なくとも一部が挟み込まれるように配置された第２圧電体層（５）とを含む。第１圧電体層（４）および第２圧電体層（５）は、上部層（２）のうち振動部（３）に延在しつつ上部層（２）が基材（１）に重なる部分（５２）に達するまで延在している。第１圧電体層（４）と第２圧電体層（５）とでは厚み方向の比誘電率が互いに異なる。

Description

本発明は、圧電デバイス、圧電トランスおよび圧電デバイスの製造方法に関するものである。

超音波トランスデューサー装置と称するものの一例が、特開２０１４−１９５４９５号公報（特許文献１）に記載されている。特許文献１に記載された装置は、基体を備え、この基体は基板および可撓膜を備える（特許文献１の段落００２８）。基板の表面に可撓膜が形成される。基板には個々の素子ごとに開口が形成される。開口の輪郭に対応して可撓膜の一部は振動膜を形成する（特許文献１の段落００２９）。振動膜の表面に下電極、第１圧電体膜、中間電極、第２圧電体膜、上電極が順番に積層される（特許文献１の段落００３０）。

特開２０１４−１９５４９５号公報

特許文献１に記載された装置において、超音波を送信する際、すなわち、振動膜を駆動する際には、非圧電部材と圧電部材とを積層した梁、すなわち、略ユニモルフ梁の屈曲振動とみなすことができ、梁全体が屈曲振動をする。

特許文献１に記載された装置において振動膜を駆動する際には、下電極と中間電極との間に電圧が印加され（同段落００３８）、これらの間にある第１圧電体膜が電圧印加によって伸縮する一方、第２圧電体膜は電圧印加されず伸縮しない。すなわち、第２圧電体膜は圧電部材でありながら非圧電部材と同等に振る舞うことになる。伸縮する部材である第１圧電体膜に対して、伸縮しない部材としては、可撓膜、各電極、第２圧電体が存在するので、振動膜の中で、伸縮しない部材の比率が大きくなる。また、振動膜全体として厚くなりすぎる。その結果、屈曲運動をしにくくなる。

伸縮する部材である第１圧電体膜が、伸縮しない部材である可撓膜と第２圧電体膜とに挟まれた形となる。第１圧電体膜が伸びる場合を例にとると、第１圧電体膜が伸びて可撓膜は伸びないので、振動膜は上に凸に変形しようとする。しかし、第１圧電体膜が伸びても第２圧電体膜は伸びないので振動膜は下に凸に変形しようとする。特許文献１に記載された装置の構造では、このような相反する変形が同時に起ころうとするので、変形しようとする力が打ち消し合い、結果的に振動膜の屈曲運動は阻害される。

阻害されることによって屈曲運動が小さくなると、超音波トランスデューサー装置としての音圧不足を招いてしまう。また、圧電トランスとして使用する場合には、効率が悪くなる。

そこで、本発明は、効率が良く、信頼性が高い圧電デバイス、圧電トランスおよび圧電デバイスの製造方法を提供することを目的とする。

上記目的を達成するため、本発明に基づく圧電デバイスは、基材と、上記基材によって支持された上部層とを備え、上記上部層は、上記上部層のうち上記基材に重ならない部分である振動部を含み、上記振動部は、厚み方向に互いに離隔して配置された下部電極、中間電極および上部電極を含み、上記上部層は、上記下部電極および上記中間電極によって少なくとも一部が挟み込まれるように配置された第１圧電体層と、上記第１圧電体層に重なるように配置されつつ上記中間電極および上記上部電極によって少なくとも一部が挟み込まれるように配置された第２圧電体層とを含み、上記第１圧電体層および上記第２圧電体層は、上記上部層のうち上記振動部に延在しつつ上記上部層が上記基材に重なる部分に達するまで延在している。上記第１圧電体層と上記第２圧電体層とでは厚み方向の比誘電率が互いに異なる。

本発明によれば、効率が良く、信頼性の高い圧電デバイスとすることができる。

本発明に基づく実施の形態１における圧電デバイスの斜視図である。 図１におけるＩＩ−ＩＩ線に関する矢視断面図である。 ２層構造の第１のモデルの断面図である。 第１のモデルを曲げた状態の説明図である。 ２層構造の第２のモデルの断面図である。 第２のモデルを曲げた状態の説明図である。 表１に示した実施例１〜８で得られた出力電圧比および共振周波数を示すグラフである。 本発明に基づく実施の形態１における圧電デバイスの変形例の斜視図である。 図８におけるＩＸ−ＩＸ線に関する矢視断面図である。 本発明に基づく実施の形態２における圧電デバイスの製造方法の第１の工程の説明図である。 本発明に基づく実施の形態２における圧電デバイスの製造方法の第２の工程の説明図である。 本発明に基づく実施の形態２における圧電デバイスの製造方法の第３の工程の説明図である。 本発明に基づく実施の形態２における圧電デバイスの製造方法の第４の工程の説明図である。 本発明に基づく実施の形態２における圧電デバイスの製造方法の第５の工程の説明図である。 本発明に基づく実施の形態２における圧電デバイスの製造方法の第６の工程の説明図である。 本発明に基づく実施の形態２における圧電デバイスの製造方法の第７の工程の説明図である。 本発明に基づく実施の形態２における圧電デバイスの製造方法の第８の工程の説明図である。 本発明に基づく実施の形態２における圧電デバイスの製造方法の第９の工程の説明図である。 本発明に基づく実施の形態３における圧電デバイスの断面図である。 本発明に基づく実施の形態４における圧電デバイスの製造方法の第１の工程の説明図である。 本発明に基づく実施の形態４における圧電デバイスの製造方法の第２の工程の説明図である。 本発明に基づく実施の形態４における圧電デバイスの製造方法の第３の工程の説明図である。 本発明に基づく実施の形態４における圧電デバイスの製造方法の第４の工程の説明図である。 本発明に基づく実施の形態４における圧電デバイスの製造方法の第５の工程の説明図である。 本発明に基づく実施の形態４における圧電デバイスの製造方法の第６の工程の説明図である。 本発明に基づく実施の形態４における圧電デバイスの製造方法の第７の工程の説明図である。 本発明に基づく実施の形態４における圧電デバイスの製造方法の第８の工程の説明図である。 本発明に基づく実施の形態４における圧電デバイスの製造方法の第９の工程の説明図である。 本発明に基づく実施の形態４における圧電デバイスの製造方法の第１０の工程の説明図である。 本発明に基づく実施の形態４における圧電デバイスの製造方法の第１１の工程の説明図である。 本発明に基づく実施の形態５における圧電デバイスの断面図である。 本発明に基づく実施の形態６における圧電デバイスの製造方法の第１の工程の説明図である。 本発明に基づく実施の形態６における圧電デバイスの製造方法の第２の工程の説明図である。 本発明に基づく実施の形態６における圧電デバイスの製造方法の第３の工程の説明図である。 本発明に基づく実施の形態６における圧電デバイスの製造方法の第４の工程の説明図である。 本発明に基づく実施の形態６における圧電デバイスの製造方法の第５の工程の説明図である。 本発明に基づく実施の形態６における圧電デバイスの製造方法の第６の工程の説明図である。 本発明に基づく実施の形態６における圧電デバイスの製造方法の第７の工程の説明図である。 本発明に基づく実施の形態６における圧電デバイスの製造方法の第８の工程の説明図である。 本発明に基づく実施の形態６における圧電デバイスの製造方法の第９の工程の説明図である。 本発明に基づく実施の形態６における圧電デバイスの製造方法の第１０の工程の説明図である。 本発明に基づく実施の形態７における圧電デバイスアレイの断面図である。 本発明に基づく実施の形態７における圧電デバイスアレイの平面図である。 本発明に基づく実施の形態８における圧電デバイスアレイの製造方法の第１の段階の断面図である。 本発明に基づく実施の形態８における圧電デバイスアレイの製造方法の第１の段階の平面図である。 本発明に基づく実施の形態８における圧電デバイスアレイの製造方法の第２の段階の断面図である。 本発明に基づく実施の形態８における圧電デバイスアレイの製造方法の第２の段階の平面図である。 本発明に基づく実施の形態８における圧電デバイスアレイの製造方法の第３の段階の断面図である。 本発明に基づく実施の形態８における圧電デバイスアレイの製造方法の第３の段階の平面図である。 本発明に基づく実施の形態８における圧電デバイスアレイの製造方法の第４の段階の断面図である。 機械的品質係数Ｑｍが２００である場合の出力電圧のグラフである。 機械的品質係数Ｑｍが２２００である場合の出力電圧のグラフである。 圧電デバイスの各層の厚みに関する説明図である。 保護膜の厚みと振動部の厚みとの比率を変化させたときの送受信効率への影響を示すグラフである。 ＰＺＴ厚み／ＡｌＮ厚みを変化させたときの昇圧比および電力伝送効率への影響を示すグラフである。 表６に示された各水準におけるＰＺＴ厚み／ＡｌＮ厚みと電力伝送効率との関係を示すグラフである。 圧電デバイスの斜視図である。 図５７におけるＬＶＩＩＩ−ＬＶＩＩＩ線に関する矢視断面図である。 振動部の振動形状を模式的に示す図である。 振動漏れの説明図である。 各素子から生じる振動漏れがそれぞれ隣りに配置される素子の振動にとって妨げとなる様子の説明図である。 圧電デバイスアレイの斜視図である。 図６２におけるＬＸＩＩＩ−ＬＸＩＩＩ線に関する矢視断面図である。 各素子から生じる振動漏れがそれぞれ隣りに配置される素子の振動を強め合う様子の説明図である。

以下の実施の形態で、上または下に言及する場合は、絶対的な上または下の概念を意味するものではなく、説明の便宜のために、あくまで図示した姿勢における相対的な上または下を言及するものである。各実施の形態で説明する装置は、図示したとおりの姿勢で扱われるとは限らず、異なった向きにして扱われることもありうる。

以下の実施の形態で参照する図面においては、説明の便宜のために寸法を誇張している部分がある。したがって、図面に表れる寸法の比率は必ずしも現実のとおりではない。

（実施の形態１）
図２を参照して、本発明に基づく実施の形態１における圧電デバイスについて説明する。本実施の形態における圧電デバイス１０１の斜視図を図１に示す。図１におけるＩＩ−ＩＩ線に関する矢視断面図を図２に示す。図２では、説明の便宜のため、厚み方向の寸法を誇張して表示している。

本実施の形態における圧電デバイスは、基材１と、基材１によって支持された上部層２とを備える。上部層２は、上部層２のうち基材１に重ならない部分５１である振動部３を含む。上部層２は、厚み方向に互いに離隔して配置された下部電極３１、中間電極３２および上部電極３３を含む。上部層２は、下部電極３１および中間電極３２によって少なくとも一部が挟み込まれるように配置された第１圧電体層４と、第１圧電体層４に重なるように配置されつつ中間電極３２および上部電極３３によって少なくとも一部が挟み込まれるように配置された第２圧電体層５とを含む。第１圧電体層４および第２圧電体層５は、上部層２のうち振動部３に延在しつつ上部層２が基材１に重なる部分５２に達するまで延在している。第１圧電体層４と第２圧電体層５とでは厚み方向の比誘電率が互いに異なる。「厚み方向の比誘電率」について詳しくは後述する。図２に示すように、上部層２は、下部電極３１の下面を覆う保護膜６を含んでいてもよい。

基材１には開口部９が設けられている。上部層２は、基材１に重ならない部分５１と、重なる部分５２とを含む。上部層２は、貫通孔７，８を有する。上部電極３３は、上部層２の上面に配置されている。貫通孔７は第２圧電体層５を貫通しており、貫通孔７の下端には中間電極３２が露出している。貫通孔８は第１圧電体層４および第２圧電体層５を貫通しており、貫通孔８の下端には下部電極３１が露出している。実際には、貫通孔７，８の深さ方向の寸法は面方向の寸法に比べてきわめて小さいので、図１では、貫通孔７，８の存在による段差は図示省略している。貫通孔７，８の深さがきわめて小さいことにより、図１では、あたかも上部層２の上面と同じ高さに中間電極３２および下部電極３１が露出しているかのように見えている。上部層２のうち振動部３でない部分の上面には、パッド電極４０が配置されている。パッド電極４０は、上部層２の上面に配置された配線を介して上部電極３３と電気的に接続されている。

本実施の形態では、２つの圧電体層を備え、それぞれを厚み方向に挟み込むように電極が形成されており、振動部においては、２つの圧電体層はそれぞれベンディングモードで駆動することができる。このような構造の振動板は一般的にバイモルフ振動板と呼ばれる。

下部電極３１と中間電極３２との間に電圧を印加することにより、第１圧電体層４を駆動することができる。中間電極３２と上部電極３３との間に電圧を印加することにより、第２圧電体層５を駆動することができる。両者を同時に駆動することも可能である。

本実施の形態では、下部電極３１の下面を覆うように保護膜６が設けられているので、下部電極３１の破損の確率を低減することができ、圧電デバイスの信頼性を上げることができる。

本実施の形態では、図２に示すように、第１圧電体層４および第２圧電体層５は、上部層２のうち振動部３に延在しつつ上部層２が基材１に重なる部分５２に達するまで延在しているので、第１圧電体層４および第２圧電体層５の強度を以て振動部３の姿勢を維持することができる。部分５１の下方には開口部９が位置する。基材１が直接支持するのは部分５２のみであって部分５１にとっては下側から支持するものは何もない状態となっているが、第１圧電体層４および第２圧電体層５が部分５２に達するまで延在しているので、部分５１が自重によって極端に垂れ下がることは防止される。したがって、効率が良く、信頼性が高い圧電デバイスとすることができる。

なお、第１圧電体層４は、ＡｌＮ系、ＺｎＯ系およびＧａＮ系からなる群から選択されるいずれかの圧電体を主材料とすることが好ましい。第２圧電体層５は、ＰＺＴ系、ＫＮＮ系、ＢＴ系およびＢｉアルカリチタン系からなる群から選択されるいずれかの圧電体を主材料とすることが好ましい。ここで、ＰＺＴ系とは、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３系である。ＫＮＮ系とは、（Ｋ，Ｎａ）ＮｂＯ_３などである。ＢＴ系とは、ＢａＴｉＯ_３などである。Ｂｉアルカリチタン系とは、（Ｂｉ，Ｎａ）ＴｉＯ_３−ＢａＴｉＯ_３などである。

この場合、第１圧電体層４はセンシング性能に優れ、第２圧電体層５は駆動性能に優れているので、効率が良い振動体とすることができる。

（圧電体層の厚みについてのシミュレーション）
本実施の形態の一例として、ＰＺＴ層とＡｌＮ層とをそれぞれ主材料とした２つの層が積層された構造の外径５００μｍの振動膜を想定し、有限要素法を用いて計算した。ＡｌＮ層が第１圧電体層４に相当し、ＰＺＴ層が第２圧電体層５に相当する。ＰＺＴ層とＡｌＮ層との厚みの合計が２．０μｍとなるようにし、その厚みの内訳を少しずつ変えたものをそれぞれ準備した。これらを実施例１〜８とする。

比較例として、ＰＺＴ層およびＡｌＮ層の２層構造に加えてさらに別の可撓膜であるＳｉＯ_２膜を備えた合計３層構造の同じ外径の振動膜を準備した。ＳｉＯ_２膜は厚み１．０μｍであるものとした。ＰＺＴ層はＡｌＮ層とＳｉＯ_２膜との間に配置されているものとした。ＰＺＴ層とＡｌＮ層との合計が２．０μｍとなるようにし、その厚みの内訳を少しずつ変えたものをそれぞれ準備した。これらを比較例１〜６とする。

なお、実施例１〜８および比較例１〜６においては、ＰＺＴ層およびＡｌＮ層は、いずれも厚み方向に分極しているものとした。下部電極はＭｏからなり、中間電極はＰｔからなり、上部電極はＡｕからなるものとし、これらの電極の厚みはそれぞれ１００ｎｍであるものとした。中間電極は全面に張られた電極とした。下部電極および上部電極はそれぞれ直径３００μｍの円形として形成されているものとした。

実施例１〜８および比較例１〜６の各々について、振動膜の共振周波数を求めた。さらに、実施例１〜８および比較例１〜６の各々に一定の応力を作用させたときのＰＺＴ層およびＡｌＮ層の各々に発生する電位を求めた。これらの結果を表１および表２に示す。

表１および表２の計算例では、ＰＺＴおよびＡｌＮの材料定数については、それぞれ表４に示す値を用いた。

実施例４では、ＰＺＴ層の厚みが１．００μｍ、ＡｌＮ層の厚みが１．００μｍとなっているが、この実施例４において発生した電位を基準として１．００００とし、他の実施例および比較例における発生電圧は、この基準となる電位の大きさを基に、相対的に表現した。

（シミュレーション結果）
表１と表２とを比較して明らかなように、振動膜が主にＰＺＴ層とＡｌＮ層との２層のみで形成されている実施例１〜８では、比較例１〜６に比べて共振周波数を低くすることができている。

実施例１〜８では比較例１〜６に比べて振動膜全体としての厚みを薄くすることができる。厚みが薄いということは、同じ圧力を受けた場合においても振動しやすい構造といえる。したがって、実施例１〜８の方が比較例１〜６に比べて発生電圧が大きくなる。

振動膜全体を薄くする方法として、ＰＺＴ層またはＡｌＮ層を薄くすることも考えられるが、一般的に、圧電体薄膜を薄くしすぎると、圧電特性の低下を招くことが問題となっている。したがって、ここで実施例１〜８として行なったように、圧電薄膜の厚みを維持しながら振動膜全体の厚みを薄くするという方法は、非常に有用である。

（ＰＺＴ／ＡｌＮ層の厚み比率と応力中立面について）
表１に明らかなように、ＰＺＴ層およびＡｌＮ層の２層構造で合計厚みが一定であっても、ＰＺＴ層の厚みとＡｌＮ層の厚みとの比率が異なると、発生電圧が変化する。これは、２種類の圧電体を主材料とした振動膜に特有の問題である。

図３に示すような第１圧電体層４と第２圧電体層５との２層構造において曲げたときの状態を図４に示す。応力中立面２０は、第１圧電体層４の途中を通っている。図４に示したように、応力中立面２０がいずれかの圧電体側に偏って存在すると、効率良く振動させることができなくなってしまう。

図５に示すような第１圧電体層４と第２圧電体層５との２層構造において曲げたときの状態を図６に示す。図６に示したように、応力中立面２０が第１圧電体層４としてのＰＺＴ層と第２圧電体層５としてのＡｌＮ層との界面付近になるように厚みを決定することが好ましい。ＰＺＴ層に対してＡｌＮ層はヤング率が高いので、ＰＺＴ層の厚みがＡｌＮ層の厚みより大きくなるように設定しておくことが好ましい。このようなことから、第１圧電体層４および第２圧電体層５のうち厚み方向の比誘電率が低い方の圧電体層は、厚み方向の比誘電率が高い方の圧電体層より薄くてもよい。

表１に示した実施例１〜８の結果について、グラフ化したものを図７に示す。このグラフからは、ＰＺＴ層の厚みが１．０μｍよりも厚い場合に電圧のピークが存在していることがわかる。図７の右側の縦軸は、共振周波数を表し、単位はｋＨｚである。

圧電デバイスは、第１圧電体層４と第２圧電体層５との間に応力中立面２０を有することが好ましい。この場合も、第１圧電体層４および第２圧電体層５のうち厚み方向の比誘電率が低い方の圧電体層は、厚み方向の比誘電率が高い方の圧電体層より薄くてもよい。図６に示すように、応力中立面２０は、中間電極３２に位置してもよい。「厚み方向の比誘電率」について詳しくは後述する。

圧電デバイスは、第１圧電体層４と第２圧電体層５との間に、第１圧電体層４とも第２圧電体層５とも異なる材料を主材料とする中間層を備え、応力中立面２０は、この中間層に位置していてもよい。

たとえば圧電デバイスは、第１圧電体層４と中間電極３２の間に、第１圧電体層４とも第２圧電体層５とも異なる材料を主材料とする中間層を備えてもよい。この場合の中間層の材料は、絶縁材料であるＳｉＮ、ＳｉＯ₂、Ａｌ₂Ｏ₃などのいずれかであってもよい。応力中立面２０は、この中間層に位置していてもよい。

本実施の形態における圧電デバイスは、中間電極３２と第２圧電体層５との間に、第１圧電体層４とも第２圧電体層５とも異なる材料を主材料とする中間層を備えてもよい。この場合の中間層の材料は、ペロブスカイト構造を有する酸化物であるＬａＮｉＯ₃であってもよく、絶縁材料であるＳｉＮ、ＳｉＯ₂、Ａｌ₂Ｏ₃などのいずれかであってもよい。

中間層が厚すぎる場合には、中間層の存在により振動膜の振動が小さくなってしまうので、中間層の厚みは１００ｎｍ以下であることが好ましい。

（ＡｌＮ層／ＰＺＴ層の積層順について）
積層順については、製造面での効果、設計面での効果が存在する。それぞれについて述べる。

１．製造面での効果
２層構造の層は基材１としてのＳｉ層に近い側から、ＡｌＮ層、ＰＺＴ層の順に積層する。これを逆にすると高い温度で成膜するＰＺＴ層は粒子径が大きくなりがちで、ＰＺＴ層の表面は一般的に粗くなる。このようなＰＺＴ層の上に重ねてＡｌＮ層を積層すると、ＡｌＮ層の表面は粗くなってしまう。したがって、圧電性能が劣化する。したがって、基材１としてのＳｉ層に対して、先にＡｌＮ層を形成し、次にＰＺＴ層を形成することが好ましい。

２．設計面での効果
次に、設計面について述べる。実施例Ａとして、Ｓｉからなる基材の上に、基材に近い側からＡｌＮ層、ＰＺＴ層の順に積層し、振動膜はＡｌＮ層、ＰＺＴ層を主材料とした圧電デバイスを準備した。振動膜は外径２０μｍとし、ＰＺＴ層、ＡｌＮ層の厚みはいずれも１．０μｍとした。

これに対する比較例Ｂとして、Ｓｉからなる基材の上に、基材に近い側からＰＺＴ層、ＡｌＮ層の順に積層し、振動膜はＡｌＮ層およびＰＺＴ層を主材料とした圧電デバイスを準備した。振動膜は外径２０μｍとし、ＰＺＴ層、ＡｌＮ層の厚みはいずれも１．０μｍとした。

実施例Ａ、比較例Ｂのそれぞれに対して、共振周波数と、ＰＺＴ層に一定の電圧を印加した場合の振動膜の振幅量と、振動子としての電気機械結合係数とを求めた。結果を表３に示す。なお、振幅量については、比較例Ｂの値を１．０００として相対的に表現している。

表３から明らかなように、ＡｌＮ層の上にＰＺＴ層が存在する実施例Ａの圧電デバイスの場合、ＰＺＴ層の上にＡｌＮ層が存在する比較例Ｂに比べて、共振周波数はほとんど変わらないにも関わらず、振幅は約１．５倍になっており、電気機械結合係数も高い。すなわち、ＰＺＴ層とＡｌＮ層とを積層する順序によって圧電デバイスとしての特性が大きく異なってくる。

この違いが生じる原理としては以下のように考えられる。まず、実施例Ａ、比較例Ｂ共に圧電デバイスとしては、屈曲振動による振動モードを利用している。このような振動モードでは、理論的には振動膜の根元の部分が振動しない節となる。しかしながら、実際は、圧電体膜が振動膜以外の部分にも延在しているので、振動が振動膜以外の部分に漏れた振動モードとなっている。そのような場合、仮に振動膜以外の部分であっても駆動している圧電膜を固定すると、振動阻害が起こり、振幅の減衰を招いてしまう。

比較例Ｂの場合、ＰＺＴ層つまり駆動している圧電体膜が、ＡｌＮ層とＳｉからなる基材とに挟まれた構造となっている。その結果、振動阻害が起こり、振幅の減衰を引き起こし、電気機械結合係数も低下する。一方で、実施例Ａの場合には、駆動している圧電体膜は片面をＡｌＮ層で拘束されているのみとなる。したがって、振動阻害を最小限に抑えることができ、電気機械結合係数の低下も防ぐことができる。

以上のように、圧電体層の積層の順序としては、基材の上に、まず第１圧電体層４としてＡｌＮ層を形成し、その後でＡｌＮ層の上を覆うように第２圧電体層５としてＰＺＴ層を形成するようにした場合の方が、逆の順で積層する場合に比べて性能が優れているといえる。言い換えれば、第２圧電体層５の厚み方向の比誘電率は、第１圧電体層４の厚み方向の比誘電率よりも高いことが好ましい。

（変形例）
図８および図９を参照して、本発明に基づく実施の形態１における圧電デバイスの変形例について説明する。この変形例としての圧電デバイス１０１ｅの斜視図を図８に示す。図８におけるＩＸ−ＩＸ線に関する矢視断面図を図９に示す。

圧電デバイス１０１では振動部３の外周の全てが上部層２のうち振動部３以外の部分とつながっていたが、圧電デバイス１０１ｅにおいては、振動部３の外周のうちの一部がスリット１４となっている。上部層２のうち振動部３となっている部分は、上部層２のうち振動部３以外の部分とは接続部１３を介して接続されている。この例では、接続部１３は２ヶ所に設けられている。２ヶ所の接続部１３は互いに対向する位置にある。上部電極３３とパッド電極４０とを電気的に接続する配線は、２つの接続部１３のうち少なくとも１つを通過している。その他の構成は、圧電デバイス１０１について説明したものと同様である。本発明に基づく圧電デバイスは、圧電デバイス１０１ｅのような構成のものであってもよい。

（実施の形態２）
図１０〜図１８を参照して、本発明に基づく実施の形態２における圧電デバイスの製造方法について説明する。この製造方法は、実施の形態１で説明した圧電デバイスを得るために用いることができる製造方法である。

本実施の形態における圧電デバイスの製造方法は、主表面を有する基材を用意する工程と、前記主表面を部分的に覆うように、下部電極を形成する工程と、前記下部電極を覆うように、第１圧電体層を形成する工程と、前記第１圧電体層を部分的に覆うように、中間電極を形成する工程と、前記中間電極を覆うように、第２圧電体層を形成する工程と、前記第２圧電体層を部分的に覆うように、上部電極を形成する工程と、前記基材を部分的に除去することにより、前記下部電極、前記第１圧電体層、前記中間電極、前記第２圧電体層および前記上部電極の積層部分である上部層の一部として、前記基材に重ならない部分である振動部を形成する工程を含み、前記上部層においては、前記第１圧電体層および前記第２圧電体層が、前記振動部のうち前記振動部に延在しつつ前記上部層が前記基材に重なる部分に達するまで延在している。この製造方法に含まれる各工程について、以下に詳しく説明する。

まず、基材１としてのＳｉ基板の上面に保護膜６となるＡｌＮ層を厚み１００ｎｍ程度スパッタにより成膜する。こうして、図１０に示すように、基材１の上面に保護膜６が形成されたものが得られる。保護膜６としてのＡｌＮ層は（００１）方向に配向している。保護膜６の上面にモリブデンからなる下部電極３１となる膜を、厚み１００ｎｍスパッタにより成膜し、パターニングする。こうして、図１１に示す構造が得られる。その後、第１圧電体層４となるＡｌＮ層を厚み１μｍ程度成膜する。第１圧電体層４としてのＡｌＮ層は（００１）方向に配向している。こうして、図１２に示す構造が得られる。

中間電極３２となるＰｔ／Ｔｉの積層膜を厚み１００ｎｍ／１０ｎｍ程度スパッタにより成膜する。「Ｐｔ／Ｔｉの積層膜」とは、Ｔｉ膜を先に成膜し、このＴｉ膜の上にＰｔ膜を成膜して２層構造にしたものを意味する。この場合、Ｔｉ膜を厚み１０ｎｍだけ成膜し、その後でＰｔ膜を厚み１００ｎｍだけ成膜する。第１圧電体層４としてのＡｌＮ層が（００１）方向に配向しているので、ＡｌＮ層の上にＴｉ膜を介して形成されるＰｔ膜も（１１１）方向に結晶性良く配向することができる。こうして、図１３に示す構造が得られる。

第２圧電体層５としてＰＺＴ層を厚み１．１μｍ程度成膜する。ＰＺＴはゾルゲルもしくはスパッタにより成膜される。どちらのプロセスも高温７００℃程度が必要になるが、保護膜６および第１圧電体層４として用いられているＡｌＮは高い温度でも安定であり、また、膨張係数もＳｉに比較的近いので、問題はない。ＰＺＴ層を形成する際の下地膜として作用するＰｔ膜の結晶性が良いので、ＰＺＴ層の結晶性も良くなる。こうして、図１４に示す構造が得られる。

上部電極３３として、Ａｌなどの膜を厚み１００ｎｍ程度成膜する。こうして、図１５に示す構造が得られる。この時点で、基材１の上側に上部層２が出来上がっている。

図１６に示すように、第２圧電体層５にエッチングを施すことにより貫通孔７を形成する。こうすることによって、貫通孔７の底に中間電極３２が露出する。このとき、のちに形成される貫通孔８に相当する領域においても同時に第２圧電体層５に貫通孔を形成する。

図１７に示すように、第１圧電体層４にエッチングを施すことにより貫通孔を形成する。これにより、第２圧電体層５および第１圧電体層４を一括して貫通する貫通孔８が形成される。貫通孔８の底に下部電極３１が露出する。

貫通孔７，８をそれぞれ通じて、中間電極３２および下部電極３１の電気的な取出しを行なうことができる。

図１８に示すように、基材１の裏面からＤＲＩＥ（Deep Reactive Ion Etching）を行なうことにより、基材１に開口部９を形成する。こうすることによって、上部層２の一部として、基材１に重ならない部分である振動部３が得られる。

本実施の形態では、結晶性が良好で、平坦な構造で、特性が良好な圧電デバイスを得ることができる。

（実施の形態３）
図１９を参照して、本発明に基づく実施の形態３における圧電デバイスについて説明する。本実施の形態における圧電デバイス１０２の断面を図１９に示す。本実施の形態における圧電デバイス１０２の基本的な構成は、実施の形態１で説明した圧電デバイス１０１と同様であるが、以下の点で異なる。

本実施の形態では、中間電極は、下部電極３１に近い側に配置された第１中間電極３２ａと、上部電極３３に近い側に配置された第２中間電極３２ｂとを含む。第１中間電極３２ａと第２中間電極３２ｂとの間には、中間保護膜１０が配置されている。

本実施の形態においても、実施の形態１と同様の効果を得ることができる。本実施の形態では、グランド電極を２つに分けることができるので、圧電デバイスを圧電トランスとして使用する場合には、絶縁型トランスとして使用することができる。

本実施の形態においては、応力中立面２０は、中間電極３２ａ、中間電極３２ｂ、あるいは中間保護膜１０のいずれかに位置するか、あるいはこれらのうち複数にまたがるように存在することが好ましい。

（実施の形態４）
図２０〜図３０を参照して、本発明に基づく実施の形態４における圧電デバイスの製造方法について説明する。この製造方法は、実施の形態３で説明した圧電デバイスを得るためのものである。

まず、基材１としてのＳｉ基板の上面に保護膜６となるＡｌＮ層を厚み１００ｎｍ程度スパッタにより成膜する。こうして、図２０に示すように、基材１の上面に保護膜６が形成されたものが得られる。保護膜６としてのＡｌＮ層は（００１）方向に配向している。保護膜６の上面にモリブデンからなる下部電極３１となる膜を、厚み１００ｎｍスパッタにより成膜し、パターニングする。こうして、図２１に示す構造が得られる。その後、第１圧電体層４となるＡｌＮ層を厚み１μｍ程度成膜する。第１圧電体層４としてのＡｌＮ層は（００１）方向に配向している。こうして、図２２に示す構造が得られる。

中間電極３２ａとしてモリブデン膜を厚み１００ｎｍ程度成膜し、パターニングする。こうして、図２３に示す構造が得られる。中間保護膜１０としてのＡｌＮ層を厚み１００ｎｍ程度成膜する。こうして、図２４に示す構造が得られる。このＡｌＮ層は（００１）方向に配向している。その後、中間電極３２ｂとしてのＰｔ／Ｔｉの積層膜を１００ｎｍ／１０ｎｍ程度スパッタにより成膜する。こうして、図２５に示す構造が得られる。中間保護膜１０としてのＡｌＮ層が（００１）方向に配向しているので、中間電極３２ｂの一部となるＰｔ膜も（１１１）方向に結晶性良く配向することができる。

第２圧電体層５としてＰＺＴ層を厚み１．１μｍ程度成膜する。ＰＺＴはゾルゲルもしくはスパッタにより成膜される。どちらのプロセスも高温７００℃程度が必要になるが、保護膜６および第１圧電体層４として用いられているＡｌＮは高い温度でも安定であり、また、膨張係数もＳｉに比較的近いので、問題はない。ＰＺＴ層を形成する際の下地膜として作用するＰｔ膜の結晶性が良いので、ＰＺＴ層の結晶性も良くなる。こうして、図２６に示す構造が得られる。なお、中間電極３２ａとしてのモリブデン膜は、中間保護膜１０としてのＡｌＮで保護しておかないと、７００℃という高温で昇華してしまうので、中間保護膜１０は必須である。

上部電極３３として、Ａｌなどの膜を厚み１００ｎｍ程度成膜する。こうして、図２７に示す構造が得られる。この時点で、基材１の上側に上部層２が出来上がっている。

図２８に示すように、第２圧電体層５にエッチングを施すことにより貫通孔７ｂを形成する。こうすることによって、貫通孔７ｂの底に中間電極３２ｂが露出する。このとき、のちに形成される貫通孔７ａ，８に相当する領域においても同時に第２圧電体層５に貫通孔を形成する。

図２９に示すように、中間保護膜１０にエッチングを施すことにより貫通孔７ａを形成する。こうすることによって、貫通孔７ａの底に中間電極３２ａが露出する。このとき、のちに形成される貫通孔８に相当する領域においても同時に中間保護膜１０に貫通孔を形成する。中間保護膜１０と第１圧電体層４とは、いずれもＡｌＮで形成されているので、中間保護膜１０に貫通孔を形成する際に、引き続き第１圧電体層４に貫通孔を形成することができる。こうして、図２９に示すように貫通孔８が形成される。貫通孔８の底に下部電極３１が露出する。

貫通孔７ｂ，７ａ，８をそれぞれ通じて、中間電極３２ｂ、中間電極３２ａおよび下部電極３１の電気的な取出しを行なうことができる。

図３０に示すように、基材１の裏面からＤＲＩＥ（Deep Reactive Ion Etching）を行なうことにより、基材１に開口部９を形成する。こうすることによって、上部層２の一部として、基材１に重ならない部分である振動部３が得られる。

（実施の形態５）
図３１を参照して、本発明に基づく実施の形態５における圧電デバイスについて説明する。本実施の形態における圧電デバイス１０３の断面を図３１に示す。本実施の形態における圧電デバイス１０３の基本的な構成は、実施の形態１で説明した圧電デバイス１０１と同様であるが、以下の点で異なる。

第１圧電体層４と第２圧電体層５との間には中間保護膜１０が介在している。中間電極３２は、第２圧電体層５の上面を部分的に覆うように形成されている。中間電極３２はモリブデンによって形成されている。中間保護膜１０は、中間電極３２を覆っている。中間保護膜１０はＡｌＮによって形成されている。中間保護膜１０としてのＡｌＮ層は（００１）配向している。

本実施の形態においても、実施の形態１と同様の効果を得ることができる。本実施の形態では、中間保護膜１０としてのＡｌＮ層は（００１）配向しているので、第２圧電体層５としてのＰＺＴ層を形成する際にシード層として機能しうる。したがって、良好なＰＺＴ層が形成できる。またＰＺＴ層の絶縁特性を改善できる。

本実施の形態では、モリブデンによって形成された中間電極３２を備えている。高価なＰｔ膜を使う必要がなく、Ｐｔに比べて抵抗率の低いモリブデンの膜を使用することができている。これによって、特性が向上する。本実施の形態においては、応力中立面２０は、中間電極３２または中間保護膜１０に位置することが好ましい。

（実施の形態６）
図３２〜図４１を参照して、本発明に基づく実施の形態６における圧電デバイスの製造方法について説明する。この製造方法は、実施の形態５で説明した圧電デバイスを得るためのものである。

まず、基材１としてのＳｉ基板の上面に保護膜６となるＡｌＮ層を厚み１００ｎｍ程度スパッタにより成膜する。こうして、図３２に示すように、基材１の上面に保護膜６が形成されたものが得られる。保護膜６としてのＡｌＮ層は（００１）方向に配向している。保護膜６の上面にモリブデンからなる下部電極３１となる膜を、厚み１００ｎｍスパッタにより成膜し、パターニングする。こうして、図３３に示す構造が得られる。その後、第１圧電体層４となるＡｌＮ層を厚み１μｍ程度成膜する。第１圧電体層４としてのＡｌＮ層は（００１）方向に配向している。こうして、図３４に示す構造が得られる。

中間電極３２としてモリブデン膜を厚み１００ｎｍ程度成膜し、パターニングする。こうして、図３５に示す構造が得られる。中間保護膜１０としてのＡｌＮ層を厚み１００ｎｍ程度成膜する。こうして、図３６に示す構造が得られる。このＡｌＮ層は（００１）方向に配向している。

これらのＡｌＮ層やモリブデン膜は、通常、スパッタリング法で４００℃未満の温度で成膜するものである。

上述のすべてのＡｌＮ層は（００１）配向とよばれる向きに配向している。中間保護膜１０も（００１）配向している。中間保護膜１０は、第２圧電体層５としてのＰＺＴ層のシード層として機能する。このシード層上にＰＺＴ層を形成する際には成膜条件をコントロールすることでＰＺＴ層は（００１）や（１１１）の方向に配向しやすい。ＰＺＴ層はスパッタ法あるいはゾルゲル法で成膜されるのが通常である。こうして、第２圧電体層５が形成されることにより、図３７に示す構造が得られる。

第２圧電体層５の上面に上部電極３３が成膜され、パターニングされる。こうして、図３８に示す構造が得られる。

図３９、図４０および図４１に示すように、ウェットエッチングやドライエッチングなどが適宜行なわれ、中間電極３２および下部電極３１が貫通孔７，８の底に露出する。

（実施の形態７）
図４２を参照して、本発明に基づく実施の形態７における圧電デバイスアレイについて説明する。本実施の形態における圧電デバイスアレイ２０１の断面を図４２に示す。圧電デバイスアレイ２０１の平面図を図４３に示す。

本実施の形態における圧電デバイスアレイ２０１は、これまでに説明したいずれかの圧電デバイスを複数個配列したものである。

図４２には複数の開口部９が示されているが、この１個の開口部９が図２などに示していた開口部９に相当する。１個の開口部９の範囲内で基材１に重ならずに存在する部分が振動部３に相当する。図４３に示すように、圧電デバイスアレイ２０１においては、５×５の２５個の振動部３が配列されている。ただし、この配列の個数、配列パターンはあくまで一例であって、この通りとは限らない。

本実施の形態では、アレイ型としているので、圧電素子としての性能が向上する。超音波素子として利用した場合には音圧が向上する。圧電トランスとして使用した場合には、電力容量を大きくすることができる。特にメンブレン径が小さく高周波の圧電素子を密集して配置させることが望まれる場合には、このようにアレイ化することが有効である。

（実施の形態８）
高周波の圧電素子の場合、振動子の直径が小さいので、これまでに説明してきた製造方法では、Ｓｉからなる基材１の上側と下側のアライメント精度を保つことが極めて困難で、電極の位置ずれなどが発生しやすく、素子間のばらつきが大きくなる傾向があった。したがって、効率の良い圧電素子、設計通りの圧電素子を作製することが極めて困難であった。

本実施の形態で示したように、圧電デバイスアレイとして製造すれば、この問題を克服することができる。

図４４〜図５０を参照して、本発明に基づく実施の形態８における圧電デバイスアレイの製造方法について説明する。この製造方法は、実施の形態７で説明した圧電デバイスアレイを得るためのものである。

まず、製造方法の第１の段階について説明する。断面図を図４４に示し、平面図を図４５に示す。まず、シリコン（Ｓｉ）基板である基材１の上面に開口部９に相当する穴を形成する。開口部９は、必要な共振周波数が実現できるようなサイズ（たとえば直径２０μｍ〜１００μｍ程度）で設計されている。その後、基材１の上面に蓋基板１１を重ねる。蓋基板１１は基材１とは別に用意されたシリコン基板である。このようにして開口部９を有しながら開口部９の出口が蓋基板１１でふさがれた基板は、一般的にキャビティＳＯＩ（Silicon on Insulator）と呼ばれることもある。本実施の形態では、蓋基板１１の厚みは１０μｍ〜５０μｍとする。開口部９の深さは５０〜１００μｍ程度である。

製造方法の第２の段階について説明する。断面図を図４６に示し、平面図を図４７に示す。図１１〜図１７を参照して説明したのと同様の方法で、保護膜６、第１圧電体層４、中間保護膜１０、第２圧電体層５、および上部電極３３を含む上部層２を形成する。貫通孔７ｂ，７ａ，８が形成され、これらの底に、中間電極３２ｂ，３２ａおよび下部電極３１がそれぞれ露出する。なお、下部電極３１、中間電極３２および上部電極３３に関しては、複数の圧電素子にまたがるように形成してもよいが、複数の圧電素子をそれぞれ独立して駆動またはセンシングすることができるように電圧印加または検出をするために、１つまたは複数の圧電素子ごとに他の圧電素子と電気的に絶縁されるように形成してもよい。

製造方法の第３の段階について説明する。断面図を図４８に示し、平面図を図４９に示す。基材１の裏面からＤＲＩＥ（Deep Reactive Ion Etching）を行なうことにより、大開口部１９を形成する。これにより、元々基材１内に形成されていた開口部９が下側に対して開放される。大開口部１９の中に複数の開口部９が配列された状態となる。

製造方法の第４の段階について説明する。断面図を図５０に示す。裏面からＤＲＩＥを行なうことにより、開口部９を通じて露出していた蓋基板１１を除去する。こうして、開口部９の上端には、蓋基板１１ではなく保護膜６が露出することとなる。こうして、図４２に示した構造、すなわち圧電デバイスアレイ２０１が得られる。各開口部９の領域では、上部層２は振動部となる。

このような製造方法を採用することにより、アライメント精度の良い、設計通りの素子を形成することができる。

このように圧電デバイスをアレイ化することによって、特性が向上する。たとえば圧電トランスデューサーであれば、音圧を高めることができる。また、各圧電素子を独立して制御できれば、ビームフォーミング、フォーカシングを行なうことができる。本実施の形態で説明したような圧電デバイスアレイを圧電トランスとして用いる場合であれば、変換電力を向上させることができる。

本実施の形態で説明したような製造方法によって、圧電デバイスアレイを作製することによって、周波数を上げながらも、小型化とアレイ化とが両立でき、デバイスの良好な特性が維持できる。

（超音波トランスデューサ―）
圧電体およびＭＥＭＳ技術を応用した超音波トランスデューサー（ｐＭＵＴ：Piezoelectric Micromachined Ultrasound Transducer）について説明する。ｐＭＵＴのデバイス特性の一つとして送受信感度があり、これを高めることがしばしば要求される。送受信感度を高めるためには、送信機能における感度および受信機能における感度との積を高める必要がある。そのためには具体的には以下のようなことが求められる。

（要求１） 送信の際、圧電体へ印加する電圧に対して振動部をより大きく振動させることで、発生する超音波の音圧を高める。このためには、圧電ｄ定数の高い材料を用いればよい。

（要求２） 受信の際、受ける超音波の音圧に対して振動部がより大きく振動することで、生じる電荷を多くする。このためには、振動部を薄くすることによって単位応力当たりの振動がより大きくなるようにすればよい。

（要求３） 受信の際、圧電体に生じた電荷をより良いＳ／Ｎで検知する。このためには、圧電ｄ定数を誘電率で除した値（圧電ｇ定数）がより高い材料を用いればよい。

一般的に、圧電ｄ定数が高い材料は厚み方向の比誘電率も高い傾向があるので、１種類の材料のみで要求１，２を同時に満たすことができるような圧電体材料は存在しない。このような観点から、送信用ｐＭＵＴの圧電体材料には圧電ｄ定数が高い、すなわち、厚み方向の比誘電率が高い材料を用い、受信用ｐＭＵＴの圧電体材料には厚み方向の比誘電率が低い材料を用いるということが考えられる。

そこで、２種類の異なる圧電体材料を積層して振動部を形成することとし、これら２種類のうち一方を厚み方向の比誘電率が大きい材料とし、もう一方を厚み方向の比誘電率が小さい材料とすれば、要求１，２を同時に実現することができる。

特に、一般的なＭＥＭＳ技術で上記構造を作製する場合、得られる圧電体がＡｌＮ系、ＺｎＯ系およびＧａＮ系からなる群に属する場合は、厚み方向の比誘電率は５〜２０程度である。得られる圧電体がＰＺＴ系、ＫＮＮ系、ＢＴ系およびＢｉアルカリチタン系からなる群に属する場合は、厚み方向の比誘電率は５００〜２０００程度である。圧電ｄ定数のうちｄ₃₁は、前者の群では−１〜−１５ｐｍ／Ｖ程度、後者の群では−５０〜−２００ｐｍ／Ｖ程度であり、ｄ₃₃は、ｄ₃₁の約２倍の値である。したがって、受信用ｐＭＵＴの圧電体材料には前者の群に属する材料を、送信用ｐＭＵＴの圧電体材料には後者の群に属する材料を用いることが望ましい。これらを組み合わせることによって上述のような構造が実現可能となる。

要求１，２を共に良好に満たすためには、たとえば、第１圧電体層の厚み方向の比誘電率と、前記第２圧電体層の厚み方向の比誘電率とを比較したとき、いずれか一方が他方に比べて５０倍以上となることが好ましい。前者の群に属する圧電体材料と、後者の群に属する圧電体材料とを用いて積層構造とすれば、このような条件を満たすことができる。

以上より、圧電デバイスにおいて、前記第１圧電体層および前記第２圧電体層のうち厚み方向の比誘電率が低い方の圧電体層は、ＡｌＮ系、ＺｎＯ系およびＧａＮ系からなる群から選択されるいずれかの圧電体を主材料とし、前記第１圧電体層および前記第２圧電体層のうち厚み方向の比誘電率が高い方の圧電体層は、ＰＺＴ系、ＫＮＮ系、ＢＴ系およびＢｉアルカリチタン系からなる群から選択されるいずれかの圧電体を主材料とすることが好ましい。

（実施の形態９）
本発明に基づく実施の形態９における圧電トランスは、上述のいずれかの実施の形態で説明した圧電デバイスまたは圧電デバイスアレイを備える。

本発明に基づく圧電デバイスまたは圧電デバイスアレイを、圧電トランスとして使用する場合について説明する。このような技術の適用例としてエネルギーハーベスティングの分野がある。無線のセンサネットワークには、無線センサ素子を駆動させるのに必要な電力を自然界から発電し供給するようなシステムが考案されている。このようなシステムにおいて発電の役割を担うものとしては、熱エネルギーを電力に変換する熱電素子や、光エネルギーを電力に変換する光発電素子などがある。しかしながらそれらから発生する電圧は数１０ｍＶから数１００ｍＶ程度であり、そのままではＩＣを駆動することができない。それらのシステムでは通常、巻き線の昇圧トランスが使用される。このような箇所に圧電トランスが使用できれば巻き線のトランスに比べてより高効率かつ小型な素子で電圧変換することが可能になる。

本発明に基づく圧電デバイスまたは圧電デバイスアレイを備える圧電トランスの使用方法について述べる。まず、ＰＺＴ層に、自然界で発電されたＤＣ電圧（たとえば１００ｍＶ程度）が共振周波数でチョッピングされて入力される。その際、ＰＺＴ層は電気機械結合係数が大きく、誘電率も高いので、大きなエネルギーを蓄えることができる。この振動部がベンディングモードで共振駆動されると、このＰＺＴ層に対向して存在するＡｌＮ層は大きくひずみ、結果としてエネルギーが機械電気変換されＡｌＮ層から電気エネルギーとして取り出される。仮に効率が１００％だとするとＰＺＴ層に蓄えられた電気エネルギーおよび振動部の振動エネルギーがすべてＡｌＮ層において電気エネルギーとして変換されて取り出される。その際、ＡｌＮ層の誘電率はＰＺＴ層に比べて小さいので、ＡｌＮ側ではより高い電圧として取り出すことが可能になる。

ここで、「ＰＺＴ層」は、ＰＺＴ系、ＫＮＮ系、ＢＴ系およびＢｉアルカリチタン系からなる群に属する材料で形成し、「ＡｌＮ層」は、ＡｌＮ系、ＺｎＯ系およびＧａＮ系からなる群に属する材料で形成すれば、これら２つの層の間の誘電率の差を大きくすることができる。

図５１および図５２に有限要素法による第１の計算例を示す。第１の計算例では、振動部の外径が５００μｍで、ＰＺＴ層が上側、ＡｌＮ層が下側であるものとし、ＰＺＴ層とＡｌＮ層との厚みがそれぞれ１μｍであるものとした。なお、ＰＺＴ層およびＡｌＮ層は、いずれも厚み方向に分極しているものとした。下部電極はＭｏからなり、中間電極はＰｔからなり、上部電極はＡｕからなるものとし、これらの電極の厚みはそれぞれ１００ｎｍであるものとした。中間電極は全面に張られた電極とし、下部電極および上部電極は直径３００μｍの円形で形成されているものとした。下部電極と中間電極との間は、負荷を接続せず開放しているものとした。このような圧電素子の上部電極に１Ｖを入力し、中間電極をグランド電極とし、ＡｌＮ層の側に設けられた電極すなわち下部電極の電位を計算した。計算は振動部の全ての材料（ＡｌＮ膜、ＰＺＴ膜、電極）のＱｍ（機械的品質係数）を２００とした場合と、２２００とした場合との２通りについて計算した。第１の計算例では、ＰＺＴおよびＡｌＮの材料定数のうちＱｍ以外については、それぞれ表４に示す値を用いた。

Ｑｍ＝２００の場合の計算結果を図５１に示す。Ｑｍ＝２２００の場合の計算結果を図５２に示す。これらのグラフからは、Ｑｍ＝２００の場合には約２０Ｖ、Ｑｍ＝２２００の場合には約２００Ｖの電圧がＡｌＮ層の側からそれぞれ取り出せることがわかる。昇圧比としては２０および２００がそれぞれ達成できており、圧電トランスとして機能していることがわかる。

有限要素法による第２の計算例を示す。第２の計算例では、図１および図２に示した圧電デバイス１０１のような構造であって、振動部が外径２７０μｍの円形であり、ＰＺＴ層が上側であり、ＡｌＮ層が下側であるものとし、ＰＺＴ層およびＡｌＮ層の厚みを変えながら、圧電トランスとしての性能を有限要素法によって算出した。なお、ＰＺＴ層およびＡｌＮ層は、いずれも膜厚方向に分極しているものとした。下部電極はＭｏからなり、中間電極はＰｔからなり、上部電極はＡｕからなるものとして、各電極の厚みはそれぞれ１００ｎｍであるものとした。中間電極、下部電極および上部電極はそれぞれ直径１６０μｍの円形で形成されているものとした。

各電極が厚すぎる場合には、振動部の振動が小さくなってしまったり、残留応力が強くなって他の膜への悪影響を及ぼしたりするので、各電極の厚みは３００ｎｍ以下であることが好ましい。空気抵抗による振動阻害および発熱の影響は無視した。

第２の計算例では、ＰＺＴおよびＡｌＮの材料定数については、それぞれ表４に示す値を用いた。

第２の計算例では、水準Ａ−６〜Ａ−１，Ａ−０，Ａ＋１〜Ａ＋６の合計１３通りについて計算を行なった。その結果を表５に示す。

水準Ａ−６〜Ａ＋６では、ＰＺＴ層とＡｌＮ層との厚みの比が０．１８〜２．００の間となるように膜厚比を設定し、いずれの水準においても、振動部に同じ圧力を印加した際に同じだけ変位するようにその全体膜厚を決定している。

上述のような前提で、上部電極に入力電圧として１Ｖの電圧を加えた際の下部電極に出力される電圧、およびその際の出力電力および入力電力を導出した。さらに、「昇圧比」として出力電圧／入力電圧を導出した。「電力伝送効率」として出力電力／入力電力を導出した。なお、各水準において、下部電極と中間電極の間には、インピーダンス整合するように負荷を接続している。

なお、ＰＺＴ層とＡｌＮ層との厚みの合計が約２μｍとなっているが、同じ比率で厚みを２倍、３倍としても同様の傾向が成り立つことは確認済である。ここでは入力電圧を１Ｖとしているが、さらに低い電圧、たとえば１ｍＶとしても同様の傾向が成り立つ。

表５に示した計算結果に基づいて、ＰＺＴ厚み／ＡｌＮ厚みを横軸にとり、昇圧比を左の縦軸にとり、電力伝送効率を右の縦軸にとって、これらの関係をグラフ化したものを図５５に示す。

図５５から明らかなように、ＰＺＴ厚み／ＡｌＮ厚みによって昇圧比は変化する。特に、ＰＺＴ厚みとＡｌＮ厚みとを等しくした場合、すなわち、ＰＺＴ厚み／ＡｌＮ厚み＝１．０の場合に比べて、ＰＺＴ厚み／ＡｌＮ厚み＜１．０の領域において昇圧比が向上していることがわかる。したがって、ＰＺＴ厚み／ＡｌＮ厚み＜１．０とすることが好ましい。この構成では、第１圧電体層４および第２圧電体層５のうち厚み方向の比誘電率が高い方の圧電体層が、前記厚み方向の比誘電率が低い方の圧電体層よりも薄いということになる。

ＰＺＴ厚み／ＡｌＮ厚み＜０．５５では、ＰＺＴ厚み／ＡｌＮ厚み＝１．０の場合に比べて昇圧比が逆に減少してしまう。これには、図４に示したように、ＡｌＮ層内部に応力中立面２０が存在し、異なる方向の面内応力が分布することが主な要因となっている。通常、ＡｌＮ層には面内応力に応じた大きさおよび符号の電荷が発生し、その結果、電圧を出力することができるが、上述のように面内応力が打ち消し合う方向であれば、発生した電荷も同様に打ち消し合ってしまう。したがって、ＰＺＴ厚み／ＡｌＮ厚み≧０．５５とすることが好ましい。厚み方向の比誘電率が高い方の圧電体層の厚みをａとし、厚み方向の比誘電率が低い方の圧電体層の厚みをｂとすると、ａ／ｂが０．５５以上であることが好ましい。

さらに、図５５から明らかなように、ＰＺＴ厚み／ＡｌＮ厚みによって電力伝送効率は変化する。特に、ＰＺＴ厚みとＡｌＮ厚みとを等しくした場合、すなわち、ＰＺＴ厚み／ＡｌＮ厚み＝１．０の場合に比べて、ＰＺＴ厚み／ＡｌＮ厚み＞１．０の領域において電力伝送効率が向上していることがわかる。したがって、ＰＺＴ厚み／ＡｌＮ厚み＞１．０とすることが好ましい。ＰＺＴ厚み／ＡｌＮ厚みの値を大きくしていくということは、ＰＺＴ厚みを厚くして、ＡｌＮ厚みを薄くしていくことに相当する。この構成では、第１圧電体層４および第２圧電体層５のうち厚み方向の比誘電率が低い方の圧電体層は、厚み方向の比誘電率が高い方の圧電体層より薄いということになる。

圧電体を薄膜として用いる際は、一般的に０．５〜４．０μｍの膜厚が適切であり、それ以外の範囲では圧電特性が劣化したり、膜質が低下するという傾向がある。したがって、ＰＺＴ厚み／ＡｌＮ厚みの値としては４．０μｍ／０．５μｍ＝８が上限であり、これ以上の値になるような組合せとしても十分な性能を得ることができない。したがって、ＰＺＴ厚み／ＡｌＮ厚み≦８．０とすることが好ましい。

（中間電極２層構造）
ＡｌＮ層の内部に第１中間電極を設け、ＰＺＴ層とＡｌＮ層の境界に第２中間電極を設けた構造（以下「中間電極２層構造」ともいう。）を利用すると、より良い電力伝送効率が得られる。中間電極２層構造については、実施の形態３でも説明したが、ここでは、より詳しく計算した結果結果について説明する。

中間電極２層構造においては、入力側、すなわちＰＺＴ層へは上部電極と第２中間電極との間に電圧を印加し、出力側、すなわちＡｌＮ層からは下部電極と第１中間電極との間から電圧を取り出すことになる。第１中間電極と第２中間電極との間にもＡｌＮ層が存在するが、この層は圧電体としては機能しない。この構成がもたらす効果について、以下のように検証した。

まず、ＰＺＴ層の厚みおよびＡｌＮ層の厚みは表５の水準Ａ−５、Ａ−３、Ａ−０と同じとし、ＡｌＮ層の内部に第１中間電極、ＰＺＴ層とＡｌＮ層との境界に第２中間電極を設けた。なお、ＰＺＴ層およびＡｌＮ層は、いずれも厚み方向に分極しているものとした。下部電極はＭｏからなり、第１中間電極はＭｏからなり、第２中間電極はＰｔからなり、上部電極はＡｕからなるものとして、これらの電極の厚みはそれぞれ１００ｎｍであるものとした。第１中間電極、第２中間電極、下部電極および上部電極の外形はそれぞれ直径１６０μｍの円形とした。

ここで、ＡｌＮ層全体の厚みを一定に保ちつつ、第１中間電極が存在する膜厚方向の位置を変えながら、中間電極が１層のみである場合の計算と同様にして計算した。結果を表６に示す。表６の計算例では、ＰＺＴおよびＡｌＮの材料定数については、それぞれ表４に示す値を用いた。

ここで得られた電力伝送効率について、中間電極が１層のみである場合の結果と合わせて図５６に示す。図５６より、ＡｌＮ層内に応力中立面が存在する場合においても中間電極２層構造にすれば高い電力伝送効率を得られることがわかる。

以上より、少なくともＰＺＴ厚み／ＡｌＮ厚み≦１．０９の関係が満たされる範囲においては、中間電極２層構造を採用することが好ましい。

（圧電トランスの適用例）
本発明に基づく圧電トランスの適用例としては、上述のようなエネルギーハーベスティングの分野以外にも、高電圧が必要な静電ＭＥＭＳアクチュエータやハプティクス用の圧電セラミックスの駆動用のトランスなども考えられる。さらに、マイクロプラズマ源のプラズマ発生用装置の電圧源、キセノンフラッシュの電圧源としての応用も可能である。

本実施の形態における圧電トランスは、巻き線のトランスに比べて小型であり、低背化が可能であり、高効率である。本実施の形態によれば、昇圧比が大きく、変換電力の大きな圧電トランスを実現することができる。

本実施の形態における圧電トランスは、巻き線のトランスとは異なり、磁気ノイズも発生しない。

（アレイ化）
圧電デバイスアレイを備える圧電トランスでは、容量を増大させることができるので、インピーダンスを低くすることができる。以下では、１個の振動部を備える部分を「圧電トランス素子」と呼ぶこととする。以下では、圧電トランス素子のことを略して単に「素子」ともいう。

圧電デバイスアレイを設計するに当たっては、たとえば、図１に示したような円形状の振動部を備える圧電トランス素子をアレイ化してもよいし、図５７に示したような正方形状の振動部を備える圧電トランス素子をアレイ化してもよい。図５７におけるＬＶＩＩＩ−ＬＶＩＩＩ線に関する矢視断面図を図５８に示す。図５７および図５８では、上部電極３３を示しているが、中間電極、下部電極、第１圧電体層、第２圧電体層および保護膜は図示省略し、上部層２としてまとめて簡略化して表示している。図５７および図５８では、中間電極および下部電極をそれぞれ露出させる貫通孔も図示省略している。

なお、これらの圧電トランス素子は、１つの振動部につき振動の腹が１つである基本振動モードを用いて駆動する。この場合の振動部の振動形状については、図５９に示す。図５９では、説明の簡潔化のために基材１および振動部３のみを示し、他の構造は省略している。このことは、振動形状に関する以下の図においても同様である。

１素子当たりのサイズを小さくしても１素子当たりのインピーダンスは変わらないので、１素子のサイズを出来る限り小さくして、アレイ数を増やせば単位面積当たりのインピーダンスを大きく低減することができる。

（圧電デバイスアレイにおける振動漏れ問題への対処）
振動部の屈曲振動を利用した振動モードでは、駆動時に図６０に示すように、振動部３の外側すなわち基材１の方へ振動漏れが生じてしまうという問題がある。図６０では、理論上の振動のあるべき姿を曲線６０で示している。振動部３においては、この振動に従ってある程度変形可能であるので、振動として存在しうるが、基材１においては、ほとんど変形できないので、振動エネルギーは基材１を通じて漏れてしまう。このようなエネルギーのロスを、以下では「振動漏れ」と呼ぶこととする。

このように漏れた振動エネルギーは周辺の圧電トランス素子の振動にとって妨げとなりうる。たとえば図４３に示したようなアレイ構造で圧電トランスを駆動した場合、図６１に示すようになる。図６１では、互いに隣接する２つの振動部として振動部３ａ，３ｂに注目している。振動部３ａに生じた振動は、曲線６１に示す振動を周辺にも伝播させようとする。振動部３ｂに生じた振動は、曲線６２に示す振動を周辺にも伝播させようとする。曲線６１と曲線６２とは互いに逆位相であるので、互いに妨げとなる。このような理由で、各素子から生じる振動漏れがそれぞれ隣りに配置される素子の振動にとって妨げとなりえ、圧電デバイスアレイとして十分に機能を発揮することができない場合がありうる。

以上のような背景から、圧電デバイスアレイを実現しようとするときには、次の（１）〜（３）に示すようにすることが好ましい。
（１） 図６２に示すように、互いに隣り合う素子の電極には、互いに逆位相かつ同じ周波数の交流電圧が印加されるように配線を施す。上部層２の上面に２つのパッド電極４５，４６が設けられており、上部電極３３がパッド電極４５に接続された振動部３と、上部電極３３がパッド電極４６に接続された振動部３とが、交互に並んでいる。圧電デバイスアレイを駆動する際には、パッド電極４５，４６にはそれぞれ異なる電位を印加する。たとえばパッド電極４５に＋、パッド電極４６に−の電位を与える。あるいは、互いに隣り合う素子同士で、印加する交流電圧の位相を同じにする場合には、互いに隣り合う素子同士では分極状態を反転させておく。図６２におけるＬＸＩＩＩ−ＬＸＩＩＩ線に関する矢視断面図を図６３に示す。
（２） 上述のように構成された圧電デバイスアレイを用いて、互いに隣り合う素子は互いに逆位相となるように駆動する。
（３） なお、素子間に存在する支持部の幅は、素子構造の強度を損なわない範囲で出来る限り狭くし、素子間ピッチを短くすることが好ましい。

このようにすることで、振動漏れによって各素子間で互いに振動を弱め合うことを防ぐことができる。むしろ逆に、図６４に示すように、互いに振動を強め合うようにすることができる。このような構成および駆動方法を採用することにより、各素子を独立させて駆動するのではなく、アレイ全体をあたかも１つの振動体であるかのように駆動することができる。そのため、デバイスとしての電気機械変換効率が良くなる。

なお、このような駆動方法は、超音波トランスデューサー用途では通常利用できない。なぜなら、超音波トランスデューサーは、たとえ複数の素子をアレイ状に配置しているとしても同時に同じ向きに音圧を発生させることが主たる機能として求められるからである。互いに逆位相で駆動されている振動部が混在していると、発生する音圧を弱め合うことになってしまうので、逆効果となる。したがって、上述のように互いに隣り合う素子は互いに逆位相となるように駆動するという方法は圧電トランス用途に特有のものといえる。

（保護膜の厚み）
圧電デバイス１０１，１０１ｅ，１０２，１０３はそれぞれ振動部３の下面に保護膜６を備えていた。保護膜６の好ましい厚みについて述べる。圧電デバイスにおいて、保護膜６の厚みは、振動部３の厚みの８％以下であることが好ましい。

以下、圧電デバイス１０１を例にとって説明する。圧電デバイス１０１は、既に説明したとおり、上から順に、Ｐｔからなる上部電極３３、ＰＺＴからなる第２圧電体層５、Ｐｔからなる中間電極３２、ＡｌＮからなる第１圧電体層４、Ｐｔからなる下部電極３１、ＡｌＮからなる保護膜６が積層した構造である。ＰＺＴ層およびＡｌＮ層は、いずれも厚み方向に分極しているものとした。この構造において、上部電極３３、中間電極３２、下部電極３１の厚みをそれぞれ１００ｎｍとした。図５３に示すように、第２圧電体層５の厚みをｔ_ＰＺＴとし、第１圧電体層４の厚みをｔ_ＡｌＮとし、保護膜の厚みをｔ_ｂａｒとした。この圧電デバイス１０１における振動部３の径は５００μｍとし、上部電極３３と下部電極３１とは、それぞれ振動部３の面積の６割をカバーするように径を設定した。

（ｔ_ＰＺＴ，ｔ_ＡｌＮ）＝（１．１μｍ，０．９μｍ），（２．２μｍ，１．８μｍ）の２通りの組合せに対して、ｔ_ｂａｒを０ｎｍ，２０ｎｍ，４０ｎｍ，…，９８０ｎｍと変化させた。それぞれの組合せにおいて、ＰＺＴ圧電体によって駆動し、ＡｌＮ圧電体によって検出することとした場合の送受信の効率について計算した。その結果を図５４に示す。この計算例では、ＰＺＴおよびＡｌＮの材料定数については、それぞれ表４に示す値を用いた。

グラフの横軸の「保護膜膜厚／振動膜総厚」とは、ｔ_ｂａｒ／（１００ｎｍ＋ｔ_ＰＺＴ＋１００ｎｍ＋ｔ_ＡｌＮ＋１００ｎｍ＋ｔ_ｂａｒ）×１００の値である。「振動膜総厚」とは、言い換えれば振動部３の厚みである。

グラフの縦軸は、ｔ_ｂａｒ＝０ｎｍにおける変位量を１００として相対値で表記している。

図５４に示されるように、ＡｌＮからなる保護膜６の厚みが振動膜総厚の８％を超えたあたりから送受信効率が半分に落ちる。このことから、保護膜６の厚みは、振動部３の厚みの８％以下であることが好ましいといえる。

仮に振動部３の厚みの８％より大きい保護膜６が存在する場合、送受効率が５０％以下となる。すると、送受信効率を１００％の場合と同等に保つためには、ＰＺＴ層側に入力する電圧を２倍にする必要がある。

一般的に、携帯電話などウェアラブルデバイスへの搭載を前提とすると、電源電圧は３．３Ｖが使われる場合が多い。もしこの電圧を２倍にしようとすると、チャージポンプ回路やスイッチングレギュレータなどの昇圧回路が必要となる。これらを使うことは、電源効率低下やスイッチングノイズの混入、また、占有面積の増加、コストアップをもたらすので好ましくない。さらに、ＰＺＴ層は一般的には抗電界が３Ｖ／μｍ程度である。ｔ_ＰＺＴ＝１．１μｍの場合にはＡＣ６．６Ｖｐｐの入力では、ＰＺＴ層に対して抗電界付近あるいはこれを超えて電圧をかけることになる。こうなると、ＰＺＴ層の動作が不安定になる上、信頼性の観点でも好ましくない。

したがって、保護膜膜厚は振動部の厚みの８％以下として、効率が５０％以下にならないような厚みとすることが好ましい。

ここでは、圧電デバイスの構造における好ましい保護膜の厚みについて述べたが、圧電デバイスの製造方法においても同様のことがいえる。上記各実施の形態で説明した圧電デバイスの製造方法において、基材１の主表面が保護膜６によって覆われており、保護膜６の厚みは、振動部３の厚みの８％以下であることが好ましい。

上記各実施の形態で説明した圧電デバイスの製造方法において、第１圧電体層４は、ＡｌＮ系、ＺｎＯ系、ＧａＮ系からなる群から選択されるいずれかの圧電体を主材料とし、第２圧電体層５は、ＰＺＴ系、ＫＮＮ系、ＢＴ系、Ｂｉアルカリチタン系からなる群から選択されるいずれかの圧電体を主材料とすることが好ましい。

なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。

１ 基材、２ 上部層、３，３ａ，３ｂ 振動部、４ 第１圧電体層、５ 第２圧電体層、６ 保護膜、７，７ａ，７ｂ，８ （圧電体層にあけられた）貫通孔、９ （基材にあけられた）開口部、１０ 中間保護膜、１１ 蓋基板、１３ 接続部、１４ スリット、１９ 大開口部、２０ 応力中立面、３１ 下部電極、３２ 中間電極、３２ａ 第１中間電極、３２ｂ 第２中間電極、３３ 上部電極、４０，４１，４２，４３，４４ パッド電極、５１ （基材に重ならない）部分、５２ （基材に重なる）部分、６０，６１，６２ 曲線、１０１，１０１ｅ，１０２，１０３ 圧電デバイス、２０１ 圧電デバイスアレイ。

Claims (21)

1. 基材と、
   前記基材によって支持された上部層とを備え、
   前記上部層は、前記上部層のうち前記基材に重ならない部分である振動部を含み、
   前記振動部は、厚み方向に互いに離隔して配置された下部電極、中間電極および上部電極を含み、
   前記上部層は、前記下部電極および前記中間電極によって少なくとも一部が挟み込まれるように配置された第１圧電体層と、前記第１圧電体層に重なるように配置されつつ前記中間電極および前記上部電極によって少なくとも一部が挟み込まれるように配置された第２圧電体層とを含み、
   前記第１圧電体層および前記第２圧電体層は、前記上部層のうち前記振動部に延在しつつ前記上部層が前記基材に重なる部分に達するまで延在し、
   前記第１圧電体層と前記第２圧電体層とでは厚み方向の比誘電率が互いに異なる、圧電デバイス。
2. 前記第１圧電体層の厚み方向の比誘電率と、前記第２圧電体層の厚み方向の比誘電率とを比較すると、いずれか一方が他方に比べて５０倍以上である、請求項１に記載の圧電デバイス。
3. 前記第１圧電体層および前記第２圧電体層のうち厚み方向の比誘電率が低い方の圧電体層は、ＡｌＮ系、ＺｎＯ系およびＧａＮ系からなる群から選択されるいずれかの圧電体を主材料とし、
   前記第１圧電体層および前記第２圧電体層のうち厚み方向の比誘電率が高い方の圧電体層は、ＰＺＴ系、ＫＮＮ系、ＢＴ系およびＢｉアルカリチタン系からなる群から選択されるいずれかの圧電体を主材料とする、請求項１または２に記載の圧電デバイス。
4. 前記第２圧電体層の厚み方向の比誘電率は、前記第１圧電体層の厚み方向の比誘電率よりも高い、請求項３に記載の圧電デバイス。
5. 前記第１圧電体層と前記第２圧電体層との間に応力中立面を有する、請求項１から３のいずれかに記載の圧電デバイス。
6. 前記応力中立面は、前記中間電極に位置している、請求項５に記載の圧電デバイス。
7. 前記第１圧電体層および前記第２圧電体層のうち厚み方向の比誘電率が低い方の圧電体層は、厚み方向の比誘電率が高い方の圧電体層より薄い、請求項５に記載の圧電デバイス。
8. 前記第１圧電体層と前記第２圧電体層との間に、前記第１圧電体層とも前記第２圧電体層とも異なる材料を主材料とする中間層を備え、前記応力中立面は、前記中間層に位置している、請求項５に記載の圧電デバイス。
9. 前記中間電極は、前記下部電極に近い側に配置された第１中間電極と、前記上部電極に近い側に配置された第２中間電極とを含み、
   前記応力中立面は、前記第１中間電極もしくは前記第２中間電極に位置しているか、または前記第１中間電極と前記第２中間電極との間に位置している、請求項５に記載の圧電デバイス。
10. 前記第１圧電体層および前記第２圧電体層のうち前記厚み方向の比誘電率が高い方の圧電体層が、前記厚み方向の比誘電率が低い方の圧電体層よりも薄い、請求項３に記載の圧電デバイス。
11. 前記厚み方向の比誘電率が高い方の圧電体層の厚みをａとし、前記厚み方向の比誘電率が低い方の圧電体層の厚みをｂとすると、ａ／ｂが０．５５以上である、請求項１０に記載の圧電デバイス。
12. 前記第１圧電体層および前記第２圧電体層のうち厚み方向の比誘電率が低い方の圧電体層が、前記厚み方向の比誘電率が高い方の圧電体層より薄い、請求項３に記載の圧電デバイス。
13. 前記中間電極は、前記下部電極に近い側に配置された第１中間電極と、前記上部電極に近い側に配置された第２中間電極とを含む、請求項１から３のいずれかに記載の圧電デバイス。
14. 前記下部電極の下面を覆う保護膜を備える、請求項１から３のいずれかに記載の圧電デバイス。
15. 前記保護膜の厚みは、前記振動部の厚みの８％以下である、請求項１４に記載の圧電デバイス。
16. 前記第１中間電極と前記第２中間電極との間には、中間保護膜が配置されている、請求項９または１３に記載の圧電デバイス。
17. 請求項１から４のいずれかに記載の圧電デバイスを複数個配列した、圧電デバイスアレイ。
18. 請求項１から４のいずれかに記載の圧電デバイスまたは請求項１７に記載の圧電デバイスアレイを備える、圧電トランス。
19. 主表面を有する基材を用意する工程と、
    前記主表面を部分的に覆うように、下部電極を形成する工程と、
    前記下部電極を覆うように、第１圧電体層を形成する工程と、
    前記第１圧電体層を部分的に覆うように、中間電極を形成する工程と、
    前記中間電極を覆うように、第２圧電体層を形成する工程と、
    前記第２圧電体層を部分的に覆うように、上部電極を形成する工程と、
    前記基材を部分的に除去することにより、前記下部電極、前記第１圧電体層、前記中間電極、前記第２圧電体層および前記上部電極の積層部分である上部層の一部として、前記基材に重ならない部分である振動部を形成する工程を含み、
    前記上部層においては、前記第１圧電体層および前記第２圧電体層が、前記振動部のうち前記振動部に延在しつつ前記上部層が前記基材に重なる部分に達するまで延在している、圧電デバイスの製造方法。
20. 前記主表面が保護膜によって覆われており、前記保護膜の厚みは、前記振動部の厚みの８％以下である、請求項１９に記載の圧電デバイスの製造方法。
21. 前記第１圧電体層は、ＡｌＮ系、ＺｎＯ系、ＧａＮ系からなる群から選択されるいずれかの圧電体を主材料とし、前記第２圧電体層は、ＰＺＴ系、ＫＮＮ系、ＢＴ系、Ｂｉアルカリチタン系からなる群から選択されるいずれかの圧電体を主材料とする、請求項１９または２０に記載の圧電デバイスの製造方法。