KR101382516B1 - 강유전체 디바이스 - Google Patents

강유전체 디바이스 Download PDF

Info

Publication number
KR101382516B1
KR101382516B1 KR1020127027356A KR20127027356A KR101382516B1 KR 101382516 B1 KR101382516 B1 KR 101382516B1 KR 1020127027356 A KR1020127027356 A KR 1020127027356A KR 20127027356 A KR20127027356 A KR 20127027356A KR 101382516 B1 KR101382516 B1 KR 101382516B1
Authority
KR
South Korea
Prior art keywords
buffer layer
ferroelectric
electrode
silicon substrate
film
Prior art date
Application number
KR1020127027356A
Other languages
English (en)
Other versions
KR20120139825A (ko
Inventor
준야 오가와
노리히로 야마우치
도모아키 마쓰시마
고이치 아이자와
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20120139825A publication Critical patent/KR20120139825A/ko
Application granted granted Critical
Publication of KR101382516B1 publication Critical patent/KR101382516B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/304—Beam type
    • H10N30/306—Cantilevers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/0065—Mechanical properties
    • B81C1/00658—Treatments for improving the stiffness of a vibrating element
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02—Constructional details
    • G01J5/04—Casings
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02—Constructional details
    • G01J5/04—Casings
    • G01J5/046—Materials; Selection of thermal materials
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/34—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using capacitors, e.g. pyroelectric capacitors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/09—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by piezoelectric pick-up
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N2/00—Electric machines in general using piezoelectric effect, electrostriction or magnetostriction
    • H02N2/18—Electric machines in general using piezoelectric effect, electrostriction or magnetostriction producing electrical output from mechanical input, e.g. generators
    • H02N2/186—Vibration harvesters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N15/00—Thermoelectric devices without a junction of dissimilar materials; Thermomagnetic devices, e.g. using the Nernst-Ettingshausen effect
    • H10N15/10—Thermoelectric devices using thermal change of the dielectric constant, e.g. working above and below the Curie point
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/708—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/03—Microengines and actuators
    • B81B2201/032—Bimorph and unimorph actuators, e.g. piezo and thermo
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0822—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
    • G01P2015/0825—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass
    • G01P2015/0828—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass the mass being of the paddle type being suspended at one of its longitudinal ends

Abstract

본 발명의 강유전체(强誘電體) 디바이스는, 실리콘 기판(제1 기판)(10)의 상기 일표면측에 형성된 하부 전극(제1 전극)(14a)과, 하부 전극(14a)에서의 제1 기판(10) 측과는 반대측에 형성된 강유전체막(14b)과, 강유전체막(14b)에서의 하부 전극(14a) 측과는 반대측에 형성된 상부 전극(제2 전극)(14c)을 구비하고, 강유전체막(14b)이, 실리콘과는 격자(格子) 상수차(常數差)가 있는 강유전체 재료에 의해 형성되어 있다. 하부 전극(14a)의 바로 아래에, 실리콘에 비해 강유전체막(14b)과의 격자 정합성(整合性)이 양호한 재료로 이루어지는 완충층(14d)이 형성되고, 제1 기판(10)에, 완충층(14d)에서의 하부 전극(14a) 측과는 반대의 표면을 노출시키는 공동(空洞)(10a)이 형성되어 있다.

Description

강유전체 디바이스{FERROELECTRIC DEVICE}
본 발명은, 강유전체막(强誘電體膜)의 압전(壓電) 효과나 초전(焦電) 효과를 이용하는 강유전체 디바이스에 관한 것이다.
종래부터, 강유전체막의 압전 효과나 초전 효과를 이용하는 강유전체 디바이스가 주목되고 있다.
이러한 종류의 강유전체 디바이스로서는, 저비용화, 기계적 강도 등의 관점에서, 실리콘 기판의 일표면측에 강유전체막을 포함하는 기능부를 구비한 MEMS(micro electro mechanical systems) 디바이스가 제안되어 있다. 이 종류의 MEMS 디바이스로서는, 예를 들면, 강유전체막의 압전 효과를 이용하는 발전 디바이스(예를 들면, R. van Schaijk, et al, 「Piezoelectric AlN energy harvesters for wireless autonomoustransducer solutions」, IEEE SENSORS 2008 Conference, 2008, p. 45―48 참조)나 액추에이터, 강유전체막의 초전 효과를 이용하는 초전형(焦電型) 적외선 센서 등의 초전 디바이스(예를 들면, 일본특허공개 1996―321640호 공보 참조)가 곳곳에서 연구 개발되고 있다. 그리고, 압전 효과 및 초전 효과를 나타내는 강유전체 재료로서는, 예를 들면, 납계의 산화물 강유전체의 일종인 PZT[:Pb(Zr, Ti)O3] 등이 널리 알려져 있다.
상기한 R. van Schaijk의 문헌에 개시된 발전(發電) 디바이스는, 도 6에 나타낸 바와 같이, 실리콘 기판(50)을 사용하여 형성된 디바이스 본체(41)를 구비하고 있다. 이 디바이스 본체(41)는, 프레임부(51)와, 프레임부(51)의 내측에 배치되고 프레임부(51)에 요동(搖動) 가능하게 지지된 캔틸레버부(빔)(52)와, 캔틸레버부(52)의 선단부에 설치된 추부(錐部)(53)를 구비하고 있다. 또한, 디바이스 본체(41)는, 캔틸레버부(52)에, 캔틸레버부(52)의 진동에 따라 교류 전압을 발생하는 발전부를 구성하는 기능부(54)가 형성되어 있다.
기능부(54)는, Pt막으로 이루어지는 하부 전극(54A)과, 하부 전극(54A)에서의 캔틸레버부(52) 측과는 반대측에 형성된 AlN 박막 또는 PZT 박막으로 이루어지는 강유전체막[압전막)](54B)과, 강유전체막(54B)에서의 하부 전극(54A) 측과는 반대측에 형성된 Al막으로 이루어지는 상부 전극(54C)으로 구성되어 있다.
그리고, 상기한 R. van Schaijk의 문헌에서는, 발전 디바이스의 출력을 높이기 위해, 강유전체막(54B)인 압전막의 재료로서, 비유전률(比誘電率)이 작고, 또한 압전 상수(常數) e31이 큰 압전 재료를 채용하는 것이 제안되어 있다.
또한, 전술한 발전 디바이스는, 제1 유리 기판(60A)을 사용하여 형성되고 디바이스 본체(41)의 일표면측(도 6의 상면측)에 있어서 프레임부(51)가 고착된 제1 커버 기판(42)과, 제2 유리 기판(70A)을 사용하여 형성되고 디바이스 본체(41)의 타표면측(도 6의 하면측)에 있어서 프레임부(51)가 고착된 제2 커버 기판(43)을 구비하고 있다.
그리고, 각각의 커버 기판(42, 43)과, 디바이스 본체(41)의 캔틸레버부(52)와 추부(53)로 이루어지는 가동부와의 사이에는, 상기 가동부의 변위 공간(61, 71)이 형성되어 있다.
그런데, 도 6에 나타낸 구성의 발전 디바이스의 디바이스 본체(41)는, 실리콘 기판(50)의 상기 일표면측에 하부 전극(54A)과 강유전체막(54B)과 상부 전극(54C)으로 이루어지는 기능부(54)를 반응성 스퍼터법 등에 의해 형성하고 있다.
그러나, 일반적으로, 실리콘 기판의 일표면측에 스퍼터법 등의 각종 박막 형성 기술에 의해 성막되는 PZT 박막은 다결정이며, 실리콘 기판에 비해 매우 고가의 단결정 MgO 기판의 일표면측이나 단결정 SrTiO3 기판의 일표면측에 성막되는 단결정의 PZT 박막에 비하여, 결정성이 뒤떨어져, 압전 상수 e31가 낮다. 그리고, 단결정의 실리콘 기판의 일표면측에 결정성이 우수한 PZT 박막을 형성하는 방법에 대해서는 곳곳에서 연구 개발이 행해지고 있지만, 충분한 결정성을 가지는 PZT 박막은 얻어지지 않는 것이 현 실정이다.
그래서, 실리콘 기판의 일표면측에 강유전체막을 포함하는 기능부를 구비한 발전 디바이스나 초전형 적외선 센서 등의 강유전체 디바이스에 있어서는, 하부 전극과 강유전체막과의 사이에 완충층을 형성함으로써, 특성의 향상을 도모하는 연구가 행해지고 있다.
그러나, 일반적으로, 실리콘 기판의 일표면측에 하부 전극과 강유전체막과 상부 전극을 구비하는 기능부를 형성하여, 실리콘 기판의 타표면측으로부터 기능부에 대응하는 부위를 소정 깊이까지 에칭하는 것에 의해 실리콘 기판에 공동(空洞)을 형성함으로써 제조되는 발전 디바이스나 초전형 적외선 센서 등의 강유전체 디바이스에서는, 실리콘 기판에 있어서 기능부의 바로 아래의 남겨진 박육부(薄肉部; thin portion)[도 6의 예에서는, 캔틸레버부(52)]의 두께의 재현성이 낮고, 실리콘 기판의 베이스로 되는 실리콘 웨이퍼에서의 박육부의 면내 불균일이 크기 때문에, 제조 수율이 낮아 비용이 높아지게 된다. 또한, 강유전체 디바이스가 초전형 적외선 센서인 경우에는, 박육부의 열용량에 기인하여 디바이스 특성(응답 속도 등)이 저하되게 된다.
그래서, 실리콘 기판 대신에 SOI(silicon on insulator) 기판을 사용하는, 즉 제조 시에, 실리콘 웨이퍼 대신에 SOI 웨이퍼를 사용하는 것도 생각할 수 있지만, SOI 웨이퍼는 실리콘 웨이퍼에 비해 매우 고가이므로, 비용이 높아지게 된다.
일본특허공개 1996―321640호 공보
R. van Schaijk, et al, 「Piezoelectric AlN energy harvesters for wireless autonomoustransducer solutions」, IEEE SENSORS 2008 Conference, 2008, p. 45―48
그래서, 본 발명의 목적은, 강유전체막의 결정성 및 성능의 향상이 도모되고, 또한 저비용으로 디바이스 특성의 향상이 도모되는 강유전체 디바이스를 제공하는 것에 있다.
본 발명의 강유전체 디바이스는, 실리콘 기판과, 상기 실리콘 기판의 일표면측에 형성된 제1 전극과, 상기 제1 전극에서의 상기 실리콘 기판측과는 반대측에 형성된 강유전체막과, 상기 강유전체막에서의 상기 제1 전극측과는 반대측에 형성된 제2 전극을 구비하고, 상기 강유전체막이, 실리콘과는 격자(格子) 상수차(常數差)가 있는 강유전체 재료에 의해 형성된 강유전체 디바이스로서, 상기 실리콘 기판과 상기 제1 전극과의 사이에, 실리콘에 비해 상기 강유전체막과의 격자 정합성(整合性)이 양호한 재료에 의해 형성된 완충층이 형성되고, 상기 실리콘 기판은, 상기 완충층에서의 상기 제1 전극측과는 반대의 표면을 노출시키는 공동이 형성되어 이루어지는 것을 특징으로 한다.
본 발명에 의하면, 강유전체막의 결정성 및 성능의 향상이 도모되고, 또한 저비용으로 디바이스 특성의 향상이 도모된다.
이 강유전체 디바이스에 있어서, 상기 제1 전극은, 하부 전극으로서 상기 강유전체막의 하부 표면측에 배치되고, 상기 제2 전극은, 상부 전극으로서 상기 강유전체막의 상부 표면측에 배치되고, 상기 완충층은, 상기 하부 전극의 바로 아래에 형성되고, 상기 완충층의 하측 표면 중 적어도 일부가 상기 실리콘 기판의 상기 공동을 통해서 노출되는 것이 바람직하다.
이 강유전체 디바이스에 있어서, 상기 실리콘 기판의 상기 일표면측에, 상기 완충층과 상기 하부 전극과 상기 강유전체막과 상기 상부 전극을 구비하는 적층 구조 중 적어도 일부에 적층되어 상기 적층 구조를 보강하는 보강층을 구비하는 것이 바람직하다.
이 강유전체 디바이스에 있어서, 상기 완충층으로 이루어지는 제1 완충층과는 별개로, 상기 강유전체막과 상기 하부 전극과의 사이에, 상기 하부 전극에 비해 상기 강유전체막과의 격자 정합성이 양호한 재료에 의해 형성된 제2 완충층이 형성되어 있는 것이 바람직하다.
이 강유전체 디바이스에 있어서, 상기 완충층의 상기 재료가 도전성 재료인 것이 바람직하다.
이 강유전체 디바이스에 있어서, 상기 제1 완충층의 재료 및 상기 제2 완충층의 재료 중 적어도 한쪽이 도전성(導電性) 재료인 것이 바람직하다.
이 강유전체 디바이스에 있어서, 상기 강유전체막이 초전체막이며, 상기 완충층의 상기 재료의 열전도율이 실리콘의 열전도율보다 작은 것이 바람직하다.
이 강유전체 디바이스에 있어서, 상기 강유전체막이 초전체막이며, 상기 제1 완충층의 재료 및 상기 제2 완충층의 재료의 열전도율이 실리콘의 열전도율보다 작은 것이 바람직하다.
본 발명의 바람직한 실시예를 보다 상세하게 기술한다. 본 발명의 다른 특징 및 장점은, 이하의 상세한 기술 및 첨부 도면과 관련하여 한층 양호하게 이해할 수 있다.
도 1a는 실시예 1의 강유전체 디바이스의 주요부 개략 평면도이다.
도 1b는 도 1a에서의 A―A' 개략 단면도이다.
도 2는 실시예 1의 강유전체 디바이스의 개략 단면도이다.
도 3은 실시예 1의 강유전체 디바이스의 개략 분해사시도이다.
도 4는 실시예 2의 강유전체 디바이스의 개략 단면도이다.
도 5는 실시예 3의 강유전체 디바이스의 개략 단면도이다.
도 6은 종래예를 나타낸 강유전체 디바이스의 개략 단면도이다.
(실시예 1)
먼저, 본 실시예의 강유전체 디바이스에 대해 도 1a, 도 1b, 도 2 및 도 3을 참조하면서 설명한다.
강유전체 디바이스의 디바이스 본체(1)는, 실리콘 기판(이하, 제1 실리콘 기판이라고 함)(10)과, 제1 실리콘 기판(10)의 일표면측에 형성된 제1 전극(14a)과, 제1 전극(14a)에서의 제1 실리콘 기판(10) 측과는 반대측에 형성된 강유전체막(14b)과, 강유전체막(14b)에서의 제1 전극(14a) 측과는 반대측에 형성된 제2 전극(14c)을 구비한다. 즉, 도 1b에 있어서, 제1 전극(14a)은, 하부 전극으로서 강유전체막(14b)의 하부 표면측에 배치된다. 또한, 제2 전극(14c)은, 상부 전극으로서 강유전체막(14b)의 상부 표면측에 배치된다. 이하에서는, 제1 및 제2 전극(14a, 14c)은, 각각 하부 전극(14a), 상부 전극(14c)이라고 한다. 제1 실리콘 기판(10)으로서는, 상기 일표면이 (100)면의 단결정의 실리콘 기판을 사용하고 있고, 강유전체막(14b)은, 실리콘과는 격자 상수차가 있는 강유전체 재료에 의해 형성되어 있다.
본 실시예의 강유전체 디바이스는, 차의 진동이나 사람의 동작에 의한 진동 등의 임의의 진동에 기인한 진동 에너지를 전기 에너지로 변환하는 발전 디바이스이며, 전술한 강유전체막(14b)이 압전막을 구성하고 있다.
또한, 디바이스 본체(1)는, 완충층(14d)을 구비한다. 완충층(14d)은, 도 1b 및 도 2에 나타낸 바와 같이, 실리콘 기판(10)과 하부 전극(14a)과의 사이에[보다 구체적으로는 하부 전극(14a)의 바로 아래에] 형성되고, 실리콘에 비해 강유전체막(14b)과의 격자 정합성이 양호한 재료에 의해 형성된다. 또한, 제1 실리콘 기판(10)에는, 완충층(14d)에서의 하부 전극(14a) 측과는 반대의 표면의 일부[즉, 완충층(14d)의 하측 표면의 일부]를 노출시키는 공동(10a)이 형성되어 있다.
여기서, 도 1b 및 도 2에 나타낸 바와 같이, 제1 실리콘 기판(10)의 상기 일표면측 및 타표면측에는, 각각 실리콘 산화막으로 이루어지는 절연막(19a, 19b)[이하, 제1 절연막(19a), 제2 절연막(19b)이라고 함]이 형성된다. 완충층(14d)은, 제1 실리콘 기판(10)의 상기 일표면측의 제1 절연막(19a)의 표면측에 형성되어 있다. 그리고, 디바이스 본체(1)는, 마이크로 머시닝 기술 등을 이용하여 형성되어 있고, 도 1a에 나타낸 바와 같이, 프레임형의 프레임부(11)와, 프레임부(11)의 내측에 배치된 추부(13)를 구비하고, 추부(13)가 제1 실리콘 기판(10)의 상기 일표면측의 캔틸레버부(12)를 통하여 프레임부(11)에 요동 가능하게 지지되어 있다. 또한, 캔틸레버부(12)에는, 전술한 하부 전극(14a)과 강유전체막(14b)과 상부 전극(14c)을 구비하는 기능부(14)가 형성되어 있다. 여기에 있어서, 본 실시예의 강유전체 디바이스에서는, 기능부(14)가, 캔틸레버부(12)의 진동에 따라 교류 전압을 발생하는 발전부(압전 변환부)를 구성하고 있다.
전술한 프레임부(11)와 추부(13)는, 제2 절연막(19b), 제1 실리콘 기판(10), 제1 절연막(19a) 및 완충층(14d) 각각의 일부에 의해 구성되며, 캔틸레버부(12)는, 완충층(14d)에 의해 구성되어 있다.
디바이스 본체(1)는, 패드(17a, 17c)를 구비한다. 패드(17a, 17c)는, 제1 실리콘 기판(10)의 상기 일표면측의 프레임부(11)에 대응하는 부위에 형성되고, 하부 전극(14a) 및 상부 전극(14c) 각각에 금속 배선(16a, 16c)을 통하여 전기적으로 접속되어 있다.
또한, 디바이스 본체(1)는, 제1 실리콘 기판(10)의 상기 일표면측에, 금속 배선(16c) 및 절연층(18)을 구비한다. 금속 배선(16c)은, 상부 전극(14c)과 강유전체막(14b)과의 접하는 영역을 규정하고 또한 상부 전극(14c)에 전기적으로 접속된다. 그리고, 절연층(18)은, 하부 전극(14a) 및 강유전체막(14b) 각각의 주위부를 덮도록 형성되고, 금속 배선(16c)과 하부 전극(14a)과의 단락(短絡)을 방지한다. 또한, 절연층(18)은, 프레임부(11)의 넓은 범위에 걸쳐 형성되어 있고, 전술한 양 패드(17a, 17c)가 절연층(18) 상에 형성되어 있다. 절연층(18)은, 실리콘 산화막에 의해 구성되어 있지만, 실리콘 산화막에 한정되지 않고, 예를 들면, 실리콘 질화막에 의해 구성해도 된다. 또한, 제1 실리콘 기판(10)과 기능부(14)는, 제1 절연막(19a)에 의해 전기적으로 절연되어 있다.
그리고, 본 실시예의 금속 배선(16c)과 상부 전극(14c)은, 도 1b 및 도 2에 나타낸 바와 같이 1개의 부재로 형성되어 있다. 그러나, 이에 한정되지 않고, 상부 전극(14c)과 금속 배선(16c)이 별개의 부재로 형성되어도 된다.
또한, 디바이스 본체(1)는, 제1 실리콘 기판(10)의 상기 일표면측에, 완충층(14d)과 하부 전극(14a)과 강유전체막(14b)과 상부 전극(14c)을 구비하는 적층 구조로 적층되어 상기 적층 구조를 보강하는 보강층(15)을 구비하고 있다(그리고, 도 1a 및 도 3에서는, 보강층(15)을 도시하지 않고 있다). 이 보강층(15)은, 기능부(14)의 주위부와 프레임부(11)와 추부(13)에 걸쳐 형성되어 있다. 보강층(15)은, 이른바 반도체 프로세스와의 정합성이 양호한 재료를 사용하는 것이 바람직하고, 예를 들면, 폴리이미드나 불소계 수지 등으로 이루어지는 절연 재료에 의해 형성하면 된다.
또한, 강유전체 디바이스는, 도 2 및 도 3에 나타낸 바와 같이, 디바이스 본체(1)의 일표면측에 있어서 프레임부(11)에 고착된 제1 커버 기판(2)을 구비하고 있다. 또한, 강유전체 디바이스는, 디바이스 본체(1)의 타표면측에 있어서 프레임부(11)에 고착된 제2 커버 기판(3)을 구비하고 있다.
제1 커버 기판(2)은, 제2 실리콘 기판(20)을 사용하여 형성되어 있다. 그리고, 제2 실리콘 기판(20)에서의 디바이스 본체(1) 측의 일표면에는, 캔틸레버부(12)와 추부(13)로 이루어지는 가동부(123)의 변위 공간을 디바이스 본체(1)와의 사이에 형성하기 위한 오목부(20b)가 형성되어 있다.
또한, 제2 실리콘 기판(20)의 타표면측에는, 기능부(14)에 전기적으로 접속되는 외부 접속 전극(25, 25)이 형성되어 있다. 여기서, 외부 접속 전극(25, 25)은, 기능부(14)인 발전부에서 발생한 교류 전압을 외부로 공급하기 위한 출력용 전극으로서 기능한다.
외부 접속 전극(25, 25)은, 제2 실리콘 기판(20)의 상기 일표면측에 형성된 연락용(連絡用) 전극(24, 24)과, 제2 실리콘 기판(20)의 두께 방향으로 관통된 관통공 배선(23, 23)을 통하여 각각 전기적으로 접속되어 있다. 여기서, 연락용 전극(24, 24)은, 디바이스 본체(1)의 패드(17a, 17c)와 각각 접합되어 전기적으로 접속되어 있다. 그리고, 본 실시예에서는, 각각의 외부 접속 전극(25, 25) 및 각 연락용 전극(24, 24)을 Ti막과 Au막과의 적층막에 의해 구성하고 있지만, 이들 재료는 특별히 한정되는 것은 아니다. 또한, 각 관통공 배선(23, 23)의 재료로서는 Cu를 채용하고 있지만, 이에 한정되지 않고, 예를 들면, Ni, Al 등을 채용해도 된다.
제1 커버 기판(2)은, 2개의 외부 접속 전극(25, 25)끼리의 단락을 방지하기 위해 절연막(22)을 구비한다. 절연막(22)은, 실리콘 산화막으로 이루어지고, 제2 실리콘 기판(20)의 상기 일표면측 및 상기 타표면측과 관통공 배선(23, 23)이 내측에 형성된 관통공(21)의 내주면에 걸쳐 형성되어 있다. 그리고, 제1 커버 기판(2)은, 제2 실리콘 기판(20) 대신에 유리 기판과 같은 절연성 기판을 사용하여 형성해도 되고, 이 경우에는 절연막(22)을 형성할 필요는 없다.
또한, 제2 커버 기판(3)은, 제3 실리콘 기판(30)을 사용하여 형성되어 있다. 제3 실리콘 기판(30)에서의 디바이스 본체(1) 측의 일표면에는, 가동부(123)의 변위 공간을 디바이스 본체(1)와의 사이에 형성하기 위한 오목부(30b)이 형성되어 있다. 그리고, 제2 커버 기판(3)은, 제3 실리콘 기판(30) 대신에 유리 기판과 같은 절연성 기판을 사용하여 형성해도 된다.
또한, 제1 실리콘 기판(10)의 상기 일표면측에는, 제1 커버 기판(2)과 접합하기 위한 제1 접합용 금속층(118)이 형성되어 있고, 제2 실리콘 기판(20)의 상기 일표면측에는, 제1 접합용 금속층(118)에 접합되는 제2 접합용 금속층(128)(도 2 참조)이 형성되어 있다. 여기서, 제1 접합용 금속층(118)의 재료로서는, 패드(17c)와 같은 재료를 채용하고 있고, 제1 접합용 금속층(118)은, 제1 실리콘 기판(10)의 상기 일표면측에 있어서 패드(17c)와 같은 두께로 형성되어 있다. 또한, 제1 접합용 금속층(118)은, 절연층(18) 상에 형성되어 있다.
디바이스 본체(1)와 각각의 커버 기판(2, 3)은, 상온(常溫) 접합법에 의해 접합하고 있지만, 상온 접합법에 한정되지 않고, 예를 들면, 적절한 가열을 행하는 직접 접합법이라도 되고, 에폭시 수지 등을 사용한 수지 접합법이나, 양극 접합법 등에 의해 접합해도 된다. 수지 접합법에서는, 상온 경화형의 수지 접착제(예를 들면, 2 액상온 경화형의 에폭시 수지계 접착제, 1 액상온 경화형의 에폭시 수지계 접착제)를 사용하면, 열경화형의 수지 접착제(예를 들면, 열경화형의 에폭시 수지계 접착제 등)를 사용하는 경우와 비교하여, 접합 온도의 저온화가 도모된다.
이상 설명한 발전 디바이스에서는, 기능부(14)가 하부 전극(14a)과 압전막인 강유전체막(14b)과 상부 전극(14c)으로 구성되어 있으므로, 캔틸레버부(12)의 진동에 의해 기능부(14)의 강유전체막(14b)이 응력을 받아 상부 전극(14c)과 하부 전극(14a)에 전하의 편향(偏向)이 발생하여, 기능부(14)에 있어서 교류 전압이 발생한다.
그런데, 본 실시예의 강유전체 디바이스는, 강유전체막(14b)의 강유전체 재료로서, 납계의 산화물 강유전체의 일종인 PZT를 채용하고 있고, 제1 실리콘 기판(10)으로서, 상기 일표면이 (100)면의 단결정의 실리콘 기판을 사용하고 있다. 여기에 있어서, 납계의 산화물 강유전체는, PZT에 한정되지 않고, 예를 들면, PZT―PMN[:Pb(Mn, NbO3)]나 그 외의 불순물을 첨가한 PZT 등을 채용해도 된다. 어느 것으로 해도, 강유전체막(14b)의 강유전체 재료는, 실리콘과는 격자 상수차가 있는 강유전체 재료(PZT, PZT―PMN, 불순물을 첨가한 PZT 등의 납계의 산화물 강유전체)이다.
또한, 본 실시예에서는, 하부 전극(14a)의 재료로서 Pt, 상부 전극(14c)의 재료로서 Au를 채용하고 있지만, 이들 재료는 특별히 한정되지 않고, 하부 전극(14a)의 재료로서는, 예를 들면, Au, Al, Ir을 채용해도 되고, 상부 전극(14c)의 재료로서는, 예를 들면, Mo, Al, Pt 등을 채용해도 된다.
또한, 완충층(14d)의 재료로서는, SrRuO3를 채용하고 있지만, 이에 한정되지 않고, 예를 들면, (Pb, La)TiO3나 PbTiO3, MgO, LaNiO3 등을 채용해도 된다. 또한, 완충층(14d)은, 예를 들면, Pt막과 SrRuO3막과의 적층막에 의해 구성해도 된다.
그리고, 본 실시예의 강유전체 디바이스(발전 디바이스)에서는, 완충층(14d)의 두께를 2㎛, 하부 전극(14a)의 두께를 500㎚, 강유전체막(14b)의 두께를 600㎚, 상부 전극(14c)의 두께를 100㎚로 설정하고 있지만, 이들 수치는 일례이며 특별히 한정되는 것은 아니다. 또한, 강유전체막(14b)의 비유전률을 ε, 발전 지수(發電指數)를 P라고 하면, P∝e31 2/ε의 관계가 성립되어, 발전 지수 P가 클수록 발전 효율이 커진다. 여기서, e31은, 강유전체막(14b)의 압전 상수 e31이다.
이하, 본 실시예의 강유전체 디바이스인 발전 디바이스의 제조 방법에 대하여 간단하게 설명한다.
먼저, 제1 실리콘 기판(10)의 상기 일표면측 및 상기 타표면측 각각의 전체면에 실리콘 산화막으로 이루어지는 절연막(19a, 19b)을 열산화법에 의해 형성한다. 그 후, 제1 실리콘 기판(10)의 상기 일표면측[여기서는, 제1 절연막(19a) 상]의 전체면에, 완충층(14d)을 스퍼터법, CVD법, 증착법 등에 의해 성막한다. 이어서, 완충층(14d)에서의 제1 실리콘 기판(10) 측과는 반대측의 전체면에 하부 전극(14a)을 스퍼터법, CVD법, 증착법 등에 의해 성막하고, 하부 전극(14a)에서의 완충층(14d) 측과는 반대측의 전체면에 강유전체막(14b)을 스퍼터법, CVD법, 졸겔법(Sol-gel process) 등에 의해 성막한다.
강유전체막(14b)을 성막한 후, 포토리소그래피 기술 및 에칭 기술을 이용하여 강유전체막(14b)을 패터닝하고, 이어서, 포토리소그래피 기술 및 에칭 기술을 이용하여 하부 전극(14a)을 패터닝함으로써, 소정 형상의 하부 전극(14a)과 패터닝 전의 하부 전극(14a)의 일부로 이루어지는 금속 배선(16a)을 형성한다. 그리고, 패터닝 후의 하부 전극(14a)과 금속 배선(16a)으로 1개의 하부 전극(14a)으로 간주할 수도 있다.
금속 배선(16a)을 형성한 후, 제1 실리콘 기판(10)의 상기 일표면측에 소정 형상의 절연층(18)을 형성하고, 이어서, 상부 전극(14c), 금속 배선(16c), 각 패드(17a, 17c) 및 제1 접합용 금속층(118)을 스퍼터법이나 CVD법 등의 박막 형성 기술, 포토리소그래피 기술, 에칭 기술을 이용하여 형성한다. 그 후, 폴리이미드층으로 이루어지는 보강층(15)을 형성한다. 소정 형상의 절연층(18)의 형성에 있어서는, 제1 실리콘 기판(10)의 상기 일표면측의 전체면에 절연층(18)을 CVD법 등에 의해 성막하고 나서 포토리소그래피 기술 및 에칭 기술을 이용하여 패터닝하고 있지만, 리프트 오프(Lift-off)법을 이용하여 절연층(18)을 형성하도록 해도 된다. 또한, 보강층(15)의 형성에 있어서는, 보강층(15)의 재료로서 예를 들면, 감광성의 폴리이미드를 채용하는 경우, 폴리이미드의 도포, 노광, 현상, 큐어 등을 순차적으로 행하면 된다. 그리고, 보강층(15)의 재료 및 형성 방법은, 일례이며, 특별히 한정되는 것은 아니다.
보강층(15)을 형성한 후, 포토리소그래피 기술 및 에칭 기술 등을 이용하여 제1 실리콘 기판(10) 및 각각의 절연막(19a, 19b)을 가공하여 프레임부(11), 캔틸레버부(12) 및 추부(13)를 형성함으로써 디바이스 본체(1)를 형성한다. 이 가공에 있어서는, 에칭 가스로서 SF6 가스 등을 사용한 반응성 이온 에칭에 의해, 제1 실리콘 기판(10)을 상기 타표면측으로부터 에칭하도록 하고, 제1 절연막(19a)을 에칭 스토퍼층으로 하여 이용한 선택 에칭을 행한다. 이어서, 에칭 가스로서 불소계 가스 또는 염소계 가스 등을 사용한 반응성 이방성 에칭에 의해, 제1 절연막(19a)을 제1 실리콘 기판(10)의 상기 타표면측으로부터 에칭하도록 하고, 완충층(14d)을 에칭 스토퍼층으로 하여 이용한 선택 에칭을 행한다. 또한, 완충층(14d)의 불필요한 부분의 에칭 시에는, 에칭 가스로서 아르곤 가스만을 사용한 물리적인 에칭(스퍼터 에칭)에 의해, 완충층(14d)을 에칭한다.
디바이스 본체(1)를 형성한 후, 디바이스 본체(1)에 각각의 커버 기판(2, 3)을 접합함으로써, 도 2에 나타낸 구조의 강유전체 디바이스를 얻는다. 여기에 있어서, 디바이스 본체(1)에 각각의 커버 기판(2, 3)을 접합하는 공정이 종료될 때까지를 웨이퍼 레벨로 행하고 나서[즉, 각각의 실리콘 기판(10, 20, 30) 각각에 대하여 실리콘 웨이퍼를 사용하는], 다이싱(dicing) 공정을 행함으로써 각각의 강유전체 디바이스로 분할하도록 하고 있다. 디바이스 본체(1)에 접합하는 각각의 커버 기판(2, 3)은, 포토리소그래피 공정, 에칭 공정, 박막 형성 공정, 도금 공정 등의 주지(周知)의 공정을 적절히 적용하여 형성하면 된다. 그리고, 강유전체 디바이스는, 반드시 각각의 커버 기판(2, 3)을 구비하고 있을 필요는 없고, 양 커버 기판(2, 3)의 한쪽만을 구비하고 있어도 되고, 양 커버 기판(2, 3)을 구비하고 있지 않은 것이라도 된다.
전술한 강유전체 디바이스의 제조 방법에서는, 공동(10a)을 형성할 때의 에칭 스토퍼층으로 하여 완충층(14d)을 이용할 수 있다. 그리고, 완충층(14d) 중 공동(10a)에 의해 노출된 부위가 그대로 캔틸레버부(12)(박육부)로 된다. 따라서, 제1 실리콘 기판(10)에 비해 매우 고가의 SOI 기판을 사용하지 않고, 하부 전극(14a)과 강유전체막(14b)과 상부 전극(14c)을 구비하는 기능부(14)의 바로 아래에 형성되는 부위[여기서는, 완충층(14d)]의 두께의 재현성을 높일 수 있는 동시에, 다수의 디바이스 본체(1)를 형성한 1개의 실리콘 웨이퍼의 면내에서의 기능부(14)의 바로 아래의 부위[여기서는, 완충층(14d)만]의 두께 불균일을 저감할 수 있다. 즉, 공동(10a)을 형성할 때, 최종적으로 완충층(14d)을 에칭 스토퍼층으로 한 선택 에칭을 행하고 있으므로, 기능부(14)의 바로 아래 부위의 두께의 면내 불균일은, 대략, 완충층(14d)의 성막 시의 두께의 면내 불균일에 의해 정해진다.
이상 설명한 본 실시예의 강유전체 디바이스는, 제1 실리콘 기판(10)의 상기 일표면측에 형성된 하부 전극(14a)과, 하부 전극(14a)에서의 제1 실리콘 기판(10) 측과는 반대측에 형성된 강유전체막(14b)과, 강유전체막(14b)에서의 하부 전극(14a) 측과는 반대측에 형성된 상부 전극(14c)을 구비하고, 강유전체막(14b)이, 실리콘과는 격자 상수차가 있는 강유전체 재료에 의해 형성된 강유전체 디바이스로서, 하부 전극(14a)의 바로 아래에, 실리콘에 비해 강유전체막(14b)과의 격자 정합성이 양호한 재료로 이루어지는 완충층(14d)이 형성되고, 제1 실리콘 기판(10)에, 완충층(14d)에서의 하부 전극(14a) 측과는 반대의 표면을 노출시키는 공동(10a)이 형성되어 있다. 그러므로, 공동(10a)을 형성할 때 완충층(14d)을 에칭 스토퍼층으로 하여 이용할 수 있다. 그리고, 완충층(14d) 중 공동(10a)에 의해 노출된 부위가 그대로 캔틸레버부(12)(박육부)로 된다. 따라서, 강유전체막(14b)의 결정성 및 성능(여기서는, 압전 상수 e31)의 향상이 도모되고, 또한 저비용으로 디바이스 특성인 발전 특성(발전 효율 등)의 향상이 도모된다.
또한, 본 실시예의 강유전체 디바이스는, 제1 실리콘 기판(10)의 상기 일표면측에, 완충층(14d)과 하부 전극(14a)과 강유전체막(14b)과 상부 전극(14c)을 구비하는 적층 구조 중 적어도 일부에 적층되어 상기 적층 구조를 보강하는 보강층(15)을 구비하고 있으므로, 진동에 기인하여 완충층(14d), 하부 전극(14a), 강유전체막(14b), 상부 전극(14c)의 각 박막이 파손되거나 상기 각 박막에 균열이 생기는 것을 방지하는 것이 가능해진다. 특히, 본 실시예의 강유전체 디바이스인 발전 디바이스에 있어서는, 완충층(14d)의 일부에 의해 구성되는 캔틸레버부(12)가 파손되는 것을 방지할 수 있어, 신뢰성을 높이는 것이 가능해진다.
또한, 본 실시예의 강유전체 디바이스에서는, 완충층(14d)의 재료로서 예를 들면, SrRuO3 등의 도전성 재료를 채용하고 있으므로, 캔틸레버부(12)의 진동 시의 변형에 의해 생기는 전계를 효율적으로 인출할 수 있어, 디바이스 특성인 발전 특성이 향상된다.
또한, 완충층(14d)의 재료로서 절연 재료를 채용하는 것과 같은 경우에는, 전술한 제1 절연막(19a)은 반드시 형성할 필요는 없고, 이 경우에는, 제1 실리콘 기판(10)을 상기 타표면측으로부터 에칭할 때 완충층(14d)을 에칭 스토퍼층으로 하여 제1 실리콘 기판(10)을 선택 에칭하면 된다. 또한, 완충층(14d)의 재료로서 도전성 재료를 채용한 경우라도, 하부 전극(14a)과 제1 실리콘 기판(10)이 같은 전위라도 되는 경우에는, 제1 절연막(19a)은 형성할 필요는 없다. 또한, 복수의 기능부(14)를 1개의 제1 실리콘 기판(10)의 상기 일표면측에 형성하여, 이들 복수의 기능부(14)의 하부 전극(14a)끼리를 공통 전위로 하는 것과 같은 경우에도, 제1 절연막(19a)을 형성하지 않아도 된다.
(실시예 2)
본 실시예의 강유전체 디바이스의 기본 구성은 실시예 1과 거의 같고, 도 4에 나타낸 바와 같이, 하부 전극(14a) 바로 아래의 완충층(이하, 제1 완충층이라고 함)(14d)과는 별개로, 강유전체막(14b)과 하부 전극(14a)과의 사이에, 하부 전극(14a)에 비해 강유전체막(14b)과의 격자 정합성이 양호한 재료로 이루어지는 제2 완충층(14e)이 형성되어 있는 점이 상위할뿐이다. 그리고, 실시예 1과 마찬가지의 구성 요소에는 동일한 부호를 부여하고, 설명을 생략한다.
본 실시예의 강유전체 디바이스의 제조 방법은 실시예 1에 있어서 설명한 제조 방법과 거의 같고, 실리콘 기판(10)의 상기 일표면측의 전체면에 하부 전극(14a)을 형성한 후, 실리콘 기판(10)의 상기 일표면측의 전체면에 제2 완충층(14e)을 형성하고 나서, 실리콘 기판(10)의 상기 일표면측의 전체면에 강유전체막(14b)을 형성하도록 하고 있는 점 등이 상위하다. 제2 완충층(14e)의 재료는, 제1 완충층(14d)과 같은 재료라도 되고, 상이한 재료라도 된다. 단, 적어도 제2 완충층(14e)은, 도전성 재료인 것이 바람직하다.
본 실시예의 강유전체 디바이스에서는, 강유전체막(14b)의 바로 아래에 제2 완충층(14e)을 구비하고 있으므로, 실시예 1에 비하여, 강유전체막(14b)의 결정성을 더욱 향상시킬 수 있다.
(실시예 3)
이하, 본 실시예의 강유전체 디바이스에 대해 도 5를 참조하면서 설명한다.
본 실시예의 강유전체 디바이스는, 실리콘 기판(10)과, 이 실리콘 기판(10)의 일표면측에 형성된 하부 전극(14a)과, 하부 전극(14a)에서의 실리콘 기판(10) 측과는 반대측에 형성된 강유전체막(14b)과, 강유전체막(14b)에서의 하부 전극(14a) 측과는 반대측에 형성된 상부 전극(14c)을 구비한다. 여기서, 실리콘 기판(10)으로서는, 상기 일표면이 (100)면의 단결정의 실리콘 기판을 사용하고 있고, 강유전체막(14b)은, Si와는 격자 상수차가 있는 강유전체 재료에 의해 형성되어 있다. 그리고, 강유전체 디바이스로서 실시예 1과 마찬가지의 구성 요소에는, 동일한 부호를 부여하고 있다.
본 실시예에 있어서의 강유전체 디바이스는, 초전형 적외선 센서이며, 강유전체막(14b)이 초전체막을 구성하고 있다.
또한, 하부 전극(14a)의 바로 아래에는, 실리콘에 비해 강유전체막(14b)과의 격자 정합성이 양호한 재료로 이루어지는 완충층(14d)이 형성되어 있다. 또한, 실리콘 기판(10)에는, 완충층(14d)에서의 하부 전극(14a) 측과는 반대의 표면을 노출시키는 공동(10a)이 형성되어 있다.
여기서, 실리콘 기판(10)의 상기 일표면측 및 타표면측 각각에는, 실리콘 산화막으로 이루어지는 절연막(19a, 19b)[이하, 제1 절연막(19a), 제2 절연막(19b)이라고 함)이 형성되고, 실리콘 기판(10)의 상기 일표면측의 제1 절연막(19a)의 표면측에는 완충층(14d)이 형성되어 있다.
본 실시예의 강유전체 디바이스는, 강유전체막(14b)의 강유전체 재료(초전 재료)로서, 납계의 산화물 강유전체의 일종인 PZT를 채용하고 있지만, 납계의 산화물 강유전체는, PZT에 한정되지 않고, 예를 들면, PZT―PLT, PLT나 PZT―PMN 등이나 그 외의 불순물을 첨가한 PZT계 강유전체 등을 채용해도 된다. 어느 것으로 해도, 강유전체막(14b)의 초전 재료는, 실리콘 기판(10)의 재료인 실리콘과는 격자 상수차가 있는 강유전체 재료(PZT, PZT―PMN, 불순물을 첨가한 PZT 등의 납계의 산화물 강유전체)이다. 이에 대하여, 완충층(14d)의 재료로서는, SrRuO3를 채용하고 있지만, 이에 한정되지 않고, 예를 들면, (Pb, La)TiO3나 PbTiO3, MgO, LaNiO3 등을 채용해도 된다. 또한, 완충층(14d)은, 예를 들면, Pt막과 SrRuO3막과의 적층막에 의해 구성해도 된다.
또한, 본 실시예에서는, 하부 전극(14a)의 재료로서, Pt를 채용하고, 상부 전극(14c)의 재료로서, Ni―Cr, Ni, 금흑(金黑) 등의 도전성을 가지는 적외선 흡수 재료를 채용하고 있고, 하부 전극(14a)과 초전체 박막(14b)으로 상부 전극(14c)과 센싱 엘리먼트로 이루어지는 기능부(14)를 구성하고 있지만, 이들 재료는 특별히 한정되지 않고, 하부 전극(14a)의 재료로서는, 예를 들면, Au, Al, Cu 등을 채용해도 된다. 여기서, 상부 전극(14c)의 재료로서, 전술한 도전성을 가지는 적외선 흡수 재료를 채용한 경우, 상부 전극(14c)이 적외선 흡수막을 겸하게 된다. 또한, 본 실시예에서는, 공동(10a)이, 기능부(14)와 실리콘 기판(10)과의 열 절연용의 공동을 구성한다.
또한, 강유전체 디바이스는, 실리콘 기판(10)의 상기 일표면측에, 완충층(14d)과 하부 전극(14a)과 강유전체막(14b)과 상부 전극(14c)을 구비하는 적층 구조에 적층되어 상기 적층 구조를 보강하는 보강층(15)을 구비하고 있다. 이 보강층(15)은, 기능부(14)의 주위부와 실리콘 기판(10)에서의 공동(10a)의 주위부에 걸쳐 형성되어 있다. 보강층(15)은, 이른바 반도체 프로세스와의 정합성이 양호한 재료를 사용하는 것이 바람직하고, 예를 들면, 폴리이미드나 불소계 수지 등으로 이루어지는 절연 재료에 의해 형성하면 된다.
그런데, 본 실시예의 강유전체 디바이스와 같은 초전형 적외선 센서에 의해서는, 센서 특성의 향상을 도모하기 위해서는, 기능부(14)와 실리콘 기판(10)과의 사이의 단열성을 높일 필요가 있으므로, 완충층(14d)의 재료로서는, 실리콘보다 열전도율이 작은 재료가 바람직하다. 여기에 있어서, 실리콘의 열전도율은, 145~156 W/m·K 정도인데 대하여, SrRuO3의 열전도율은, 5.97 W/m·K 정도인 것이 알려져 있다.
그리고, 본 실시예의 초전 디바이스에서는, 완충층(14d)의 두께를 1㎛ ~ 2 ㎛, 하부 전극(24a)의 두께를 100㎚, 강유전체막(24b)의 두께를 1㎛ ~ 3㎛, 상부 전극(24c)의 두께를 50㎚로 설정하고 있지만, 이들 수치는 일례로서 특별히 한정되는 것은 아니다.
본 실시예의 강유전체 디바이스는, 전술한 바와 같이, 초전형 적외선 센서이며, 강유전체막(14b)의 초전 계수를 γ〔C/(㎠·K)〕, 유전율을 ε, 초전형 적외선 센서(초전 디바이스)의 성능 지수를 Fγ〔C/(㎠·J)〕라고 하면, Fγ∝γ／ε의 관계가 성립되어, 강유전체막(14b)의 초전 계수 γ가 클수록, 성능 지수 Fγ가 커진다.
이하, 본 실시예의 강유전체 디바이스인 초전형 적외선 센서의 제조 방법에 대하여 설명하지만, 실시예 1에서 설명한 강유전체 디바이스의 제조 방법과 동일한 공정에 대해서는 설명을 적절히 생략한다.
먼저, 실리콘 기판(10)의 상기 일표면측 및 상기 타표면측 각각의 전체면에 실리콘 산화막으로 이루어지는 절연막(19a, 19b)을 열산화법에 의해 형성한다. 그 후, 실리콘 기판(10)의 상기 일표면측[여기서는, 제1 절연막(19a) 상]의 전체면에, 완충층(14d)을 스퍼터법, CVD법, 증착법 등에 의해 성막한다. 이어서, 완충층(14d)에서의 실리콘 기판(10) 측과는 반대측의 전체면에 하부 전극(14a)을 스퍼터법, CVD법, 증착법 등에 의해 성막하고, 하부 전극(14a)에서의 완충층(14d) 측과는 반대측의 전체면에 강유전체막(14b)을 스퍼터법, CVD법, 졸겔법 등에 의해 성막한다.
강유전체막(14b)을 성막한 후, 포토리소그래피 기술 및 에칭 기술을 이용하여 강유전체막(14b)을 패터닝하고, 이어서, 포토리소그래피 기술 및 에칭 기술을 이용하여 하부 전극(14a)을 패터닝한다.
그 후, 실리콘 기판(10)의 상기 일표면측에 소정 형상의 상부 전극(14c)을 스퍼터법이나 CVD법 등의 박막 형성 기술, 포토리소그래피 기술, 에칭 기술을 이용하여 형성한다. 그 후, 폴리이미드층으로 이루어지는 보강층(15)을 형성한다. 보강층(15)의 형성에 있어서는, 보강층(15)의 재료로서 예를 들면, 감광성의 폴리이미드를 채용하는 경우, 폴리이미드의 도포, 노광, 현상, 큐어 등을 순차적으로 행하면 된다. 그리고, 보강층(15)의 재료 및 형성 방법은, 일례이며, 특별히 한정되는 것은 아니다.
보강층(15)을 형성한 후, 포토리소그래피 기술 및 에칭 기술 등을 이용하여 실리콘 기판(10) 및 각각의 절연막(19a, 19b)을 가공하여 공동(10a)을 형성한다. 이 가공에 있어서는, 에칭 가스로서 SF6가스 등을 사용한 반응성 이온 에칭에 의해, 실리콘 기판(10)을 상기 타표면측으로부터 에칭하도록 하고, 제1 절연막(19a)을 에칭 스토퍼층으로 하여 이용한 선택 에칭을 행한다. 이어서, 에칭 가스로서 불소계 가스 또는 염소계 가스 등을 사용한 반응성 이방성 에칭에 의해, 제1 절연막(19a)을 실리콘 기판(10)의 상기 타표면측으로부터 에칭하도록 하고, 완충층(14d)을 에칭 스토퍼층으로 하여 이용한 선택 에칭을 행한다.
여기에 있어서, 공동(10a)을 형성하는 공정이 종료될 때까지를 웨이퍼 레벨로 행하고 나서(즉, 실리콘 웨이퍼에 다수의 강유전체 디바이스를 형성하고 나서), 다이싱 공정을 행함으로써 각각의 강유전체 디바이스로 분할하도록 하고 있다.
전술한 강유전체 디바이스의 제조 방법에서는, 공동(10a)을 형성할 때의 에칭 스토퍼층으로 하여 완충층(14d)을 이용할 수 있다. 따라서, 실리콘 기판(10)에 비해 매우 고가의 SOI 기판을 사용하지 않고, 하부 전극(14a)과 강유전체막(14b)과 상부 전극(14c)을 구비하는 기능부(14)의 바로 아래에 형성되는 부위[여기서는, 완충층(14d)]의 두께의 재현성을 높일 수 있는 동시에, 다수의 초전형 적외선 센서를 형성한 1개의 실리콘 웨이퍼의 면내에서의 기능부(14)의 바로 아래의 부위[여기서는, 완충층(14d)만]의 두께 불균일을 저감할 수 있다. 즉, 공동(10a)을 형성할 때, 최종적으로 완충층(14d)을 에칭 스토퍼층으로 한 선택 에칭을 행하고 있으므로, 기능부(14)의 바로 아래 부위의 두께의 면내 불균일은, 대략, 완충층(14d)의 성막 시의 두께의 면내 불균일에 의해 정해진다.
이상 설명한 본 실시예의 강유전체 디바이스는, 실리콘 기판(10)의 상기 일표면측에 형성된 하부 전극(14a)과, 하부 전극(14a)에서의 실리콘 기판(10) 측과는 반대측에 형성된 강유전체막(14b)과, 강유전체막(14b)에서의 하부 전극(14a) 측과는 반대측에 형성된 상부 전극(14c)을 구비하고, 강유전체막(14b)이, 실리콘과는 격자 상수차가 있는 강유전체 재료에 의해 형성된 강유전체 디바이스로서, 하부 전극(14a)의 바로 아래에, 실리콘에 비해 강유전체막(14b)과의 격자 정합성이 양호한 재료로 이루어지는 완충층(14d)이 형성되고, 실리콘 기판(10)에, 완충층(14d)에서의 하부 전극(14a) 측과는 반대의 표면을 노출시키는 공동(10a)이 형성되어 있다. 그러므로, 공동(10a)을 형성할 때 완충층(14d)을 에칭 스토퍼층으로 하여 이용할 수 있다. 따라서, 강유전체막(14b)의 결정성 및 성능(여기서는, 초전 계수 γ)의 향상이 도모되고, 또한 저비용으로 디바이스 특성(여기서는, 성능 지수나, 응답 속도 등)의 향상이 도모된다.
또한, 본 실시예의 강유전체 디바이스는, 실리콘 기판(10)의 상기 일표면측에, 완충층(14d)과 하부 전극(14a)과 강유전체막(14b)과 상부 전극(14c)을 구비하는 적층 구조 중 적어도 일부에 적층되어 상기 적층 구조를 보강하는 보강층(15)을 구비하고 있으므로, 진동 등에 기인하여 완충층(14d), 하부 전극(14a), 강유전체막(14b), 상부 전극(14c)의 각 박막이 파손되거나 상기 각 박막에 균열이 생기는 것을 방지하는 것이 가능해진다.
또한, 본 실시예의 강유전체 디바이스에서는, 완충층(14d)의 재료로서 예를 들면, SrRuO3 등의 도전성 재료를 채용하고 있으므로, 디바이스 특성이 향상된다.
또한, 완충층(14d)의 재료로서 절연 재료를 채용하는 것과 같은 경우에는, 전술한 제1 절연막(19a)은 반드시 형성할 필요는 없고, 이 경우에는, 실리콘 기판(10)을 상기 타표면측으로부터 에칭할 때 완충층(14d)을 에칭 스토퍼층으로 하여, 실리콘 기판(10)을 선택 에칭하면 된다. 또한, 완충층(14d)의 재료로서 도전성 재료를 채용한 경우라도, 하부 전극(14a)과 실리콘 기판(10)이 같은 전위라도 되는 경우에는, 제1 절연막(19a)은 형성할 필요는 없다. 또한, 복수의 기능부(14)를 1개의 실리콘 기판(10)의 상기 일표면측에 형성하여, 이들 복수의 기능부(14)의 하부 전극(14a)끼리를 공통 전위로 하는 것 같은 경우에도, 제1 절연막(19a)을 형성하지 않아도 된다.
전술한 도 5에 나타낸 구성의 강유전체 디바이스는, 센싱 엘리먼트인 기능부(14)를 1개만 구비한 초전형 적외선 센서이지만, 이에 한정되지 않고, 예를 들면, 복수의 기능부(14)가 2차원 어레이형으로 배열된 초전형 적외선 어레이 센서라도 된다.
또한, 본 실시예의 강유전체 디바이스에 있어서도, 실시예 2와 마찬가지로, 하부 전극(14a) 바로 아래의 완충층(제1 완충층)(14d)과는 별개로, 강유전체막(14b)과 하부 전극(14a)과의 사이에, 하부 전극(14a)에 비해 강유전체막(14b)과의 격자 정합성이 양호한 재료로 이루어지는 제2 완충층(14e)을 형성해도 된다.
본 발명을 몇가지의 바람직한 실시예에 대하여 기술했지만, 본 발명의 본래의 정신 및 범위, 즉 청구의 범위를 일탈하지 않고, 당업자에 의해 다양한 수정 및 변형이 가능하다.

Claims (9)

  1. 실리콘 기판과, 상기 실리콘 기판의 일표면측에 형성된 제1 전극과, 상기 제1 전극에서의 상기 실리콘 기판측과는 반대측에 형성된 강유전체막(强誘電體膜)과, 상기 강유전체막에서의 상기 제1 전극측과는 반대측에 형성된 제2 전극을 구비하는 디바이스 본체를 포함하고, 상기 강유전체막이, 실리콘과는 격자(格子) 상수차(常數差)가 있는 강유전체 재료에 의해 형성된 강유전체 디바이스로서,
    상기 실리콘 기판과 상기 제1 전극과의 사이에, 상기 실리콘에 비해 상기 강유전체막과의 격자 정합성(整合性)이 양호한 재료에 의해 형성된 완충층이 형성되고,
    상기 실리콘 기판은, 상기 완충층에서의 상기 제1 전극측과는 반대의 표면을 노출시키는 공동(空洞)이 형성되어 이루어지고,
    상기 제1 전극은, 하부 전극으로서 상기 강유전체막의 하부 표면측에 배치되고,
    상기 제2 전극은, 상부 전극으로서 상기 강유전체막의 상부 표면측에 배치되고,
    상기 완충층은, 상기 하부 전극의 바로 아래에 형성되고,
    상기 완충층의 하측 표면 중 적어도 일부가 상기 실리콘 기판의 상기 공동을 통해서 노출되며,
    상기 실리콘 기판의 상기 일표면측에, 상기 완충층과 상기 하부 전극과 상기 강유전체막과 상기 상부 전극을 구비하는 적층 구조 중 적어도 일부에 적층되어 상기 적층 구조를 보강하는 보강층을 구비하고,
    상기 디바이스 본체는, 프레임형의 프레임부, 상기 프레임부의 내측에 배치된 추부를 구비하고, 상기 추부가 상기 실리콘 기판의 상기 일표면측의 캔틸레버부를 통하여 상기 프레임부에 요동 가능하게 지지되어 있고,
    상기 캔틸레버부에는, 상기 하부 전극, 상기 강유전체막, 상기 상부 전극을 구비하는 기능부가 형성되고, 상기 기능부가, 상기 캔틸레버부의 진동에 따라 교류 전압을 발생하는 발전부를 구성하고, 상기 캔틸레버부는 상기 완충층에 의해 구성되는, 강유전체 디바이스.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 완충층으로 이루어지는 제1 완충층과는 별개로, 상기 강유전체막과 상기 하부 전극과의 사이에, 상기 하부 전극에 비해 상기 강유전체막과의 격자 정합성이 양호한 재료에 의해 형성된 제2 완충층이 형성되어 있는, 강유전체 디바이스.
  5. 제1항에 있어서,
    상기 완충층의 상기 재료는 도전성(導電性) 재료인, 강유전체 디바이스.
  6. 제4항에 있어서,
    상기 제1 완충층의 재료 및 상기 제2 완충층의 재료 중 적어도 한쪽은 도전성 재료인, 강유전체 디바이스.
  7. 제1항에 있어서,
    상기 강유전체막은 초전체막(焦電體膜)이며, 상기 완충층의 상기 재료의 열전도율이 실리콘의 열전도율보다 작은, 강유전체 디바이스.
  8. 제5항에 있어서,
    상기 강유전체막은 초전체막이며, 상기 완충층의 상기 재료의 열전도율은 실리콘의 열전도율보다 작은, 강유전체 디바이스.
  9. 제4항 또는 제6항에 있어서,
    상기 강유전체막은 초전체막이며, 상기 제1 완충층의 재료 및 상기 제2 완충층의 재료의 열전도율은 실리콘의 열전도율보다 작은, 강유전체 디바이스.
KR1020127027356A 2010-04-21 2011-04-18 강유전체 디바이스 KR101382516B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-098204 2010-04-21
JP2010098204A JP5632643B2 (ja) 2010-04-21 2010-04-21 強誘電体デバイス
PCT/JP2011/059521 WO2011132636A1 (ja) 2010-04-21 2011-04-18 強誘電体デバイス

Publications (2)

Publication Number Publication Date
KR20120139825A KR20120139825A (ko) 2012-12-27
KR101382516B1 true KR101382516B1 (ko) 2014-04-07

Family

ID=44834155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127027356A KR101382516B1 (ko) 2010-04-21 2011-04-18 강유전체 디바이스

Country Status (7)

Country Link
US (1) US20130032906A1 (ko)
EP (1) EP2562837A4 (ko)
JP (1) JP5632643B2 (ko)
KR (1) KR101382516B1 (ko)
CN (1) CN102859735B (ko)
TW (1) TWI437741B (ko)
WO (1) WO2011132636A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110920A (ja) * 2011-11-24 2013-06-06 Panasonic Corp 発電装置
JP5943506B2 (ja) * 2011-12-09 2016-07-05 浩平 速水 振動力発電装置
JP5023244B1 (ja) * 2012-01-13 2012-09-12 浩平 速水 振動力発電装置
JP2013195212A (ja) * 2012-03-19 2013-09-30 Ngk Insulators Ltd 薄板振動素子およびその製造方法
WO2013145260A1 (ja) * 2012-03-30 2013-10-03 富士通株式会社 電子装置及びその製造方法
US9511994B2 (en) * 2012-11-28 2016-12-06 Invensense, Inc. Aluminum nitride (AlN) devices with infrared absorption structural layer
US10497747B2 (en) * 2012-11-28 2019-12-03 Invensense, Inc. Integrated piezoelectric microelectromechanical ultrasound transducer (PMUT) on integrated circuit (IC) for fingerprint sensing
US9114977B2 (en) * 2012-11-28 2015-08-25 Invensense, Inc. MEMS device and process for RF and low resistance applications
US9618405B2 (en) 2014-08-06 2017-04-11 Invensense, Inc. Piezoelectric acoustic resonator based sensor
US10726231B2 (en) 2012-11-28 2020-07-28 Invensense, Inc. Integrated piezoelectric microelectromechanical ultrasound transducer (PMUT) on integrated circuit (IC) for fingerprint sensing
TWI621242B (zh) * 2013-09-19 2018-04-11 伊凡聖斯股份有限公司 具有紅外線吸收結構層的氮化鋁（ａｉｎ）裝置
US9574959B2 (en) * 2014-09-02 2017-02-21 Apple Inc. Various stress free sensor packages using wafer level supporting die and air gap technique
US9862592B2 (en) 2015-03-13 2018-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS transducer and method for manufacturing the same
JP6861558B2 (ja) * 2017-03-31 2021-04-21 ローム株式会社 超音波装置
WO2018231210A1 (en) * 2017-06-14 2018-12-20 Intel Corporation Thin film ferroelectric materials and methods of fabrication thereof
JP7090249B2 (ja) * 2019-06-06 2022-06-24 国立大学法人 東京大学 静電型デバイスを製造する製造方法
CN113156230B (zh) * 2021-01-13 2022-10-14 西安理工大学 一种摩擦电能量采集器测试装置及测试方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167740A (ja) * 1994-12-10 1996-06-25 Horiba Ltd 焦電型赤外線薄膜素子
JP2002214038A (ja) * 2001-01-17 2002-07-31 Matsushita Electric Ind Co Ltd 焦電型赤外線検出素子の製造方法
JP2008232896A (ja) * 2007-03-22 2008-10-02 Toyohashi Univ Of Technology 薄膜赤外線検出素子およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2866216B2 (ja) * 1991-02-15 1999-03-08 キヤノン株式会社 カンチレバーの製造方法
KR0141160B1 (ko) * 1995-03-22 1998-06-01 김광호 강유전체 메모리 장치 및 그 제조방법
JP3409944B2 (ja) 1995-05-26 2003-05-26 松下電器産業株式会社 強誘電体素子及びその製造方法
JP2004006722A (ja) * 2002-03-27 2004-01-08 Seiko Epson Corp 圧電アクチュエータ、インクジェット式ヘッド及び吐出装置
US7268472B2 (en) * 2002-11-11 2007-09-11 Seiko Epson Corporation Piezoelectric device, liquid jetting head, ferroelectric device, electronic device and methods for manufacturing these devices
JP4058018B2 (ja) * 2003-12-16 2008-03-05 松下電器産業株式会社 圧電素子及びその製造方法、並びにその圧電素子を備えたインクジェットヘッド、インクジェット式記録装置及び角速度センサ
JP4192794B2 (ja) * 2004-01-26 2008-12-10 セイコーエプソン株式会社 圧電素子、圧電アクチュエーター、インクジェット式記録ヘッド、インクジェットプリンター、表面弾性波素子、周波数フィルタ、発振器、電子回路、薄膜圧電共振器、及び電子機器
JP2005294452A (ja) * 2004-03-31 2005-10-20 Fujitsu Ltd 薄膜積層体、その薄膜積層体を用いたアクチュエータ素子、フィルター素子、強誘電体メモリ、および光偏向素子
JP2008028030A (ja) * 2006-07-19 2008-02-07 Seiko Epson Corp 圧電素子および液体噴射ヘッド
JP5391395B2 (ja) * 2007-10-15 2014-01-15 日立金属株式会社 圧電薄膜付き基板及び圧電素子
JP2009201101A (ja) * 2008-01-21 2009-09-03 Panasonic Electric Works Co Ltd Ｂａｗ共振装置およびその製造方法
AU2009201724B2 (en) * 2008-05-02 2013-04-04 Francis V. Smith High tonnage trailer combination, trailer components, and method of use
JP5115330B2 (ja) * 2008-05-22 2013-01-09 セイコーエプソン株式会社 液体噴射ヘッドおよびそれを備えた液体噴射装置
JP2010161330A (ja) * 2008-12-08 2010-07-22 Hitachi Cable Ltd 圧電薄膜素子
JP5452115B2 (ja) * 2009-07-22 2014-03-26 パナソニック株式会社 発電デバイス
JP2011071467A (ja) * 2009-08-28 2011-04-07 Panasonic Electric Works Co Ltd 強誘電体デバイスの製造方法
KR101561662B1 (ko) * 2009-09-29 2015-10-21 삼성전자주식회사 곡선형 리드선들을 가진 압전형 마이크로 스피커 및 그 제조 방법
JP2011091318A (ja) * 2009-10-26 2011-05-06 Panasonic Electric Works Co Ltd 発電デバイス
JP2011091319A (ja) * 2009-10-26 2011-05-06 Panasonic Electric Works Co Ltd 発電デバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167740A (ja) * 1994-12-10 1996-06-25 Horiba Ltd 焦電型赤外線薄膜素子
JP2002214038A (ja) * 2001-01-17 2002-07-31 Matsushita Electric Ind Co Ltd 焦電型赤外線検出素子の製造方法
JP2008232896A (ja) * 2007-03-22 2008-10-02 Toyohashi Univ Of Technology 薄膜赤外線検出素子およびその製造方法

Also Published As

Publication number Publication date
JP5632643B2 (ja) 2014-11-26
KR20120139825A (ko) 2012-12-27
TWI437741B (zh) 2014-05-11
US20130032906A1 (en) 2013-02-07
TW201203638A (en) 2012-01-16
WO2011132636A1 (ja) 2011-10-27
EP2562837A4 (en) 2014-03-19
CN102859735A (zh) 2013-01-02
CN102859735B (zh) 2015-04-15
JP2011228548A (ja) 2011-11-10
EP2562837A1 (en) 2013-02-27

Similar Documents

Publication Publication Date Title
KR101382516B1 (ko) 강유전체 디바이스
JP6519652B2 (ja) 圧電デバイス、圧電デバイスアレイおよび圧電トランス
JP5658757B2 (ja) 振動発電素子およびそれを用いた振動発電装置
JP5399970B2 (ja) 強誘電体デバイスの製造方法
KR101366735B1 (ko) 발전 디바이스 및 그것을 사용한 발전 모듈
TWI455472B (zh) 振動發電裝置
JP5685719B2 (ja) 振動発電素子およびそれを用いた振動発電装置
JP2011071467A (ja) 強誘電体デバイスの製造方法
JP5627279B2 (ja) 振動発電デバイスおよびその製造方法
JP2011091319A (ja) 発電デバイス
JP2011091318A (ja) 発電デバイス
JP2012182187A (ja) 発電デバイス
JP2011125071A (ja) 発電デバイス
JP6421828B2 (ja) 圧電デバイスの製造方法
WO2014020786A1 (ja) 発電デバイス
JP2011091977A (ja) 発電デバイス
JP2011216689A (ja) 強誘電体デバイスの製造方法
JP2015018830A (ja) 発電デバイス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee