JP2007043233A - 圧電式音波センサ - Google Patents

Abstract

【課題】従来よりも検出感度を向上する。
【解決手段】本実施形態と従来例とは、ダイヤフラム部３の表面において圧電膜６並びに上部電極７の各層に複数の空所８が設けられている点が異なる。これら複数の空所８は、上部電極７と圧電膜６を貫通して下部電極５の表面まで達し且つ互いに平行な複数の直線状の溝からなる。ダイヤフラム部３の表面における圧電膜６に複数の空所８を設けているため、圧電膜６に発生する残留応力のうちで空所８の長手方向と交差する方向の成分が空所８によって緩和することができる。その結果、残留応力の影響を低減してダイヤフラム部３が撓み易くなるから検出感度が向上できる。
【選択図】 図１

Description

本発明は、半導体基板を加工して形成される圧電式音波センサに関するものである。

従来、音波（可聴域の音波や超音波を含む。以下同じ）を検出する音波センサとして、半導体基板を加工して形成される圧電式音波センサが提供されている（例えば、特許文献１参照）。

図５は特許文献１に記載されている従来の圧電式音波センサを示す側断面図である。この従来例は、半導体基板（シリコン基板若しくはＳＯＩ基板）を加工して薄膜状に形成されるダイヤフラム部２０と、半導体基板からなりダイヤフラム部２０の周囲を囲み且つ支持する枠部２１と、ダイヤフラム部２０の表面に密着して設けられる薄膜状の下部電極層２２と、ダイヤフラム部２０と反対側の下部電極層２２の表面に密着して設けられる薄膜状の圧電膜層２３と、下部電極層２２と反対側の圧電膜層２３の表面に密着して設けられる薄膜状の上部電極層２４と、枠部２１の表面及び裏面とダイヤフラム部２０の裏面を含む枠部２１内に設けられた酸化膜層２５とを備える。圧電膜層２３は、圧電効果を生じる材料、例えば、ジルコン酸チタン酸鉛（ＰＺＴ）をゾルゲル法により下部電極層２２の表面に成膜することで形成される。

而して、空気などの媒体を伝搬する音波を受けてダイヤフラム部２０並びにダイヤフラム部２０上に設けられている圧電膜層２３が撓み、その撓みに応じて圧電膜層２３に発生する電圧（電荷）を下部電極層２２並びに上部電極層２４を通して取り出すことで音波（音圧）を検出することができる。
特開２００５−５１６８８号公報

ところで、上記従来の圧電式音波センサは主として半導体製造プロセス技術により下部電極層２２、圧電膜層２３、上部電極層２４、酸化膜層２５の各薄膜が形成されるのであるが、各薄膜を形成する材料の熱膨張率がヤング率等が異なり、しかも、これらの薄膜が比較的に高温のプロセスで形成されるため、それぞれの薄膜に固有の残留応力が発生する。そして、このような残留応力によって個々の薄膜の剛性が高くなり、結果としてダイヤフラム部２０が撓み難くなるために感度が低下するという問題があった。

本発明は上記事情に鑑みて為されたものであり、その目的は、従来よりも検出感度が向上した圧電式音波センサを提供することにある。

請求項１の発明は、上記目的を達成するために、半導体基板を加工して薄膜状に形成されるダイヤフラム部と、半導体基板からなりダイヤフラム部の周囲を囲み且つ支持する枠部と、ダイヤフラム部の表面に密着して設けられる酸化膜層と、ダイヤフラム部と反対側の酸化膜層表面に密着して設けられる薄膜状の下部電極層と、酸化膜層と反対側の下部電極層表面に密着して設けられる薄膜状の圧電膜層と、下部電極層と反対側の圧電膜層表面に密着して設けられる薄膜状の上部電極層とを備え、音波を受けてダイヤフラム部が撓んだときに圧電膜層に発生する電圧を下部電極層並びに上部電極層を通して取り出す圧電式音波センサであって、ダイヤフラム部の表面において酸化膜層、下部電極層、圧電膜層、上部電極層の少なくとも何れかの層に空所が設けられたことを特徴とする。

請求項２の発明は、請求項１の発明において、ダイヤフラム部の表面において下部電極層、圧電膜層、上部電極層の何れかの層に空所が設けられたことを特徴とする。

請求項３の発明は、請求項１又は２の発明において、空所が互いに平行な複数の直線状の溝からなることを特徴とする。

請求項４の発明は、請求項１又は２の発明において、空所が１乃至複数の同心円状の溝からなることを特徴とする。

請求項５の発明は、請求項１又は２の発明において、空所が網目状の複数の孔からなることを特徴とする。

請求項６の発明は、請求項１又は２の発明において、空所がダイヤフラム部の内側且つ上部電極層の周囲に設けられたことを特徴とする。

請求項７の発明は、請求項６の発明において、空所がダイヤフラム部の周縁近傍に設けられたことを特徴とする。

請求項８の発明は、請求項６又は７の発明において、空所が上部電極層を囲む形状の溝からなることを特徴とする。

本発明によれば、各層の成膜時に発生する残留応力を空所によって緩和することができるから、残留応力の影響を低減してダイヤフラム部が撓み易くなって検出感度が向上できる。

以下、図面を参照して本発明の実施形態を詳細に説明する。

（実施形態１）
本実施形態は、図１に示すように半導体基板（単結晶のシリコン基板）１を加工して平面視略四角形の薄膜状に形成されるダイヤフラム部３と、半導体基板１からなりダイヤフラム部３の周囲を囲み且つ支持する平面視略四角形状の枠部２と、ダイヤフラム部３の表面に密着して設けられる酸化膜（酸化膜層）４と、ダイヤフラム部３と反対側の酸化膜４の表面に密着して設けられる薄膜状の下部電極（下部電極層）５と、酸化膜４と反対側の下部電極５の表面に密着して設けられる薄膜状の圧電膜（圧電膜層）６と、下部電極５と反対側の圧電膜６の表面に密着して設けられる薄膜状の上部電極（上部電極層）７とを備える。枠部２は、平面視において一辺が１．５ｍｍ程度の略四角形状であり、ダイヤフラム部３は、平面視において一辺が約０．５ｍｍ程度の四角形状であってその厚みが枠部２の厚みよりも十分に小さい。なお、枠部２並びにダイヤフラム部３の表面には、半導体基板１と下部電極（下部電極層）５との密着性を高めるために熱酸化プロセス等により厚さ０．５μｍ程度の酸化膜４が形成されている。また、枠部２とダイヤフラム部３とは、後述するように半導体基板１の中央部分をエッチング等により部分的に除去することで一体に形成される。

下部電極５は、枠部２並びにダイヤフラム部３の表面全体を覆うように酸化膜４上に白金の薄膜を成膜して平面視略四角形状に形成されており、その厚みはダイヤフラム部３とともに撓み得る厚み（例えば、０．２μｍ程度）である。圧電膜６は、圧電効果を有する誘電体材料、例えば、ジルコン酸チタン酸鉛（ＰＺＴ）をゾルゲル法により下部電極５の表面に成膜することで形成され、その厚みはダイヤフラム部３とともに撓み得る厚み（例えば、約０．５〜数μｍ程度）である。上部電極７は、ダイヤフラム部３と対向する位置で圧電膜６上に白金の薄膜を成膜して平面視略四角形状に形成されており、その厚みはダイヤフラム部３の撓みを妨げない程度の厚みである。なお、上部電極７には圧電膜６に沿って外側に引き出されたランド７ａが形成され、圧電膜６に貫設された窓孔６ａを通して外部に露出する下部電極５とランド７ａから、ダイヤフラム部３の撓みに伴って圧電膜６に発生する電圧（電荷）を外部に取り出すようになっている。

ここで、本実施形態と従来例とは、ダイヤフラム部３の表面において圧電膜６並びに上部電極７の各層に複数の空所８が設けられている点が異なる。これら複数の空所８は、上部電極７と圧電膜６を貫通して下部電極５の表面まで達し且つ互いに平行な複数の直線状の溝からなる。但し、かかる空所８は下部電極５、さらには酸化膜４の層まで貫通させても構わない。また、空所８は上部電極７、圧電膜６、下部電極５、酸化膜４の少なくとも何れか一つの層に形成すればよいが、半導体製造プロセスを利用して空所８を形成することを考慮すれば、圧電膜６と上部電極７、下部電極５と圧電膜６及び上部電極７というように複数の層に跨って空所８を形成することが望ましい。

次に、本実施形態の製造方法について簡単に説明する。

まず、半導体基板１の裏面（図１（ｂ）における下面）に、枠部２に対応した矩形枠状のレジストをパターニングし、レジストで保護されていない中央部分をエッチングで除去して掘り込むことによって、例えば１〜２μｍ程度の厚みを有する薄膜状のダイヤフラム部３を形成する。ここで、半導体基板１が単結晶シリコン基板である場合は、１〜２μｍ程度の厚みとするためにダイヤフラム部３に対応する部分において半導体基板１の表面側にエッチングストッパ層を予め成膜しておく必要がある。但し、半導体基板１としてＳＯＩ基板を用いる場合であれば、酸化膜を選択的にエッチングしないエッチング液を用いて基板の酸化膜の位置でエッチングをストップさせれば、所望の厚みを確保することが可能である。

続いて、半導体基板１の表面に形成されている酸化膜４の上にスパッタ法によって厚さが０．２μｍ程度の白金の薄膜を成膜することで下部電極５を形成する。このとき、下部電極５と酸化膜４との密着性を高めるために酸化膜４との界面に酸化チタンからなる薄膜（厚みが０．０２μｍ程度）を成膜してもよい。

さらに下部電極５の上にゾルゲル法によって圧電膜６を形成する。この方法では、ＰＺＴのような誘電体材料を有機溶媒に溶解させた溶液を、スピンコートにより１層当たり約５０ｎｍ程度の厚さで塗り、これを３５０℃程度のホットプレート上で仮焼成し、この作業を３〜４回繰り返した後に急速加熱炉を用いて約７００℃で急速に焼結させることにより誘電体材料に圧電効果を持たせている。本実施形態では誘電体材料溶液の塗布及び仮焼成の過程を３回程度繰り返すことで約１〜２μｍ程度の厚みの圧電膜６を形成している。そして、圧電膜６の上にスパッタ法によって白金の薄膜を成膜することで上部電極７を形成する。但し、上部電極７はランド７ａ並びにランド７ａとの接続部位を除き、平面視においてダイヤフラム部３の内側に収まる範囲に形成される。また、本実施形態では下部電極５並びに上部電極７を白金の薄膜で形成したが、白金の代わりにクロムと金の積層体で形成しても構わない。

最後に溝状の空所８を形成するため、圧電膜６並びに上部電極７の表面において空所８を除いた部分を覆うレジストをパターニングし、上部電極７のレジストで保護されていない部分をドライエッチングすることによって互いに平行する複数の溝を上部電極７に形成した後、エッチング液（例えば、フッ酸と硝酸の混合液）を用いて圧電膜６のレジストで保護されていない部分をエッチングすることによって互いに平行する複数の溝を圧電膜６に形成して空所８が完成する。

ここで、圧電膜６を形成する過程で下部電極５や圧電膜６自体が数百℃の高温に加熱されると、その熱履歴によって下部電極５や圧電膜６に非常に大きな残留応力（引っ張り応力）が発生することが判っている。このように大きな残留応力が下部電極５や圧電膜６に発生した場合、ダイヤフラム部３の剛性が必要以上に高くなり撓み難くなってしまう。

しかしながら本実施形態では、ダイヤフラム部３の表面における圧電膜６に複数の空所８を設けているため、圧電膜６に発生する残留応力のうちで空所８の長手方向と交差する方向の成分を空所８によって緩和することができ、その結果、残留応力の影響を低減してダイヤフラム部３が撓み易くなるから検出感度が向上できるものである。なお、上述のように残留応力は圧電膜６だけでなく下部電極５や酸化膜４等にも発生するので、上部電極７と圧電膜６だけでなく下部電極５や酸化膜４（特に下部電極５）にも空所８を形成すれば、残留応力をさらに緩和して検出感度の一層の向上が図れる。但し、空所８によって残留応力を緩和させるためには溝状の空所８の長手方向と残留応力の作用する方向とを交差（望ましくは直交）させる必要があるので、シミュレーションや実験結果に基づいて残留応力が特定の方向に発生することが既知である場合に本実施形態は特に有効である。

（実施形態２）
本実施形態は、図２に示すように同心円状の溝からなる複数の空所８が上部電極７並びに圧電膜６に設けられた点に特徴があり、その他の構成は実施形態１と共通であるから共通の構成要素については同一の符号を付して説明を省略する。

空所８は、平面視においてダイヤフラム部３の中央に略一致した点を中心とし、ダイヤフラム部３の内側において略等間隔に並ぶ同心円状に形成されている。但し、上部電極７においては各空所８で区切られた円環状の部分を電気的に接続する接続部７ｂが形成されている（図２（ａ）参照）。

而して、実施形態１では残留応力が特定の方向に発生する場合に有効であったが、本実施形態では、平面視においてダイヤフラム部３の中央から放射状に残留応力が発生する場合に、残留応力の発生方向と空所８の長手方向（円周方向）とが交差して残留応力を緩和させることができる。なお、本実施形態においても凹所８を下部電極５や酸化膜４まで貫通させても構わない。また、複数の空所８を同心円状の溝で構成する代わりに、入れ子構造となった閉曲線形状の溝で構成してもよい。

（実施形態３）
本実施形態は、図３に示すように網目状の複数の孔からなる空所８が上部電極７並びに圧電膜６に設けられた点に特徴があり、その他の構成は実施形態１と共通であるから共通の構成要素については同一の符号を付して説明を省略する。

空所８は、平面視略正方形の複数の孔８ａが縦横に略等間隔に配置されることで網目状に形成されている。

而して、実施形態１では残留応力が特定の方向に発生する場合に有効であったが、本実施形態では、平面視において任意の方向に等方的に残留応力が発生する場合に、残留応力の発生方向と空所８の幅方向とが交差して残留応力を緩和させることができる。なお、本実施形態においても凹所８の孔８ａを下部電極５や酸化膜４まで貫通させても構わない。

（実施形態４）
本実施形態は凹所８の構造に特徴があり、その他の構成については実施形態１と共通である。よって、実施形態１と共通の構成要素には同一の符号を付して説明を省略する。

本実施形態は、図４に示すように平面視においてダイヤフラム部３の内側且つ上部電極７の周囲であってダイヤフラム部３の周縁近傍に凹所８が設けられている点に特徴がある。凹所８は、平面視において略Ｃ字形状の溝からなり、上部電極７を囲む形で圧電膜６に設けられている。

実施形態１〜３では圧電膜６だけでなく上部電極７にも凹所８を設けているため、圧電膜６から取り出し得る電荷量が減少してしまう可能性があるが、本実施形態では上部電極７には凹所８を設けていないので圧電膜６から取り出し得る電荷量が減少せず、その結果、検出感度が向上するという利点がある。また、応力変化や応力集中が最も起こり易い箇所であるダイヤフラム部３の周縁近傍に凹所８を設けているので、圧電膜６に発生する残留応力をさらに効果的に緩和させることができる。さらに、凹所８が上部電極７を囲む形状の溝からなるため、実施形態１〜３のように複数の溝や孔で凹所８を構成する場合に比較して残留応力を最も効率的に緩和させることができる。なお、本実施形態においても凹所８を下部電極５や酸化膜４まで貫通させても構わない。

本発明の実施形態１を示し、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ’線断面矢視図である。 本発明の実施形態２を示し、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ’線断面矢視図である。 本発明の実施形態３を示し、（ａ）は平面図、（ｂ）は（ａ）のＣ−Ｃ’線断面矢視図である。 本発明の実施形態４を示し、（ａ）は平面図、（ｂ）は（ａ）のＤ−Ｄ’線断面矢視図である。 従来例を示す断面図である。

符号の説明

１ 半導体基板
２ 枠部
３ ダイヤフラム部
４ 酸化膜
５ 下部電極（層）
６ 圧電膜（層）
７ 上部電極（層）
８ 空所

Claims (8)

1. 半導体基板を加工して薄膜状に形成されるダイヤフラム部と、半導体基板からなりダイヤフラム部の周囲を囲み且つ支持する枠部と、ダイヤフラム部の表面に密着して設けられる酸化膜層と、ダイヤフラム部と反対側の酸化膜層表面に密着して設けられる薄膜状の下部電極層と、酸化膜層と反対側の下部電極層表面に密着して設けられる薄膜状の圧電膜層と、下部電極層と反対側の圧電膜層表面に密着して設けられる薄膜状の上部電極層とを備え、音波を受けてダイヤフラム部が撓んだときに圧電膜層に発生する電圧を下部電極層並びに上部電極層を通して取り出す圧電式音波センサであって、
   ダイヤフラム部の表面において酸化膜層、下部電極層、圧電膜層、上部電極層の少なくとも何れかの層に空所が設けられたことを特徴とする圧電式音波センサ。
2. ダイヤフラム部の表面において下部電極層、圧電膜層、上部電極層の何れかの層に空所が設けられたことを特徴とする請求項１記載の圧電式音波センサ。
3. 空所が互いに平行な複数の直線状の溝からなることを特徴とする請求項１又は２記載の圧電式音波センサ。
4. 空所が１乃至複数の同心円状の溝からなることを特徴とする請求項１又は２記載の圧電式音波センサ。
5. 空所が網目状の複数の孔からなることを特徴とする請求項１又は２記載の圧電式音波センサ。
6. 空所がダイヤフラム部の内側且つ上部電極層の周囲に設けられたことを特徴とする請求項１又は２記載の圧電式音波センサ。
7. 空所がダイヤフラム部の周縁近傍に設けられたことを特徴とする請求項６記載の圧電式音波センサ。
8. 空所が上部電極層を囲む形状の溝からなることを特徴とする請求項６又は７記載の圧電式音波センサ。

Images