JP2010012534A - デバイス及びその製造方法 - Google Patents
デバイス及びその製造方法 Download PDFInfo
- Publication number
- JP2010012534A JP2010012534A JP2008172773A JP2008172773A JP2010012534A JP 2010012534 A JP2010012534 A JP 2010012534A JP 2008172773 A JP2008172773 A JP 2008172773A JP 2008172773 A JP2008172773 A JP 2008172773A JP 2010012534 A JP2010012534 A JP 2010012534A
- Authority
- JP
- Japan
- Prior art keywords
- openings
- plate
- sacrificial layer
- sealing
- sealed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Micromachines (AREA)
Abstract
【課題】基体上に形成され密閉空間内に封止された封止対象物を有するデバイスを製造する際に、犠牲層除去のための開口の配置の自由度を高める。
【解決手段】基体11上に形成され密閉空間内に封止された封止対象物を有するデバイスを製造する。基体11上に形成された封止対象物を覆うように第1の犠牲層102を形成する。第1の犠牲層102上に、複数の第1の開口51aを有する第1の板状部51を形成する。第1の板状部51を覆うように第2の犠牲層103形成する。第2の犠牲層103上に、複数の第1の開口51aからずれた位置に複数の第2の開口52aを有する第2の板状部52を形成する。第1及び第2の開口51a,52aを通じて第1の犠牲層102を除去するとともに、第2の開口52aを通じて第2の犠牲層103を除去する。その後、複数の第2の開口52aを封止する。
【選択図】図11
【解決手段】基体11上に形成され密閉空間内に封止された封止対象物を有するデバイスを製造する。基体11上に形成された封止対象物を覆うように第1の犠牲層102を形成する。第1の犠牲層102上に、複数の第1の開口51aを有する第1の板状部51を形成する。第1の板状部51を覆うように第2の犠牲層103形成する。第2の犠牲層103上に、複数の第1の開口51aからずれた位置に複数の第2の開口52aを有する第2の板状部52を形成する。第1及び第2の開口51a,52aを通じて第1の犠牲層102を除去するとともに、第2の開口52aを通じて第2の犠牲層103を除去する。その後、複数の第2の開口52aを封止する。
【選択図】図11
Description
本発明は、基体上に形成され密閉空間内に封止されたMEMS(Micro-Electro-Mechanical System)素子やその他の素子などの封止対象物を有するデバイス、及びその製造方法に関するものである。
近年、種々の分野においてMEMS素子が着目され、その開発が進められている。そして、下記特許文献1には、外部環境からの影響を防ぐために、MEMS素子を密閉空間内に封止するMEMS素子の製造方法が開示されている。
特許文献1に開示されたMEMS素子の製造方法は、基板上に形成されたMEMS素子を覆うように犠牲層を形成する工程と、前記犠牲層上にオーバーコート膜を形成し、該オーバーコート膜に前記犠牲層へ通じる開口部を形成する工程と、前記開口部を通じて前記犠牲層を除去する工程と、前記オーバーコート膜と同じ膜により前記開口部を封止する工程とを有している。
特開2007−253265号公報
本発明は、基体上に形成され密閉空間内に封止された封止対象物を有するデバイスを製造するに際し、犠牲層除去のための開口の配置の自由度を高めることができるデバイスの製造方法を提供することを目的とする。また、本発明は、このような製造方法を採用するのに適したデバイスを提供することを目的とする。
前記課題を解決するため、本発明の第1の態様によるデバイスの製造方法は、基体上に形成され密閉空間内に封止された封止対象物を有するデバイスを製造するデバイスの製造方法であって、前記基体上に形成された前記封止対象物を覆うように第1の犠牲層を形成する段階と、前記第1の犠牲層上に、複数の第1の開口を有する第1の板状部を形成する段階と、前記第1の板状部を覆うように第2の犠牲層を形成する段階と、前記第2の犠牲層上に、前記複数の第1の開口からずれた位置に複数の第2の開口を有する第2の板状部を形成する段階と、前記第1及び第2の開口を通じて前記第1の犠牲層を除去するとともに前記第2の開口を通じて第2の犠牲層を除去する段階と、前記複数の第2の開口を封止する段階と、を備えたものである。
本発明の第2の態様によるデバイスは、基体上に形成された封止対象物と、前記封止対象物を密閉空間内に封止する封止部と、を備え、前記封止部は、前記封止対象物に対して前記基体とは反対側に配置され互いに間隔をあけて重なるように配置された第1及び第2の板状部を有し、前記第1及び第2の板状部のうちの前記封止対象物に近い側に配置された板状部には、複数の開口が形成され、前記第1の板状部と前記第2の板状部との間が、前記複数の開口からずれた複数の位置において連結部によって連結されたものである。
本発明によれば、基体上に形成され密閉空間内に封止された封止対象物を有するデバイスを製造するに際し、犠牲層除去のための開口の配置の自由度を高めることができるデバイスの製造方法を提供することができる。また、本発明によれば、このような製造方法を採用するのに適したデバイスを提供することができる。
以下、本発明によるデバイス及びその製造方法について、図面を参照して説明する。
図1は、本発明の一実施の形態によるデバイス1を模式的に示す概略平面図である。理解を容易にするため、図1において、側壁部41にはハッチングを付し、本来破線(隠れ線)で示すべき可動電極22、板ばね部23、脚部25及び連結部53aを実線で示している。図2は、図1中のA−A’線に沿った概略断面図である。なお、可動電極22の開口22a、第1の板状部51の開口51a及び連結部53aは図1中のA−A’線上に位置していないが、理解を容易にするため、図2ではそれらが図1中のA−A’線上に位置しているものとして示している。
説明の便宜上、図1及び図2に示すように、互いに直交するX軸、Y軸及びZ軸を定義する。デバイス1の基板11の面がXY平面と平行となっている。Z軸方向の+側を上側、Z軸方向の−側を下側という場合がある。なお、以下に説明する材料等は例示であり、その材料等に限定されるものでない。
本実施の形態によるデバイス1は、基体としてのシリコン基板等の基板11上に形成された封止対象物としてのMEMS素子12と、MEMS素子12を密閉空間S内に封止する封止部13とを備えている。本実施の形態では、基板11以外の後述する各構成要素は、薄膜で構成されている。
本実施の形態では、MEMS素子12は、平行平板型可変キャパシタとして構成され、SiO2膜(シリコン酸化膜)31を介して基板11上に形成された固定電極21と、固定電極21と対向するようにその上方に間隔をあけて配置された可動電極22と、有している。
可動電極22は、Z軸方向から見た平面視で矩形の板状に構成され、4本の帯状の板ばね部23によって支持されている。各板ばね部23の一端が可動電極22に接続されている。各板ばね部23の他端は、基板11上に形成されたAl膜からなる配線パターン24(図1では省略)を介して基板11から立ち上がる立ち上がり部を持つ脚部(アンカー部)25によって、基板11に固定されている。配線パターン24は、基板11に形成された絶縁膜をなす下側のSiO2膜31と保護膜をなす上側のSiN膜(シリコン窒化膜)32との間に、形成されている。固定電極21も、Al膜で構成され、膜31,32間に形成されている。図面には示していないが、固定電極21のための配線パターン(図示せず)は、固定電極21から連続したAl膜からなり、膜31,32間に形成されている。可動電極22、板ばね部23及び脚部25は、一体に連続したAl膜で構成されている。したがって、可動電極22が板ばね部23及び脚部25を介して配線パターン24に電気的に接続されている。なお、図面には示していないが、可動電極22のための配線パターン24及び固定電極21のための配線パターンは、封止部13外に導出されて所定の配線がなされる。
なお、可動電極22には、製造時に可動電極22の下側に形成された犠牲層101(後述する図6等参照)の除去を促進するための開口22aが複数形成されている。もっとも、この開口22aは必ずしも必要ではない。
本実施の形態では、固定電極21及び可動電極22は、板ばね部23のバネ力に抗した静電力を発生させて両電極21,22間の間隔を調整するための駆動電極、及び、出力として用いるべき容量を形成するための容量電極として、兼用されている。両電極間に駆動電圧成分を印加せずに、両電極21,22間に静電力が発生していない場合には、板ばね部23のバネ力によって、図2に示す状態に復帰する。両電極間に駆動電圧成分を印加して、両電極21,22間に静電力を発生させると、可動電極22が下方へ移動して両電極21,22間の間隔が狭まり、板ばね部23のバネ力と両電極21,22間の静電力とが釣り合った位置で停止し、両電極間の容量が変化する。
本実施の形態では、封止部13は、MEMS素子12をZ軸方向から見た平面視でロ字状に取り囲むように基板11上に立設された側壁部41と、側壁部41によりその周囲が支持されてMEMS素子12の上側(MEMS素子12に対して基板11とは反対側)に配置された屋根部42とから構成されている。側壁部41は、Al膜からなる下側部分41aと、SiN膜からなる上側部分41bとから構成されている。
屋根部42は、2重構造を持ち、互いにZ軸方向に間隔をあけて重なるように配置された第1の板状部51及び第2の板状部52を有している。第1の板状部51は相対的にMEMS素子12に近い側(下側)に配置され、第2の板状部52は相対的にMEMS素子12から遠い側(上側)に配置されている。第1及び第2の板状部51,52は、側壁部41が囲んでいる矩形領域をちょうど覆うように、Z軸方向から見た平面視で矩形形状を有している。第1及び第2の板状部51,52は、SiN膜で構成されている。
MEMS素子12に近い側の第1の板状部51には、複数の開口(第1の開口)51aが形成されている。第1の板状部51と第2の板状部52との間は、第1の板状部51の複数の開口51aからずれた複数の位置(すなわち、複数の開口51aとZ軸方向に対向していない複数の位置)において連結部53aによって連結されている。本実施の形態では、連結部53aは、主に第2の板状部52上に形成されたSiO2膜53が第2の板状部52に予め形成されていた開口(第2の開口)52a内に侵入して更に第1の板状部51に到達することによって、形成されている。
本実施の形態によるデバイス1では、封止部13によってMEMS素子12が密閉空間S内に封止されているので、外部環境からの影響(例えば、大気中の水分、埃等の影響)を防止することができる。
そして、本実施の形態によるデバイス1は、封止部13の屋根部42が第1及び第2の板状部51,52等を有しているなどの前述した構造を有しているので、以下に説明する製造方法によって製造することができる。
次に、本発明の一実施の形態によるデバイス製造方法として、前述した図1及び図2に示すデバイス1の製造方法の一例について、図3乃至図12を参照して説明する。図3乃至図12は、この製造方法の各工程をそれぞれ模式的に示す概略断面図であり、図2に対応している。
まず、シリコン基板11の上面に熱酸化によってSiO2膜31を成膜し、その上にAl膜をスパッタリング法等によりデポした後に、フォトリソエッチング法により、そのAl膜を固定電極21、配線パターン24及びその他の配線パターンの形状にパターニングする(図3)。
次いで、図3に示す状態の基板の上に、SiN膜をプラズマCVD法などによりデポジションし、所定のフォトリソエッチング工程を施して、そのSiN膜を前記SiN膜32の形状にパターニングする(図4)。その後、犠牲層としてのフォトレジスト101をコーティングし、このフォトレジスト101に所定のフォトリソエッチング工程を施す(図5)。
その後、図5に示す状態の基板の上に、Al膜をスパッタリング法などによりデポジションし、所定のフォトリソエッチング工程を施して、そのAl膜を可動電極22、板ばね部23、脚部25、及び、側壁部41の下側部分41aの形状にパターニングする(図6)。このとき、可動電極22には、犠牲層101の除去を促進するための開口22aを形成しておく。
次に、図6に示す状態の基板の上に、SiN膜をプラズマCVD法などによりデポジションし、所定のフォトリソエッチング工程を施して、そのSiN膜を側壁部41の上側部分41bの形状にパターニングする(図7)。
引き続いて、図7に示す状態の基板の上に、第1の犠牲層としてのフォトレジスト102をコーティングし、このフォトレジスト102に所定のフォトリソエッチング工程を施して側壁部41の上側部分41bの上面を露出させる(図8)。
その後、図8に示す状態の基板の上に、SiN膜をプラズマCVD法などによりデポジションし、所定のフォトリソエッチング工程を施して、そのSiN膜を第1の板状部51の形状にパターニングする(図9)。このとき、第1の板状部51には、犠牲層101,102を除去するための複数の開口51aを形成しておく。第1の板状部51の複数の開口51aは、可動電極22の複数の開口22aとZ軸方向に対向する位置に形成してもよいし、他の位置に形成してもよい。
次に、図9に示す状態の基板の上に、第2の犠牲層としてのフォトレジスト103をコーティングし、このフォトレジスト103に所定のフォトリソエッチング工程を施して、第1の板状部51における側壁部41上の領域を露出させる(図10)。
その後、図10に示す状態の基板の上に、SiN膜をプラズマCVD法などによりデポジションし、所定のフォトリソエッチング工程を施して、そのSiN膜を第2の板状部52の形状にパターニングする(図11)。このとき、第2の板状部52には、第1の板状部51の複数の開口51aからずれた位置において、犠牲層101〜103を除去するための複数の開口52aを形成しておく。
引き続いて、酸素プラズマでアッシングすることで、第1の板状部51の開口51a及び第2の板状部52の開口52aを通じて犠牲層としてのフォトレジスト101,102を除去するとともに、第2の板状部52の開口52aを通じて犠牲層としてのフォトレジスト103を除去する(図12)。ここで、酸素プラズマによる除去方法として、表面波プラズマを使用すると、プラズマ密度を大きくし、フォトレジストのエッチングレートを大きくすることが可能であるため、好ましい。
最後に、図12に示す状態の基板の上に、SiO2膜53をスパッタリング法又は真空蒸着法等により成膜して、第2の板状部52の開口52aを封止する(図2)。本実施の形態では、成膜したSiO2膜53の一部が第2の板状部52に予め形成されていた開口52a内に侵入して更に第1の板状部51に到達することによって、第1の板状部51と第2の板状部52との間を連結する連結部53aが形成され、これにより、開口52aが封止されている。もっとも、必ずしも開口52aを完全に埋め込む必要はなく、例えば、前記特許文献1(特開2007−253265号公報)の図3に開示されているような手法で開口52aを封止してもよい。
この工程において、SiO2膜53の膜厚及びスパッタリング又は真空蒸着の際のガス圧は、大気解放後の屋根部42の耐圧強度等を考慮し、適当に選択する。この工程において、第1の板状部51の開口51aと第2の板状部52の開口52aとがZ軸方向に対向しておらずにXY平面方向にずれていることによって、第1の板状部51の開口51aからMEMS素子12へのSiO2膜53の回り込みによる付着を防ぎつつ完全に気密封止することが可能となる。MEMS素子12へのSiO2膜53の回り込みによる付着をより完全に防ぐためには、SiO2膜53の成膜は、異方性の高いスパッタリング又は真空蒸着によって行うことが好ましい。
この開口52aの封止によって、図1及び図2に示すデバイス1が完成する。なお、デバイス1と同じ基板11に搭載される他のデバイスや回路の状況によっては、必要に応じて、フォトリソエッチング法によりSiO2膜53をパターニングして、開口52aの付近以外の箇所に付着したSiO2膜53を除去してもよい。
なお、図面には示していないが、図示した側壁部41の他に屋根部42を支持する構造として、デバイス構造に影響を与えずに屋根部42を支持する支柱をいくつか、側壁部41と同時に形成し、屋根部42の耐圧強度を上げると、より望ましい。図示していないが、その支柱は側壁部41と全く同じプロセスにより同時に形成可能である。
本実施の形態によれば、MEMS素子12の上方において、互いに間隔をあけて第1の板状部51及び第2の板状部52を形成し、第1の板状部51の開口51aと第2の板状部52の開口52aとをずらしておくので、開口51a,51bをMEMS素子12の上方に配置することも可能となる。したがって、本実施の形態によれば、犠牲層除去のための開口の配置が、MEMS素子12が存在しない基板領域と対向する領域に限定されてしまうような場合に比べて、犠牲層除去のための開口51a,51bの配置の自由度が飛躍的に高まる。このため、本実施の形態によれば、開口51a,51bの数や位置を、封止対象物であるMEMS素子12の大きさや種類などに応じて、最適に選定することができる。これにより、犠牲層除去の速度を高めたり、デバイスの信頼性を向上させたり、製造コストを低減させたりすることができる。例えば、たとえ同一基板上にさまざまな大きさのデバイスを製作したとしても、その大きさに応じて開口51a,51bの数や位置を調整することにより、犠牲層除去の時間を最適化することが可能となり、デバイス信頼性を向上させることが可能である。
なお、本実施の形態とは異なり、犠牲層除去のための開口の配置が、MEMS素子12が存在しない基板領域と対向する領域に限定されてしまうとすれば、以下に例示するような不都合が生ずる。これに対し、本実施の形態では、犠牲層除去のための開口51a,51bの配置の自由度が飛躍的に高まるので、そのような不都合を低減することができる。
一般に、犠牲層にレジストなどの有機材料を用いた場合は、ドライプロセスにより酸素プラズマ等で犠牲層の除去が可能なため、MEMS素子の貼り付き(いわゆるスティッキング)などが起きにくなり、そのメリットは大きい。ところが、ドライプロセスの場合、エッチングレートを高くしづらいため、エッチャントガスプラズマの導入を促進するため、通常は、デバイス上部に開口を多く設けて全体のレートを大きくする必要がある。しかし、犠牲層除去のための開口の配置が、MEMS素子が存在しない基板領域と対向する領域に限定されてしまうとすれば、犠牲層除去用の開口をデバイスの全体に渡ってその上方に均等に複数設けるようなことは全く不可能である。したがって、この場合に、比較的大きい面積を有するデバイスの犠牲層を除去しようとすると、犠牲層除去速度がデバイスの面積によりまちまちなったりして信頼性が低下し、さらにはエッチング時間も相当かかるために製造コストが大きくなる。また、デバイスの大きさによらず、犠牲層除去のための開口を1箇所しか設けない場合、エッチングの終点はデバイスの大きさに依存してしまう。したがって、同一基板上に複数のデバイスを搭載し、各デバイスをそれぞれ封止するような場合、エッチング終点は最も面積の大きいデバイスに律速され、それより小さいデバイスは、犠牲層除去後に長い時間プラズマに晒されることになり、製造信頼性に問題が生じる。なお、犠牲層除去をウエットプロセスによって行う場合(エッチャントが酸、アルカリ等のウエットエッチング方法を採用する場合)は、犠牲層除去のための開口が1箇所の場合でも、前述したようなエッチングレートの問題は生じにくい。しかし、前述したようなエッチングレートの問題は、程度の差こそあれ、犠牲層除去をウエットプロセスによって行う場合も、同様である。のみならず、犠牲層除去をウエットプロセスによって行う場合、下地回路等への影響のない犠牲層及びエッチャントの採用が必要であり、また、前述したスティッキングなどの信頼性低下問題等により、ドライプロセスの場合に比べて不利な点も多い。
以上、本発明の実施の形態について説明したが、本発明は前述した実施の形態に限定されるものではない。
例えば、封止対象物であるMEMS素子12は、平行平板型可変キャパシタに限定されるものではなく、例えば、高周波スイッチや高周波インダクタなどの高周波MEMS素子でもよいし、高周波MEMS素子に限らず、各種光学素子、各種センサであってもよい。また、封止対象物は、MEMSに限定されるものではなく、電気駆動されない光駆動による素子や、その他の素子などでもよい。また、封止対象物は、可動部を有する素子に限定されるものではなく、可動部を有していなくてもよい。可動部を有していなくても、外部環境から保護するために、封止することが要請される場合がある。
1 デバイス
11 基板
12 MEMS素子
13 封止部
51 第1の板状部
52 第2の板状部
51a 第1の開口
52a 第2の開口
53a 連結部
102 第1の犠牲層
103 第2の犠牲層
S 密閉空間
11 基板
12 MEMS素子
13 封止部
51 第1の板状部
52 第2の板状部
51a 第1の開口
52a 第2の開口
53a 連結部
102 第1の犠牲層
103 第2の犠牲層
S 密閉空間
Claims (6)
- 基体上に形成され密閉空間内に封止された封止対象物を有するデバイスを製造するデバイスの製造方法であって、
前記基体上に形成された前記封止対象物を覆うように第1の犠牲層を形成する段階と、
前記第1の犠牲層上に、複数の第1の開口を有する第1の板状部を形成する段階と、
前記第1の板状部を覆うように第2の犠牲層を形成する段階と、
前記第2の犠牲層上に、前記複数の第1の開口からずれた位置に複数の第2の開口を有する第2の板状部を形成する段階と、
前記第1及び第2の開口を通じて前記第1の犠牲層を除去するとともに前記第2の開口を通じて第2の犠牲層を除去する段階と、
前記複数の第2の開口を封止する段階と、
を備えたことを特徴とするデバイスの製造方法。 - 前記複数の第2の開口を封止する前記段階は、前記第1の板状部と前記第2の板状部との間を前記複数の第2の開口の付近で連結する連結部を形成することによって、行われることを特徴とする請求項1記載のデバイスの製造方法。
- 前記複数の第2の開口を封止する前記段階は、スパッタリング法又は真空蒸着法を用いて行うことを特徴とする請求項1又は2記載のデバイスの製造方法。
- 前記封止対象物がMEMS素子であることを特徴とする請求項1乃至3のいずれかに記載のデバイスの製造方法。
- 基体上に形成された封止対象物と、
前記封止対象物を密閉空間内に封止する封止部と、
を備え、
前記封止部は、前記封止対象物に対して前記基体とは反対側に配置され互いに間隔をあけて重なるように配置された第1及び第2の板状部を有し、
前記第1及び第2の板状部のうちの前記封止対象物に近い側に配置された板状部には、複数の開口が形成され、
前記第1の板状部と前記第2との間が、前記複数の開口からずれた複数の位置において連結部によって連結された、
ことを特徴とするデバイス。 - 前記封止対象物がMEMS素子であることを特徴とする請求項6記載のデバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008172773A JP2010012534A (ja) | 2008-07-01 | 2008-07-01 | デバイス及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008172773A JP2010012534A (ja) | 2008-07-01 | 2008-07-01 | デバイス及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010012534A true JP2010012534A (ja) | 2010-01-21 |
Family
ID=41699152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008172773A Pending JP2010012534A (ja) | 2008-07-01 | 2008-07-01 | デバイス及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010012534A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102275865A (zh) * | 2011-05-13 | 2011-12-14 | 上海集成电路研发中心有限公司 | 压力传感器及其制造方法 |
CN102942158A (zh) * | 2012-11-05 | 2013-02-27 | 上海集成电路研发中心有限公司 | 探测结构的制造方法 |
KR20140073501A (ko) * | 2011-08-19 | 2014-06-16 | 카벤디시 키네틱스, 인크. | Rf 적용을 위한 mems 가변 커패시터의 라우팅 방법 |
JP2017011208A (ja) * | 2015-06-25 | 2017-01-12 | 住友ベークライト株式会社 | 半導体装置の製造方法および半導体装置 |
-
2008
- 2008-07-01 JP JP2008172773A patent/JP2010012534A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102275865A (zh) * | 2011-05-13 | 2011-12-14 | 上海集成电路研发中心有限公司 | 压力传感器及其制造方法 |
KR20140073501A (ko) * | 2011-08-19 | 2014-06-16 | 카벤디시 키네틱스, 인크. | Rf 적용을 위한 mems 가변 커패시터의 라우팅 방법 |
KR102064936B1 (ko) | 2011-08-19 | 2020-01-10 | 카벤디시 키네틱스, 인크. | Rf 적용을 위한 mems 가변 커패시터의 라우팅 방법 |
CN102942158A (zh) * | 2012-11-05 | 2013-02-27 | 上海集成电路研发中心有限公司 | 探测结构的制造方法 |
JP2017011208A (ja) * | 2015-06-25 | 2017-01-12 | 住友ベークライト株式会社 | 半導体装置の製造方法および半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4544880B2 (ja) | 微小電気機械式装置の封止方法 | |
US7898048B2 (en) | MEMS sensor | |
US8857041B2 (en) | Method for fabricating an electromechanical transducer | |
JP2010082797A (ja) | マイクロマシン装置及びマイクロマシン装置の製造方法 | |
KR20170054258A (ko) | 차동 콤 드라이브 mems를 위한 시스템 및 방법 | |
JP2009291514A (ja) | 静電容量型トランスデューサの製造方法、及び静電容量型トランスデューサ | |
JP2008114354A (ja) | 電子装置及びその製造方法 | |
US9066184B2 (en) | Acoustic sensor and fabrication method thereof | |
JP2006247833A (ja) | Mems素子パッケージ及びその製造方法 | |
CN110798788A (zh) | 一种mems结构及其形成方法 | |
JP2007222956A (ja) | Memsデバイスおよびmemsデバイスの製造方法 | |
JP5417851B2 (ja) | Memsデバイス及びその製造方法 | |
JP2010223850A (ja) | Memsデバイスおよびその製造方法 | |
US7960805B2 (en) | MEMS structure with suspended microstructure that includes dielectric layer sandwiched by plural metal layers and the dielectric layer having an edge surrounded by peripheral metal wall | |
JP5401916B2 (ja) | 電子装置及びその製造方法 | |
JP2010012534A (ja) | デバイス及びその製造方法 | |
TWI448165B (zh) | 麥克風元件及其製造方法 | |
JP2010000556A (ja) | 集積化マイクロエレクトロメカニカルシステムおよびその製造方法 | |
JP2010098454A (ja) | 機械電気変換素子 | |
JP2010280035A (ja) | Memsデバイスとその製造方法 | |
JP2008080444A (ja) | Mems素子製造方法およびmems素子 | |
JP2011022138A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4857718B2 (ja) | マイクロマシン混載の電子回路装置、およびマイクロマシン混載の電子回路装置の製造方法 | |
JP2007043233A (ja) | 圧電式音波センサ | |
JP2007222957A (ja) | Memsデバイスの製造方法 |