JP2011022138A

JP2011022138A - 半導体装置及び半導体装置の製造方法

Info

Publication number: JP2011022138A
Application number: JP2010119283A
Authority: JP
Inventors: Yushin Fujita; 有真藤田; Haruhiko Nishikage; 治彦西影; Hironobu Kawachi; 宏信河内
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2009-06-18
Filing date: 2010-05-25
Publication date: 2011-02-03
Anticipated expiration: 2030-05-25
Also published as: US8258673B2; US20100320873A1; JP5520691B2

Abstract

【課題】振動子と半導体基板間の短絡が防止され、且つ製造工程の増大を抑制できる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】上面に凹部１００が形成され、凹部１００の底面１０１に半導体層が露出した半導体基板１０と、凹部１００内に配置され、且つ側面及び下面に絶縁膜が配置された梁型の可動電極２１を有し、可動電極２１より離間した位置において半導体基板１０に固定された振動子２０と、可動電極２１に対向して凹部１００内に配置され、可動電極２１と電気的に分離されて半導体基板１０に固定された梁型の固定電極３０とを備える。
【選択図】図１

Description

本発明は、梁型の振動子を備える半導体装置及び半導体装置の製造方法に関する。

梁型の振動子を備えるＭＥＭＳ（Micro Electro Mechanical System）素子、弾性表面波（ＳＡＷ：surface acoustic wave）素子、圧電材料を使用した圧電薄膜共振器（ＦＢＡＲ：Film Bulk Acoustic Resonator）等の半導体装置が、加速度センサやジャイロセンサ等に使用されている。例えば、可動電極である振動子と基板に固定された固定電極間の静電容量の変化を検知して加速度を検出する静電容量型加速度センサ等が実用化されている。

半導体基板の表面に形成された凹部内に振動子が配置された半導体装置においては、振動した振動子が振動子下方の半導体基板に接触する場合がある。この場合、振動子の下面に絶縁膜が配置されていないと、振動子と半導体基板とが電気的に短絡したり、固着したりする。このため、振動子の周囲全体を絶縁膜で覆う方法が提案されている（例えば、特許文献１参照。）。上記方法では、周囲全体が絶縁膜で被覆された振動子が固定された半導体基板と、対向基板とを張り合わせて、半導体装置が製造される。

特許第３３６７１１３号公報

しかしながら、上記方法では半導体基板と対向基板とを張り合わせる工程が必要であり、更に、振動子と対向基板とを離間するための犠牲層の形成工程とパターニング工程が必要である。このため、製造工程が増大するという問題があった。

本発明の目的は、振動子と半導体基板間の短絡が防止され、且つ製造工程の増大を抑制できる半導体装置及び半導体装置の製造方法を提供することにある。

本発明の一態様によれば、上面に凹部が形成され、前記凹部の底面に半導体層が露出した半導体基板と、前記凹部内に前記半導体層の表面と対向するように配置され、且つ側面及び下面に絶縁膜が配置された梁型の可動電極を有し、前記可動電極より離間した位置において前記半導体基板に固定された振動子と、前記可動電極に対向して前記凹部内に前記半導体層の表面と対向するように配置され、前記可動電極と電気的に分離されて前記半導体基板に固定された梁型の固定電極とを備える半導体装置が提供される。

本発明の他の態様によれば、可動電極を有する振動子と、前記可動電極に対向して半導体基板に固定された固定電極とを有する半導体装置の製造方法であって、下部半導体層、層間絶縁層及び上部半導体層が積層された前記半導体基板を形成する工程と、前記上部半導体層の一部をエッチングして側面溝を形成し、前記振動子及び前記固定電極の側面を露出させる工程と、前記振動子及び前記固定電極の側面に側面絶縁膜を形成する工程と、前記側面溝の底部に露出した前記層間絶縁層を除去して、前記下部半導体層の表面を露出させ、且つ前記振動子及び前記固定電極の下面の前記層間絶縁層を下面絶縁膜として残す工程と、前記側面絶縁膜及び前記下面絶縁膜をマスクにした等方性エッチングによって前記下部半導体層の上面の一部をエッチングし、前記半導体基板に形成された凹部内に前記振動子及び前記固定電極を形成する工程とを有する半導体装置の製造方法が提供される。

本発明によれば、振動子と半導体基板間の短絡が防止され、且つ製造工程の増大を抑制できる半導体装置及び半導体装置の製造方法を提供することができる。

実施の形態に係る半導体装置の構成を示す模式的な上面図。図１のＩ−Ｉ線の沿う模式的断面構造図。図１のＩ−Ｉ線の沿う模式的断面構造であって、さらにカバー膜を備える模式的断面構造図。実施の形態に係る半導体装置の構成を示す模式的な上面図であって、周辺部に信号処理回路搭載部を備える構成の模式的な上面図。図１のＩＩ−ＩＩ線の沿う模式的断面構造図。図２のＩＩＩ−ＩＩＩ線に沿う模式的断面構造図。実施の形態に係る半導体装置の可動電極と固定電極近傍の模式的断面構造の一例であり、図４のＩＶ−ＩＶ線に沿う模式的断面構造図。実施の形態に係る半導体装置の可動電極と固定電極近傍の模式的断面構造の別の例であり、図４のＩＶ−ＩＶ線に沿う模式的断面構造図。実施の形態に係る半導体装置の製造方法を説明するための工程断面図（その１）。実施の形態に係る半導体装置の製造方法を説明するための工程断面図（その２）。実施の形態に係る半導体装置の製造方法を説明するための工程断面図（その３）。実施の形態に係る半導体装置の製造方法を説明するための工程断面図（その４）。実施の形態に係る半導体装置の製造方法を説明するための工程断面図（その５）。実施の形態に係る半導体装置の製造方法を説明するための工程断面図（その６）。実施の形態に係る半導体装置の製造方法を説明するための工程断面図（その７）。実施の形態に係る半導体装置の製造方法を説明するための工程断面図（その８）。実施の形態に係る半導体装置の製造方法を説明するための上面図。実施の形態に係る半導体装置の製造方法を説明するための他の工程断面図であって、図１２と同じ工程段階における図１のＩＩ−ＩＩ線に沿う工程断面図（その１）。実施の形態に係る半導体装置の製造方法を説明するための他の工程断面図であって、図１３と同じ工程段階における図１のＩＩ−ＩＩ線に沿う工程断面図（その２）。

次に、図面を参照して、実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。

実施の形態に係る半導体装置１の模式的な上面構成は、図１に示すように表され、図１のＩ−Ｉ線の沿う模式的断面構造は、図２に示すように表される。

実施の形態に係る半導体装置１は、図１及び図２に示すように、上面に凹部１００が形成され、凹部１００の底面に半導体層が露出した半導体基板１０と、凹部１００内に配置され、且つ側面及び下面に絶縁膜が配置された梁型の可動電極２１を有し、可動電極２１より離間した位置において半導体基板１０に固定された振動子２０と、可動電極２１に対向して凹部１００内に配置され、可動電極２１と電気的に分離されて半導体基板１０に固定された梁型の固定電極３０とを備える。

図１に示したように、振動子２０は、凹部１００の中央部に延伸して固定電極３０に対向する可動電極２１と、固定電極３０に対向する位置と離間した位置において半導体基板１０に固定されたバネ部２２とを備える梁型振動子である。可撓性を有するバネ形状のバネ部２２によって振動子２０と半導体基板１０とを接続することによって、可動電極２１を振動しやすくしている。これにより、半導体装置１の検出感度が向上する。図１に示した実施の形態では、紙面に向かって上下方向に蛇行する２つのバネ部２２によって、振動子２０と半導体基板１０とが接続されている。このため、振動子２０は紙面に向かって左右方向に振動しやすく、半導体装置１によれば、主として図面上の左右方向に加わる外力が検知される。

図２に示すように、可動電極２１の下面に下面絶縁膜５０が配置されている。更に、可動電極２１の側面に側面絶縁膜５２、上面に上面絶縁膜５４が配置され、可動電極２１の周囲全体が絶縁膜で覆われている。

固定電極３０は、凹部１００を囲む周辺部において半導体基板１０に固定された固定端と凹部１００内に延在する自由端とを有する梁型形状を備える。図２に示したように、固定電極３０の下面に下面絶縁膜５０、側面に側面絶縁膜５２、上面に上面絶縁膜５４がそれぞれ配置されて、固定電極３０の周囲全体が絶縁膜で覆われている。

図１のＩ−Ｉ線の沿う模式的断面構造であって、さらにカバー膜３００を備える模式的断面構造は、図３に示すように表される。

実施の形態に係る半導体装置の構成を示す模式的な上面図であって、周辺部に信号処理回路搭載部２を備える模式的な構成例は、図４に示すように表される。図４に示される実施の形態に係る半導体装置１では、加速度センサを構成する半導体装置１と信号処理回路が１チップに形成されている。図４では、カバー膜３００を外した状態の上面図が示されている。尚、加速度センサと信号処理回路は、別チップに形成され、ハイブリッド集積回路として形成されていても良い。

図３及び図４に示すように、半導体基板１０の周辺部において、絶縁層２５０を介して、カバー膜３００を半導体装置１の上部に配置して、半導体装置１を封止する。凹部１００は、真空状態にするか、若しくは窒素ガス、Ａｒガスなどを封入しても良い。ここで、絶縁層２５０は、半導体基板１０とカバー膜３００を接着するための層である。また、カバー膜３００の材質としては、シリコン等の半導体基板、或いはガラス等の絶縁体基板を適用可能である。

図１のＩＩ−ＩＩ線の沿う模式的断面構造は、図５に示すように表され、図２のＩＩＩ−ＩＩＩ線に沿う模式的断面構造は、図６に示すように表される。

図５に示すように、固定電極３０の固定端と自由端との間に、絶縁分離領域４０が形成される。また、図６に示すように、振動子２０は絶縁分離領域４０を介して半導体基板１０に固定されている。絶縁分離領域４０により、可動電極２１と固定電極３０とは電気的に分離される。このため、可動電極２１と固定電極３０がキャパシタプレートとして機能する。

図２に示したように、半導体基板１０は、下部半導体層１１、層間絶縁層１２及び上部半導体層１３の積層体である。下部半導体層１１には、シリコン膜が採用可能である。層間絶縁層１２には、酸化シリコン（ＳｉＯ₂）膜や、ＳｉＯ₂膜と窒化シリコン（ＳｉＮ）膜との積層体を採用可能である。上部半導体層１３には、シリコン膜やポリシリコン膜が採用可能である。

凹部１００は、上部半導体層１３、層間絶縁層１２、及び下部半導体層１１の上部の一部をエッチングして形成される。このため、凹部１００の底面１０１に、下部半導体層１１の一部が露出する。例えば下部半導体層１１にシリコン層を採用した場合、凹部１００の底面１０１にシリコン層が露出する。後述するように、半導体基板１０が加工されて振動子２０及び固定電極３０が形成される。そして、上部半導体層１３の一部が、可動電極２１及び固定電極３０として使用される。また、層間絶縁層１２の一部が、下面絶縁膜５０として使用される。

半導体装置１に外部から加えられた外力に応じて振動子２０の位置は変化し、可動電極２１と固定電極３０間の距離が変化する。このため、可動電極２１と固定電極３０間に電圧を印加した状態で半導体装置１に外力が加わると、可動電極２１と固定電極３０間の距離の変化は、静電容量の変化として検知される。半導体装置１は、検知された静電容量の変化を検出信号で信号処理回路（図示略）に伝達する。信号処理回路は、検出信号を処理して半導体装置１に生じた加速度を検出する。つまり、半導体装置１は、可動電極２１と固定電極３０間の静電容量の変化に基づいて加速度を検出する加速度検出装置の一部である。図４に示すように、信号処理回路は、半導体装置１と同一チップ上に配置してもよいし、半導体装置１が配置されたチップと異なるチップ上に配置してもよい。

可動電極２１の電圧値を信号処理回路に伝達するための電極配線６１は、上面絶縁膜５４の一部を除去して形成した開口部６１０において振動子２０と接触させる。一方、固定電極３０の電圧値を信号処理回路に伝達するための電極配線６２は、上面絶縁膜５４の一部を除去して形成した開口部６２０において固定電極３０と接触させる。

図１に示した半導体装置１では、可動電極２１と固定電極３０が交差指状に配置されている。これにより、可動電極２１と固定電極３０の互いに対向する面積が増大し、可動電極２１と固定電極３０間の静電容量が増大する。したがって、高い感度で加速度を検出できる。振動子２０と固定電極３０とが対向する領域における振動子２０及び固定電極３０の幅は、例えば３μｍ〜１０μｍ程度であり、振動子２０と固定電極３０間の距離は、例えば１μｍ〜２μｍ程度である。

外力によって振動子２０の位置が変化すると、凹部１００の底面に可動電極２１が接触する場合がある。凹部１００の底面には半導体基板１０を構成する半導体層が露出している。このため、可動電極２１の下面に絶縁膜が配置されていない場合は、可動電極２１と半導体基板１０とが電気的に短絡したり、固着したりする。その結果、可動電極２１と固定電極３０間の静電容量の変化が正確に検出できないという問題が生じる。

上記問題を解決するために凹部１００を深く形成し、可動電極２１と凹部１００の底面との距離を広くする方法が考えられる。しかし、凹部１００を深く形成すると、振動子２０の変位が大きい場合に可動電極２１が隣接する固定電極３０の下側に入り込み、可動電極２１と固定電極３０が上下に重なって接触するという問題が生じる。

しかし、本発明の実施の形態に係る半導体装置１では、可動電極２１の下面に下面絶縁膜５０が配置されている。このため、凹部１００の底面１０１に可動電極２１が接触しても、可動電極２１と半導体基板１０とが電気的に短絡したり固着したりする問題は生じない。また、凹部１００を深く形成する必要がないため、可動電極２１と固定電極３０が重なるという問題も生じない。

また、可動電極２１上に絶縁膜や導電体膜等が配置された場合に、可動電極２１上の層構造に依存して可動電極２１が厚さ方向に反ることがある。しかし、図１に示した半導体装置１では、可動電極２１の下面に下面絶縁膜５０が配置されているため、下面絶縁膜５０の材料や膜厚を適切に選択することにより、可動電極２１の厚さ方向の反りを防止できる。或いは、可動電極２１や固定電極３０について所望の反り量や反る方向を実現するために、上面絶縁膜５４の材料や膜厚等を考慮し、下面絶縁膜５０の材料や膜厚を選択してもよい。

以上に説明したように、本発明の実施の形態に係る半導体装置１によれば、可動電極２１の下面に下面絶縁膜５０を配置することにより、振動子２０と半導体基板１０間の短絡が防止された半導体装置を実現することができる。

実施の形態に係る半導体装置１の可動電極２１と固定電極３０近傍の模式的断面構造の一例であり、図４のＩＶ−ＩＶ線に沿う模式的断面構造は、図７に示すように表される。図７の例では、固定電極３０に対向する可動電極２１が下方向に反った構造を備える。例えば、酸化膜を絶縁膜に用いた場合には、可動電極２１の上面絶縁膜５４ａの厚さｔ１を下面絶縁膜５０ｄの厚さｔ２よりも厚く形成することによって、可動電極２１が下方向に反った構造を形成することができる。図７の例では、予期せぬ衝撃などで電極が上下にΔＤ変位した場合に、図８の可動電極２１が反った構造を持たない場合よりも、可動電極２１とカバー膜３００の接触を回避することができる可能性が大きくなる。

（製造方法）
以下に、図９〜図１６を参照して、本発明の実施の形態に係る半導体装置１の製造方法を説明する。図９〜図１６は、図３と同じ位置の断面図である。なお、以下に述べる半導体装置１の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。

（ａ）まず、図９に示すように、下部半導体層１１、層間絶縁層１２及び上部半導体層１３が積層された構造の半導体基板１０を用意する。半導体基板１０は、例えば、膜厚３００μｍ程度の下部半導体層１１上に、膜厚０．１μｍ〜０．５μｍ程度の層間絶縁層１２が形成され、層間絶縁層１２上に、膜厚５μｍ〜１００μｍ程度の上部半導体層１３が積層された構造を備える。例えば、下部半導体層１１はシリコン膜、層間絶縁層１２はＳｉＯ₂膜とＳｉＮ膜との積層体、上部半導体層１３はシリコン膜で形成される。

（ｂ）次に、図１０に示すように、熱酸化法或いは化学気相成長（ＣＶＤ:Chemical Vapor Deposition）法等を用いて、半導体基板１０上に、膜厚０．５μｍ〜２．０μｍ程度の上部絶縁膜１４を形成する。上部絶縁膜１４には、ＳｉＯ₂膜や、ＳｉＯ₂膜とＳｉＮ膜との積層体を採用可能である。

（ｃ）次に、図１１に示すように、上部絶縁膜１４上にフォトレジスト膜５００を形成し、フォトリソグラフィ技術を用いてフォトレジスト膜５００を所望のパターンに形成する。具体的には、凹部１００、絶縁分離領域４０が形成される領域上のフォトレジスト膜５００を除去し、振動子２０及び固定電極３０が形成される領域上のフォトレジスト膜５００を残す。そして、このフォトレジスト膜５００をマスクにした選択的エッチングにより上部絶縁膜１４の一部を除去し、図１１に示すように半導体基板１０上に複数の上面絶縁膜５４を形成する。その後、フォトレジスト膜５００を除去する。

（ｄ）次に、図１２に示すように、上面絶縁膜５４をエッチングマスクにした選択的エッチングにより、上部半導体層１３の一部をエッチング除去し、側面溝２００を形成し、振動子２０及び固定電極３０の側面を露出させる。側面溝２００の深さは上部半導体層１３の膜厚であり、例えば、５μｍ〜１００μｍ程度である。側面溝２００を形成するエッチングには、深堀り反応性イオンエッチング（Ｄ−ＲＩＥ：Deep. Reactive Ion Etching）法を用いたボッシュ法等が採用可能である。

（ｅ）次に、図１３に示すように、側面溝２００の表面に側面絶縁膜５２を形成する。側面絶縁膜５２は、膜厚が、例えば、０．１μｍ〜１μｍ程度のＳｉＯ₂膜やＳｉＯ₂膜の一種である減圧テトラエトキシシラン（ＬＰＴＥＯＳ:Low Pressure Tetraethoxysilane）膜等の絶縁膜で形成される。側面絶縁膜５２の形成には、熱酸化法やＣＶＤ法が使用可能である。

（ｆ）次に、図１４に示すように、異方性エッチングによって、側面溝２００の底部に露出した層間絶縁層１２を除去する。これにより、下部半導体層１１の表面が露出する。また、振動子２０及び固定電極３０の下面に位置する層間絶縁層１２が残り、この残った層間絶縁層１２が下面絶縁膜５０である。なお、層間絶縁層１２をエッチング除去する際に、上面絶縁膜５４が同時にエッチングされる。このため、上面絶縁膜５４の膜厚は、層間絶縁層１２より厚く形成しておく必要がある。

（ｇ）次に、図１５に示すように、フォトリソグラフィ技術等を用いて、開口部６１０、６２０を形成する。例えば、半導体基板１０の表面全体にフォトレジスト膜を形成した後、開口部６１０、６２０を形成する領域のフォトレジスト膜を除去する。このフォトレジスト膜をマスクにして上面絶縁膜５４をエッチング除去して、開口部６１０、６２０を形成する。

（ｈ）次に、図１６に示すように、電極配線６１、６２を形成する。例えば、フォトレジスト膜を全面に形成した後、電極配線６１、６２を配置する領域のフォトレジスト膜を除去することにより、フォトレジスト膜を所望のパターンに形成する。その後、例えばスパッタ法等によってアルミニウム（Ａｌ）膜を全面に塗布し、フォトレジスト膜を除去するリフトオフ法により、所望のパターンの電極配線６１、６２を形成する。図１７に、開口部６１０、６２０を形成した状態の半導体装置１の上面図を示す。図１７のＶ−Ｖ方向に沿った断面図が、図１５に相当する。

（ｉ）次に、図２に示すように、側面絶縁膜５２及び下面絶縁膜５０をマスクにして、下部半導体層１１の上部の一部を等方性エッチングによってエッチングする。これにより、下面絶縁膜５０が配置された振動子２０及び固定電極３０の下面が露出される。例えば、下部半導体層１１がシリコン層の場合には、下部半導体層１１のエッチングに、六フッ化硫黄（ＳＦ₆）ガスを使用した等方性エッチャー等が使用可能である。下部半導体層１１のエッチングによって、半導体基板１０の上面に凹部１００が形成され、振動子２０及び固定電極３０が凹部１００内に配置される。凹部１００の底面１０１には、下部半導体層１１が露出している。

（ｊ）次に、図３及び図４に示すように、半導体基板１０の周辺部において、絶縁層２５０を介して、シリコン基板等のカバー膜３００を半導体装置１の上部に配置して、半導体装置１を封止する。凹部１００は、真空状態にするか、若しくは窒素ガス、Ａｒガスなどを封入しても良い。ここで、絶縁層２５０は、半導体基板１０とカバー膜３００を接着するための層である。例えば、絶縁層２５０の材質としては、例えば、ガラスペースト、熱可塑性樹脂、熱硬化性樹脂、或いはＵＶ硬化樹脂等が挙げられる。好ましくは、熱可塑性樹脂を用いるのがよい。熱可塑性樹脂としては、例えば、塩化ビニル樹脂、ポリエチレン、ポリプロピレン、アクリル、ポリエチレンテレフタレート、ポリアミド、ポリカーボネートなどの樹脂が挙げられる。熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂、ポリウレタン樹脂、メラミン樹脂等が挙げられる。また、ＵＶ硬化樹脂としては、アクリル系樹脂、エポキシ系樹脂、ポリエステル系樹脂等が挙げられる。以上により、半導体装置１が完成する。

なお、図１２を参照して説明した側面溝２００の形成と同時に、図１８に示すように、絶縁分離溝４００を形成する。ここで、図１８は、図１２と同じ工程段階における図１のＩＩ−ＩＩ線に沿う模式的断面構造に相当する。そして、図１３を参照して説明した側面絶縁膜５２の形成と同時に、図１９に示すように絶縁分離溝４００を絶縁膜で埋め込んで、絶縁分離領域４０を形成する。ここで、図１９は、図１２と同じ工程段階における図１のＩＩ−ＩＩ線に沿う模式的断面構造に相当する。

ただし、側面溝２００と絶縁分離溝４００を異なる工程で形成してもよい。また、側面絶縁膜５２と絶縁分離領域４０を異なる工程で形成してもよい。

上記のように、層間絶縁層１２の一部をエッチングすることによって下面絶縁膜５０が形成される。層間絶縁層１２の材料や膜厚は任意に設定可能であり、これにより可動電極２１や固定電極３０の反り量や反る方向を調整可能である。例えば、可動電極２１と固定電極３０の上面に形成する膜構造と下面に形成する膜構造を同一にすることにより、可動電極２１の上面と固定電極３０の上面を同一の平面レベルにすることができる。その結果、可動電極２１と固定電極３０の対向する面積が最大になり、検出感度を向上できる。このように、可動電極２１や固定電極３０の上面に配置する上面絶縁膜５４の材料や膜厚を考慮し、所望の反り量や反る方向に応じて層間絶縁層１２の材料や膜厚を決定することが好ましい。

例えば、層間絶縁層１２の材料及び膜厚を適宜選択することにより、可動電極２１や固定電極３０を凹部１００の底面１０１に向かって下向きに反らせることも可能である。可動電極２１を下向きに反らせることによって、凹部１００の上方を覆うカバー膜（図示略）に可動電極２１が接触することを防止できる。例えば、層間絶縁層１２にＳｉＯ₂膜とＳｉＮ膜との積層体を採用し、上部絶縁膜１４にＳｉＯ₂膜を採用する。

上記のように、実施の形態に係る半導体装置１の製造方法によれば、半導体基板１０自体をエッチングすることによって、凹部１００内に振動子２０が配置される。このため、振動子２０と半導体基板１０とを分離するための犠牲層の形成工程及びパターニング工程が不要であり、製造工程の増大を抑制できる。

また、凹部１００を形成するための等方性エッチングにおいて、振動子２０及び固定電極３０の下面は下面絶縁膜５０によって覆われている。このため、上記異方性エッチングにおいて振動子２０や固定電極３０の下面がエッチングされることが防止される。したがって、振動子２０や固定電極３０が薄くなることが防止され、可動電極２１と固定電極３０の対向する面積の減少が抑制される。その結果、振動子２０及び固定電極３０の下面に下面絶縁膜５０が配置されない検出装置に比べて、検出感度が向上する。

上記のような実施の形態に係る半導体装置１の製造方法によれば、振動子２０及び固定電極３０の下面に下面絶縁膜５０を形成することにより、振動子２０と半導体基板１０間の短絡が防止され、且つ製造工程の増大を抑制できる半導体装置を提供することができる。

（その他の実施の形態）
上記のように、実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

既に述べた実施の形態の説明においては、半導体装置が加速度センサに適用される例を示したが、加速度センサに限られず、外力に応じて変位する構造を利用し、可動電極２１と固定電極３０間の静電容量の変化から物理量を検出する種々のセンサ等に使用可能である。例えば、角速度センサ、圧力センサ、力センサ等の可動部分にも本発明は適用可能である。

このように、ここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

本発明の半導体装置及び半導体装置の製造方法は、可動部を有する半導体センサを製造する製造業を含む電子機器産業に利用可能である。

１…半導体装置
２…信号処理回路搭載部
１０…半導体基板
１１…下部半導体層
１２…層間絶縁層
１３…上部半導体層
１４…上部絶縁膜
２０…振動子
２１…可動電極
２２…バネ部
３０…固定電極
４０…絶縁分離領域
５０、５０ｄ…下面絶縁膜
５２…側面絶縁膜
５４、５４ａ…上面絶縁膜
６１、６２…電極配線
１００、１００ｕ…凹部（空洞部）
１０１…底面
２００…側面溝
２５０…絶縁層
３００…カバー膜
４００…絶縁分離溝
５００…フォトレジスト膜
６１０、６２０…開口部
ｔ０、ｔ１、ｔ２…厚さ
ΔＤ…振れ幅

Claims

上面に凹部が形成され、前記凹部の底面に半導体層が露出した半導体基板と、
前記凹部内に前記半導体層の表面と対向するように配置され、且つ側面及び下面に絶縁膜が配置された梁型の可動電極を有し、前記可動電極より離間した位置において前記半導体基板に固定された振動子と、
前記可動電極に対向して前記凹部内に前記半導体層の表面と対向するように配置され、前記可動電極と電気的に分離されて前記半導体基板に固定された梁型の固定電極と
を備えることを特徴とする半導体装置。
前記振動子と前記半導体基板との接続部分が可撓性を有するバネ形状を備えることを特徴とする請求項１に記載の半導体装置。
前記可動電極と前記固定電極とが交差指状に配置されていることを特徴とする請求項１又は２に記載の半導体装置。
前記固定電極と前記半導体基板間に絶縁分離領域が配置されていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
前記可動電極と前記半導体基板間に絶縁分離領域が配置されていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
前記半導体基板が下部半導体層、層間絶縁層及び上部半導体層の積層体であることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
前記固定電極の側面および下面に絶縁膜を備えることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
前記固定電極及び前記可動電極の上面に絶縁膜を備えることを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
前記可動電極または前記固定電極は、下方に変位していることを特徴とする請求項１〜８のいずれか１項に記載の半導体装置。
前記半導体基板上に配置され、前記半導体装置を封止するカバー膜を備えることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置。
前記半導体装置を駆動する信号処理回路を前記半導体基板上に同一チップで配置したことを特徴とする請求項１〜１０のいずれか１項に記載の半導体装置。
少なくとも２つ以上の容量変化を検出する電極間を備え、前記半導体装置に外力が加わった場合において、一方の電極間で静電容量が増加し、他方の電極間で静電容量が減少し、差動容量を信号として出力することを特徴とする請求項１〜１１のいずれか１項に記載の半導体装置。
可動電極を有する振動子と、前記可動電極に対向して半導体基板に固定された固定電極とを有する半導体装置の製造方法であって、
下部半導体層、層間絶縁層及び上部半導体層が積層された前記半導体基板を形成する工程と、
前記上部半導体層の一部をエッチングして側面溝を形成し、前記振動子及び前記固定電極の側面を露出させる工程と、
前記振動子及び前記固定電極の側面に側面絶縁膜を形成する工程と、
前記側面溝の底部に露出した前記層間絶縁層を除去して、前記下部半導体層の表面を露出させ、且つ前記振動子及び前記固定電極の下面の前記層間絶縁層を下面絶縁膜として残す工程と、
前記側面絶縁膜及び前記下面絶縁膜をマスクにした等方性エッチングによって前記下部半導体層の上面の一部をエッチングし、前記半導体基板に形成された凹部内に前記振動子及び前記固定電極を形成する工程と
を有することを特徴とする半導体装置の製造方法。
前記半導体基板上に形成した上面絶縁膜をマスクにして前記上部半導体層の一部をエッチングし、前記側面溝を形成することを特徴とする請求項１３に記載の半導体装置の製造方法。
前記層間絶縁層よりも厚く前記上面絶縁膜を形成することを特徴とする請求項１４に記載の半導体装置の製造方法。
前記層間絶縁層よりも前記可動電極上の前記上面絶縁膜を厚く形成することを特徴とする請求項１４に記載の半導体装置の製造方法。
前記層間絶縁層よりも前記固定電極上の前記上面絶縁膜を厚く形成することを特徴とする請求項１４に記載の半導体装置の製造方法。
前記固定電極と前記半導体基板間に絶縁分離溝を形成する工程と、
前記絶縁分離溝を絶縁膜で埋め込んで絶縁分離領域を形成する工程と
を更に有することを特徴とする請求項１３〜１７のいずれか１項に記載の半導体装置の製造方法。
前記側面溝と前記絶縁分離溝を同時に形成することを特徴とする請求項１８に記載の半導体装置の製造方法。
前記側面絶縁膜と前記絶縁分離領域を同時に形成することを特徴とする請求項１８又は１９に記載の半導体装置の製造方法。