JP4432264B2 - 半導体力学量センサの製造方法 - Google Patents
半導体力学量センサの製造方法 Download PDFInfo
- Publication number
- JP4432264B2 JP4432264B2 JP2001019667A JP2001019667A JP4432264B2 JP 4432264 B2 JP4432264 B2 JP 4432264B2 JP 2001019667 A JP2001019667 A JP 2001019667A JP 2001019667 A JP2001019667 A JP 2001019667A JP 4432264 B2 JP4432264 B2 JP 4432264B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- etching
- beam structure
- cavity
- fixed electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
- G01P2015/0808—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate
- G01P2015/0811—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass
- G01P2015/0814—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass for translational movement of the mass, e.g. shuttle type
Landscapes
- Pressure Sensors (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、可動電極を有する梁構造体を具備し、例えば、加速度やヨーレートや振動等の力学量を検出する半導体力学量センサの製造方法に関するものである。
【０００２】
【従来の技術】
従来、この種のセンサ構造体として、特開２０００−２８６４３０公報に開示されたものがある。このセンサを、図２７の平面図、図２８の縦断面図を用いて説明する。
【０００３】
図２８において、シリコン基板１００には、横方向に延びる空洞１０１と縦方向に延びる溝１０２が形成され、空洞１０１の下にベースプレート部１０３が区画されるとともに、空洞１０１および溝１０２により四角枠部１０４（図２７参照）と、可動電極１０５を有する梁構造体１０６（図２７参照）と、固定電極１０７（図２７参照）が区画されている。固定電極１０７は梁構造体１０６の可動電極１０５と対向している。可動電極１０５と四角枠部１０４との間および固定電極１０７と四角枠部１０４との間に、図２８に示すように溝１０８が形成され、この溝１０８の内部に電気的絶縁材料１０９が埋め込まれている。そして、可動電極１０５と固定電極１０７とでコンデンサが形成され、このコンデンサの静電容量の変化に基づいて加速度を検出することができる。
【０００４】
製造の際には、図２９に示すように、シリコン基板１００の上面に溝１０８を形成するとともに絶縁材料１０９を埋め込み、さらに、基板１００の上に絶縁膜１１０，１１１および配線材１１２，１１３を配置するとともに、シリコン基板１００の上面から異方性エッチングを行い、四角枠部と梁構造体と固定電極を区画形成するための縦方向に延びる溝１０２を形成し、溝１０２の底面を除く溝１０２の側壁に保護膜１１４を形成する。次に、溝１０２の底面からシリコン基板１００に対し等方性エッチングを行い、図３０に示すように、横方向に延びる空洞１０１を形成する。その結果、空洞１０１の下に位置するベースプレート部１０３と、四角枠部１０４と、梁構造体１０６と、固定電極１０７とが区画形成される。このようにして、マイクロマシニング技術を用いて半導体基板を加工して可動電極を有する梁構造体、および可動電極に対向する固定電極が半導体基板に作り込まれる。
【０００５】
【発明が解決しようとする課題】
ところが、以下のような改良の余地があることが分かった。図３１，３２は図２７におけるＹ−Ｙ断面を示しており、それぞれ図２９，３０に相当する工程時点のものである。図３１における溝１０２の底面からシリコン基板１００に対し等方性エッチングを行い、図３２に示すように、横方向に延びる空洞１０１を形成する際、エッチングは等方的に進行するため、保護膜１１４の裏側のシリコン基板１００も侵蝕される。梁構造体１０６の可動電極１０５と固定電極１０７の対面配置はセンシング動作においてキャパシタを形成しており、こうした侵蝕はキャパシタの対向電極面積が溝深さによって規定される値に対して変化することを意味する。図３２における距離ｄがその変化量を示す。対向電極面積が変化すれば、キャパシタの初期容量が変化してしまうこととなり、センシング回路の設計に支障を来たす。ただし、この侵蝕量つまり変化量が一定であれば予めその変化量を考慮に入れ設計することも可能である。しかし、一般にはこの侵蝕量にはウェハの面内分布、またはウェハ間の変動が含まれ、一定とすることは困難である。
【０００６】
本発明は上述した技術的背景に鑑みてなされたもので、可動電極と固定電極間の静電容量がバラツクことに起因するセンサの感度バラツキを低減することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１に記載の半導体力学量センサの製造方法によれば、半導体基板の上面から異方性エッチングが行われ、 少なくとも梁構造体を形成するための梁構造体形成領域と固定電極を形成するための固定電極形成領域とをそれぞれ区画形成するための縦方向に延びる第１の溝が形成される。そして、第１の溝にエッチングを抑制する不純物を含む基板材料が埋め込まれる。さらに、半導体基板の上面からエッチングが行われ、少なくとも梁構造体と固定電極を区画形成するための溝であって前記不純物を含む基板材料が埋め込まれた第１の溝に沿って縦方向に延びる第２の溝が形成される。引き続き、第２の溝の底面から半導体基板に対し不純物を含む基板材料をエッチング抑制部として等方性エッチングが行われ、横方向に延びる空洞が形成され、支持部と梁構造体と固定電極とが区画形成される。これにより、可動電極を有する梁構造体、および可動電極に対向配置された固定電極を作り込んだ半導体力学量センサにおいて、これら構造体（可動電極、固定電極）を区画する溝の側壁に不純物を導入することによって等方性エッチングのエッチレートを抑制し基板の侵蝕を抑制することができる。その結果、可動電極と固定電極間の静電容量がバラツクことに起因するセンサの感度バラツキを低減することができる。
【００１３】
【発明の実施の形態】
（第１の比較例）
以下、この発明を具体化した実施の形態の説明に先立ち、第１の比較例を図面に従って説明する。
【００１４】
図１，２には、本比較例における加速度センサを示す。図１は、加速度センサの平面図であり、図２は、加速度センサの斜視図である。また、図３には図１のＡ−Ａ線での断面を、図４には図１のＢ−Ｂ線での断面を示す。
【００１５】
図５は加速度センサの配線を取り除いた状態での斜視図を示している。つまり、図２は、本センサの配線を含む斜視図であり、これに対し、図５では配線を除いたものとなっている。
【００１６】
図３において、単層の半導体基板としてのシリコン基板１の内部には空洞２が形成されており、この空洞２は所定の厚さｔを有し、かつ、横方向（水平方向）に延びている。基板１における空洞２の下の部位がベースプレート部３となっている。つまり、空洞２によりベースプレート部３が区画され、空洞２の下にベースプレート部３が位置している。また、基板１における空洞２の上の部位において、図１，３に示すように、溝４ａ，４ｂ，４ｃ，４ｄが形成され、この溝４ａ〜４ｄは縦方向に延び、かつ、空洞２に達している。この空洞２および溝４ａ〜４ｄにより、図５に示すように、四角枠部５および梁構造体６が区画形成されている。四角枠部５は、空洞２および溝４ａ，４ｂの横に位置し、ベースプレート部３の上面に立設されている。この四角枠部５は基板１の側壁にて構成されている。また、梁構造体６は、空洞２の上に位置し、四角枠部５から延びている。このとき、梁構造体６はベースプレート部３の上面から所定の間隔ｔをおいて配置されている。さらに、空洞２および溝４ａ，４ｂにより、固定電極１６ａ〜１６ｄ，１７ａ〜１７ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄが区画され、これら固定電極は空洞２の上に位置し、四角枠部５から延びている（詳細は後述する）。
【００１７】
本比較例においては、ベースプレート部３と四角枠部５により、梁構造体と固定電極を支持するための支持部を構成している。
図５において、梁構造体６は、アンカー部７，８と、梁部９，１０と、質量部１１と、可動電極１２ａ，１２ｂ，１２ｃ，１２ｄ，１３ａ，１３ｂ，１３ｃ，１３ｄを備えている。四角枠部５における対向する内壁面においてアンカー部７，８が突設され、アンカー部７，８には梁部９，１０を介して質量部１１が連結支持されている。つまり、質量部１１は、四角枠部５の内方においてアンカー部７，８により架設され、かつ、ベースプレート部３の上面において所定間隔ｔを隔てた位置に配置されている。
【００１８】
アンカー部７，８と梁部９，１０との間には絶縁溝１４ａ，１４ｂが形成され、その内部には酸化膜等の電気的絶縁材料１５ａ，１５ｂが配置され、この絶縁材料１５ａ，１５ｂにて電気的に絶縁されている。
【００１９】
質量部１１における一方の側面からは４つの可動電極１２ａ〜１２ｄが突出している。また、質量部１１における他方の側面からは４つの可動電極１３ａ〜１３ｄが突出している。可動電極１２ａ〜１２ｄ，１３ａ〜１３ｄは、等間隔で平行に延びる櫛歯状の形状になっている。このように、梁構造体６は、力学量である加速度により変位する可動電極１２ａ〜１２ｄ，１３ａ〜１３ｄを有する。
【００２０】
図５において、四角枠部５の内壁面における可動電極１２ａ〜１２ｄと対向する面には、第１の固定電極１６ａ，１６ｂ，１６ｃ，１６ｄおよび第２の固定電極１７ａ，１７ｂ，１７ｃ，１７ｄが固定されている。第１の固定電極１６ａ〜１６ｄはベースプレート部３の上面に所定間隔ｔを隔てた位置に配置され、可動電極１２ａ〜１２ｄの一方の側面と対向している。同様に、第２の固定電極１７ａ〜１７ｄはベースプレート部３の上面に所定間隔ｔを隔てた位置に配置され、可動電極１２ａ〜１２ｄの他方の側面と対向している。ここで、第１の固定電極１６ａ〜１６ｄと四角枠部５との間には絶縁溝１８ａ〜１８ｄ（図３参照）が形成され、その内部には酸化膜等の電気的絶縁材料１９ａ〜１９ｄ（図３参照）が配置され、この絶縁材料１９ａ〜１９ｄにて電気的に絶縁されている。同様に、第２の固定電極１７ａ〜１７ｄと四角枠部５との間には絶縁溝２０ａ〜２０ｄ（図４参照）が形成され、その内部には酸化膜等の電気的絶縁材料２１ａ〜２１ｄ（図４参照）が配置され、この絶縁材料２１ａ〜２１ｄにて電気的に絶縁されている。
【００２１】
同様に、図５において、四角枠部５の内壁面における可動電極１３ａ〜１３ｄと対向する面には、第１の固定電極２２ａ，２２ｂ，２２ｃ，２２ｄおよび第２の固定電極２３ａ，２３ｂ，２３ｃ，２３ｄが固定されている。第１の固定電極２２ａ〜２２ｄはベースプレート部３の上面に所定間隔ｔを隔てた位置に配置され、可動電極１３ａ〜１３ｄの一方の側面と対向している。同様に、第２の固定電極２３ａ〜２３ｄはベースプレート部３の上面に所定間隔ｔを隔てた位置に配置され、可動電極１３ａ〜１３ｄの他方の側面と対向している。ここで、第１の固定電極２２ａ〜２２ｄと四角枠部５との間には絶縁溝２４ａ〜２４ｄ（図３参照）が形成され、その内部には酸化膜等の電気的絶縁材料２５ａ〜２５ｄ（図３参照）が配置され、この絶縁材料２５ａ〜２５ｄにて電気的に絶縁されている。同様に、第２の固定電極２３ａ〜２３ｄと四角枠部５との間には絶縁溝２６ａ〜２６ｄ（図４参照）が形成され、その内部には酸化膜等の電気的絶縁材料２７ａ〜２７ｄ（図４参照）が配置され、この絶縁材料２７ａ〜２７ｄにて電気的に絶縁されている。
【００２２】
このように本比較例においては、トレンチ溝を酸化膜等で埋め込んだ絶縁材料１５ａ，１５ｂ，１９ａ〜１９ｄ，２１ａ〜２１ｄ，２５ａ〜２５ｄ，２７ａ〜２７ｄを介して可動および固定電極が四角枠部５に支持されるとともに、ベースプレート部３側から電気的に絶縁されている。
【００２３】
また、図３，４に示すように、梁構造体６と固定電極１６ａ〜１６ｄ，１７ａ〜１７ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄと四角枠部５における側壁には不純物層４０が形成され、不純物層４０には空洞２を形成するための基板エッチングを抑制する不純物が添加されている。
【００２４】
図２に示すように、第１の固定電極１６ａ〜１６ｄは配線２８により外部に電位が取り出され、また、第２の固定電極１７ａ〜１７ｄは配線２９により外部に電位が取り出されている。同様に、第１の固定電極２２ａ〜２２ｄは配線３０により外部に電位が取り出され、また、第２の固定電極２３ａ〜２３ｄは配線３１により外部に電位が取り出されている。より詳しくは、図３に示すように、第１の固定電極１６ａ〜１６ｄ，２２ａ〜２２ｄからは、酸化膜３２，３３上に形成されている配線２８，３０によりコンタクト部３４，３５を通して四角枠部５と電気的に絶縁を保った状態で外部に電位が取り出されている。また、図４に示すように、第２の固定電極１７ａ〜１７ｄ，２３ａ〜２３ｄからは、酸化膜３２，３３上に形成されている配線２９，３１によりコンタクト部３６，３７を通して四角枠部５と電気的に絶縁を保った状態で外部に電位が取り出されている。
【００２５】
また、図２に示すように、可動電極１２ａ〜１２ｄ，１３ａ〜１３ｄの電位は質量部１１と梁部９，１０を通し、配線３８，３９により（詳しくは、梁部９，１０に設けられているコンタクト部を通じて）外部に電位が取り出されている。
【００２６】
一方、基板１に形成された溝の側壁には保護膜が形成されている。図３，４では、質量部１１、固定電極１６ｂ，１７ａ，２２ｂ，２３ａの側壁に、それぞれ保護膜４１が形成されている状態を示す。つまり、図３，４に示すように、質量部１１の側壁、固定電極１６ａ〜１６ｄ，１７ａ〜１７ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄの側壁には保護膜４１が形成されている。さらに、基板１の上面には（図３，４では、四角枠部５、質量部１１、固定電極１６ａ〜１６ｄ，１７ａ〜１７ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄの上部には）、酸化膜３２，３３が形成されている。
【００２７】
このように本比較例の半導体加速度センサは、図３，５に示すように、ベースプレート部３が空洞２により区画され、四角枠部５が空洞２および溝４ａ，４ｂにより区画され、可動電極１２ａ〜１２ｄ，１３ａ〜１３ｄを有する梁構造体６が空洞２および溝４ａ〜４ｄにより区画され、固定電極１６ａ〜１６ｄ，１７ａ〜１７ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄが空洞２および溝４ａ，４ｂにより区画されている。また、溝１４ａ，１４ｂ，１８ａ〜１８ｄ，２０ａ〜２０ｄ，２４ａ〜２４ｄ，２６ａ〜２６ｄが、可動電極１２ａ〜１２ｄ，１３ａ〜１３ｄと四角枠部５との間および固定電極１６ａ〜１６ｄ，１７ａ〜１７ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄと四角枠部５との間に形成され、電気的絶縁材料１５ａ，１５ｂ，１９ａ〜１９ｄ，２１ａ〜２１ｄ，２５ａ〜２５ｄ，２７ａ〜２７ｄが埋め込まれている。
【００２８】
よって、シリコン基板１に形成した空洞２と溝４ａ〜４ｄによりベースプレート部３と四角枠部５と梁構造体６と固定電極１６ａ〜１６ｄ，１７ａ〜１７ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄとが区画されるとともに、可動電極１２ａ〜１２ｄ，１３ａ〜１３ｄと四角枠部５との間および固定電極１６ａ〜１６ｄ，１７ａ〜１７ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄと四角枠部５との間に形成された溝１４ａ，１４ｂ，１８ａ〜１８ｄ，２０ａ〜２０ｄ，２４ａ〜２４ｄ，２６ａ〜２６ｄに埋め込まれた電気的絶縁材料１５ａ，１５ｂ，１９ａ〜１９ｄ，２１ａ〜２１ｄ，２５ａ〜２５ｄ，２７ａ〜２７ｄにより電極が電気的に分離されている。
【００２９】
上述した構成において、可動電極１２ａ〜１２ｄと第１の固定電極１６ａ〜１６ｄとの間には第１のコンデンサが、また、可動電極１２ａ〜１２ｄと第２の固定電極１７ａ〜１７ｄとの間には第２のコンデンサが形成されている。同様に、可動電極１３ａ〜１３ｄと第１の固定電極２２ａ〜２２ｄとの間に第１のコンデンサが、また、可動電極１３ａ〜１３ｄと第２の固定電極２３ａ〜２３ｄとの間に第２のコンデンサが形成されている。そして、これら各コンデンサの容量が等しくなるように（加速度と静電気力が等しく釣り合うように）可動・固定電極間の印加電圧を制御することにより、その印加電圧値から加速度の大きさを求めることができることとなる。
【００３０】
このように、１枚のシリコン基板に、可動電極を有する梁構造体、および可動電極に対向配置された固定電極を作り込んだ半導体力学量センサにおいて、単層の半導体基板、即ち、単結晶シリコン基板１を用いているためセンサの断面構造を簡単化することができる。
【００３１】
次に、加速度センサの製造方法を、図６〜図１４を用いて説明する。図６〜図９および図１３は図１のＢ−Ｂ線での断面図であり、図１０，１１，１２，１４は図１のＣ−Ｃ線での断面図である。なお、製造工程の説明において、各固定電極および梁構造体の絶縁構造（支持構造）は同じであるので、図１のＢ−Ｂ，Ｃ−Ｃ断面を説明することによりその他の部位の説明は省略する。
【００３２】
まず、図６に示すように、単層の半導体基板としての単結晶シリコン基板１を用意し、シリコン基板１の上面から異方性エッチングを行い、可動および固定電極を四角枠部から電気的に絶縁するための縦方向に延びる第１の溝２０ａ，２６ａをパターン形成する。そして、シリコン基板１の上にシリコン酸化膜を成膜し、溝２０ａ，２６ａを絶縁材料（酸化膜）２１ａ，２７ａで埋め込み、かつ基板表面を酸化膜３２で覆う。
【００３３】
さらに、図７に示すように、配線材料５０を成膜しパターニングを行い、続いて、酸化膜３３を成膜して配線パターン５０を覆う。
引き続き、図８に示すように、基板１と配線材料５０の上部の酸化膜３２，３３を一部除去してコンタクトホール３６，３７を形成し、さらに、配線材料２９，３１を成膜しパターニングを行う。
【００３４】
そして、図９に示すように、基板１に構造体形成のためのマスクフォトを行い、マスク５１にて酸化膜３２，３３のエッチングを行う。続いて、マスク５１を用いてシリコン基板１の上面から異方性エッチング（トレンチエッチング）を行い、四角枠部と梁構造体と固定電極を区画形成するための縦方向に延びる溝４ａ，４ｂを形成する。図９では、質量部（１１）および固定電極（１７ａ，２３ａ）となる領域を形成する。
【００３５】
このように溝４ａ，４ｂを形成した後、図１０（図１のＣ−Ｃ相当の断面）に示すように、シリコン基板１における溝（４ａ）の内壁（底面と側壁）に不純物を導入する。不純物の導入には気相拡散法を用いる。つまり、不純物原子を含む気体雰囲気中に曝すことによって溝側壁に浸透させる。例えば、拡散炉中において、Ｂ2 Ｈ6 （ジボランガス）を含む雰囲気中に曝すことにより、溝底面を含む溝側壁表面には不純物としてＢ（ボロン）を導入した層４０が形成される。この気相拡散における不純物源としては、上述のジボラン以外に、液体であるＢＢｒ3 、ＢＣｌ3 、あるいは固体であるＢ2 Ｏ3 、Ｈ3 ＢＯ3 等を用いてもよい。
【００３６】
そして、図１１（図１のＣ−Ｃ相当の断面）に示すように、異方性を有するドライエッチングを施し溝底部の不純物層４０のみを除去する。これにより、シリコン基板１における溝側壁のみに不純物層４０が配置される。引き続き、図１２（図１のＣ−Ｃ相当の断面）に示すように、溝側壁に保護膜４１を形成し、さらに溝底面に付いた保護膜４１を除去する。これにより、溝底面を除く溝側壁に保護膜４１が配置されることになる。
【００３７】
なお、本例では溝底部の不純物層４０を除去してから保護膜４１を形成することとしたが、溝底部の不純物層４０を除去する前に保護膜４１を形成し、溝底部の保護膜４１を除去してから溝底部の不純物層４０を除去してもよい。これらの除去は共に異方性ドライエッチングにより行っているため、ガス種等のエッチング処理条件を変えることにより一連の処理で除去することが可能となり効率的である。
【００３８】
この状態で、図１３（図１のＢ−Ｂ相当の断面）に示すように、溝４ａ，４ｂの底面からシリコン基板１に対し不純物層４０をエッチング抑制部として等方性エッチングを行い、横方向に延びる空洞２を形成する。これにより、支持部（空洞２の下に位置するベースプレート部３と、空洞２および溝４ａ，４ｂの横に位置する四角枠部５）と、加速度により変位する可動電極を有する梁構造体６と、梁構造体６の可動電極に対向して配置された固定電極１７ａ，２３ａとが区画形成される。図１３では質量部１１、固定電極１７ａ，２３ａの下のシリコンのみがエッチング除去されて、特に質量部１１とベースプレート部３が完全に分離し、下部に所定の間隔ｔの空隙が形成される。この等方性エッチングの際に図１のＣ−Ｃの断面では、図１４に示すようになる。例えば、ＳＦ6 を主成分とするエッチングガスを用いて等方性エッチングを実施する場合、ボロンが導入されたシリコン層４０は不純物が導入されていないシリコン層に比してエッチングレートが小さい。このため、保護膜４１の裏面のシリコン基板１の侵蝕は図１４のように小さくなる。この形状であるならば、対向電極面積の減少はなく、図３２を用いて説明したように従来の初期容量変化に関する不具合が解消される。
【００３９】
なお、図１２〜図１４では溝側壁に不純物を導入後に保護膜４１を形成することとしたが、この保護膜４１の形成は必ずしも必要としない。具体的には、これに続く等方性エッチングにおいて不純物導入層４０と非導入層のエッチングレート比が十分大きい場合には側壁の侵蝕自身が無視できるほど小さくなるため保護膜は不要となる。
【００４０】
最後に、エッチングマスク５１を除去すると、図４に示す加速度センサを形成することができる。
以上のように、半導体基板の等方性エッチングの際の構造体（可動電極、固定電極）の厚さバラツキに起因する静電容量のバラツキが低減される。詳しくは、可動電極を有する梁構造体、および可動電極に対向配置された固定電極を作り込んだ半導体力学量センサにおいて、これら構造体（可動電極、固定電極）を区画する溝の側壁に不純物を導入し、即ち、可動電極と固定電極の少なくとも側壁に不純物を添加することにより、等方性エッチングのエッチレートを抑制し基板の侵蝕を抑制することができる。その結果、可動電極と固定電極間の静電容量がバラツクことに起因するセンサの感度バラツキを低減することができる。
【００４１】
以下に、応用例を説明する。
上述した説明においては溝側壁に不純物を導入するために気相拡散法を用いたが、他の手段として固相拡散法を用いてもよい。つまり、溝側壁に不純物を含む物質の層を形成し、かつ熱処理により溝側壁に浸透させる。例えば、キャリアガスのＮ2 に少量のＯ2 と不純物ガス（Ｂ2 Ｈ6 ）を拡散炉に導入する。すると、Ｂ2 Ｈ6 とＯ2 が反応し、Ｂ2 Ｏ3 （ボロンガラス）がシリコン表面上に析出・堆積される。この後、不純物ガスの導入を止め、炉の温度をさらに上げて反応を進めると、シリコン表面のＢ2 Ｏ3 層からボロン（Ｂ）がシリコンに拡散（ドライブイン拡散）すると同時にシリコン表面が酸化される。次に、このＢ2 Ｏ3 層およびシリコン酸化物層を除去する。これにより、溝底部を含む溝側壁に不純物層が形成される。以降、上述の気相拡散法の場合と同様に異方性エッチングにて溝底部の不純物層を除去するとともに溝側壁のみに保護膜を形成し、等方性エッチングを実施する。この時、気相拡散法の場合と同様に溝底部の不純物層を除去する前に保護膜を形成する工程を採ることも可能である。さらに、この固相拡散の場合には、溝側壁に不純物源として形成されるＢ2 Ｏ3 層あるいは酸化物層自体を保護膜として利用することも可能である。この場合、以下の手順を踏むことになる。まず、溝底部を含む溝側壁にＢ2 Ｏ3 層を堆積する。この後、ドライブイン拡散させるが、この時にはシリコン酸化物も形成されている。次に、異方性ドライエッチにより溝底部のＢ2 Ｏ3 層およびシリコン酸化物層を除去し、さらに不純物層を除去する。この時点で溝側壁のみにＢ2 Ｏ3 層およびシリコン酸化物層が形成された状態を作ることができ、以降、等方性エッチングを実施すればよい。
【００４２】
また、上の例ではボロン（Ｂ）をシリコン中に拡散させた後に溝底部のＢ2 Ｏ3 層およびシリコン酸化物層を除去するとしたが、Ｂ2 Ｏ3 層堆積後、ドライブイン拡散前に溝底部のＢ2 Ｏ3 層を除去することも可能である。この除去にも異方性ドライエッチングが利用できる。然る後にドライブイン拡散すれば溝底部には不純物層が形成されないため、その除去も不要になるという利点がある。このように、溝底面を含む溝側壁に不純物を含む物質の層（不純物層）を形成し、異方性エッチングにより溝底部の物質層（不純物層）のみ除去した後、熱処理により溝側壁に浸透させるようにすることもできる。
【００４３】
溝側壁に不純物を導入する他の手段としてイオン注入法が利用できる。つまり、不純物をイオン注入により溝側壁に注入した後、熱処理によって活性化させる。溝側壁に効果的にイオン照射するためにはウェハ面に対して垂直に照射するのではなく注入角度を設けるとよい。この注入角度は溝開口幅と溝深さによって適正に調整する。さらに、各方向を向いた溝側壁に漏れなくイオン照射するためにウェハを回転させる。一般的にこれらの溝は交差（直交）する２方向のみに形成される場合が多く、こうした場合には９０度毎の４回回転により均一に照射することができる。この後の工程は前述の気相拡散の場合と同様である。なお、こうした斜めイオン注入を用いたとしても、溝底部にイオン照射は避けられない。従って、気相拡散、固相拡散の場合と同様に溝底部のイオン注入層を異方性エッチングにより除去することが必要である。
【００４４】
溝側壁に不純物を導入する他の手段として、不純物を含む基板材料自体を溝側壁に成膜する方法が利用できる。つまり、溝を形成した後、溝側壁に不純物層をエピタキシャル成長させる。具体的工程としては、まず前処理として、フッ酸により自然酸化膜の除去を行う。次に、エピタキシャル成長を行う装置内において、圧力８０Ｔｏｒｒ、基板温度９００〜１１００℃、水素雰囲気にて再度表面処理を行う。引き続いて、同一装置内で、原料ガスとしてジクロルシラン（ＳｉＨ2 Ｃｌ2 ）、水素、塩酸（ＨＣｌ）を導入し、圧力８０Ｔｏｒｒ、基板温度８００〜１０００℃にて基板材料であるシリコンをエピタキシャル成長させる。ここで、エピタキシャル層に不純物としてリン（Ｐ）を含ませる場合には原料ガスとしてホスフィン（ＰＨ3 ）を加える。同様に、ボロン（Ｂ）を含ませる場合にはジボラン（Ｂ2 Ｈ6 ）を導入する。これにより、溝側壁には基板と結晶性において連続的な不純物層が形成される。なお、このエピタキシャル成長の工程において、基板表面には酸化膜、窒化膜が存在するためエピタキシャル層が成長しない。さらに、溝底面のエピタキシャル層を異方性エッチングで除去する。
【００４５】
なお、このように成膜によって不純物層（不純物を含む基板材料）を溝側壁に形成する場合には、当然成膜した不純物層の厚さだけ溝の幅が狭くなる。換言すれば、構造体の幅が広くなってしまう。従って、異方性エッチングによって溝を形成する際には、この幅の変化量を考慮して予め溝幅を広くする必要がある。具体的には、異方性エッチングのパターンを決めるフォトマスクにこの変化量を加味したパターン修正を施せばよい。
【００４６】
以上述べてきた、気相拡散法、固相拡散法、イオン注入法、溝内へのエピ層形成法いずれにしても、溝底部に形成された不純物層を除去する工程が必要であった。そして、そのために異方性ドライエッチングを用いる方法を示したが、他の方法を示す。溝の底面を含む側壁に不純物を導入した後、イオン注入により溝底部にのみ選択的に別の不純物（イオン）を導入（注入）する方法を用いてもよい。これまで示したボロン注入の場合には別の原子として例えばＰ（リン）を注入する。イオン注入角度を垂直にすることにより溝底部のみに効率的にＰイオンを注入することが可能である。これにより先に導入した不純物であるボロンの効果を低減することができ、等方性エッチングにおけるエッチレートの低下を抑止できる。特に、先に導入されたボロンより多くのリン原子を導入することにより、不純物が導入されていないシリコンよりむしろエッチレートを高くすることも可能である。ここに示した方法は気相拡散法、固相拡散法、イオン注入法いずれの場合にも適用可能である。
（第２の比較例）
次に、第２の比較例を、第１の比較例との相違点を中心に説明する。
【００４７】
以下、図１のＣ−Ｃ断面における図１５〜図２０に示す工程図に従って説明する。
まず、図１５に示すように、単結晶シリコン基板１上に四角枠部・梁構造体・固定電極形成領域を除く領域にマスク材料７０を設け、図１６に示すように異方性エッチングを施し溝７１を設ける。つまり、シリコン基板１の上面から異方性エッチングを行い、少なくとも梁構造体と固定電極を形成する領域に縦方向に延びる第１の溝７１を形成する。異方性エッチング手法としては、ドライエッチング、ウェットエッチングの双方が利用できる。一般に電極等を形成した後ではそれらの材料の侵蝕のおそれがあるためウェットエッチングの採用が困難であるが、ここではその心配がない。特に、シリコン基板１として（１１０）基板を用いれば水酸化カリウム（ＫＯＨ）溶液等によるウェットエッチングが利用できる。ウェットエッチングではバッチ処理が容易なため生産性に優れ、コストダウンを図ることができる。マスク材料７０としては、異方性エッチングに際し、基板１との選択比が十分に得られる材料、たとえばシリコン酸化膜、シリコン窒化膜、レジスト等を用いる。異方性エッチングの深さは梁構造体の厚さに相当する値とする。
【００４８】
次に、図１７に示すように、選択エピタキシャル成長を行い、前述の溝７１を埋め込む。埋め込み材料７２はエッチングを抑制する不純物を含む単結晶シリコン（基板材料）である。具体的な成膜条件は第１の比較例で示したエピタキシャル成長条件と同一である。選択エピタキシャル成長条件を用いない場合には、マスク材７０上にも成膜されることになり、エッチバック、研磨等の方法によりこれを除去する必要がある。
【００４９】
然る後、図１８に示すように、マスク材７０を除去すれば、梁構造体、固定電極となる領域にエッチング抑制領域が形成される。この後、図１９に示すように、シリコン基板１の上面から異方性エッチングを行い、四角枠部と梁構造体と固定電極を区画形成するための縦方向に延びる第２の溝７３を形成する。
【００５０】
さらに、図２０に示すように、溝７３の底面からシリコン基板１に対し不純物を含む基板材料（７２）をエッチング抑制部として等方性エッチングを行い、横方向に延びる空洞２を形成する。つまり、四角枠部と梁構造体と固定電極はエッチングが抑制される不純物が導入されているため、等方性エッチング時の侵蝕を抑えることができる。この空洞２により、支持部（ベースプレート部＋四角枠部）と梁構造体と固定電極とが区画形成される。
【００５１】
なお、図１５におけるマスク形成時には、その後の梁構造体と固定電極の間のエッチング時のマスクとのアライメントずれを考慮して、マスク開口面積を大きめにしておくことが有効である。
（実施の形態）
次に、この発明を具現化した実施の形態を、第１及び第２の比較例との相違点を中心に説明する。
【００５２】
第２の比較例では梁構造体・固定電極形成領域の全体をエッチング抑制層とする方法を述べたが、本実施の形態においては領域全体をエッチング抑制層しておらず、必要な箇所のみ配置している。
【００５３】
詳しくは、図２１に示すように、シリコン基板１の上面にマスク材８０をパターニングし、図２２に示すように、シリコン基板１の上面から異方性エッチングを行い、四角枠部と梁構造体と固定電極を形成する領域内における外周部に縦方向に延びる第１の溝８１を形成する。そして、図２３に示すように、第１の溝８１にエッチングを抑制する不純物を含む基板材料８２を埋め込み、図２４に示すようにマスク材８０を除去する。
【００５４】
さらに、図２５に示すように、シリコン基板１の上面からマスク８４を用いて異方性エッチングを行い、少なくとも梁構造体と固定電極を区画形成するための縦方向に延びる溝８３を形成する。引き続き、図２６に示すように、溝８３の底面からシリコン基板１に対し不純物を含む基板材料８２をエッチング抑制部として等方性エッチングを行い、横方向に延びる空洞２を形成する。これにより、支持部（ベースプレート部＋四角枠部）と梁構造体と固定電極とが区画形成される。
【００５５】
このように、梁構造体・固定電極形成領域内における外周部のみをエッチング抑制部とすることにより、第１及び第２の比較例に比べ以下のメリットがある。梁構造体・固定電極領域の幅が一定でない場合には、溝の埋め込み工程において、幅の狭い溝の埋め込みが完了しても幅の広い溝の埋め込みが完了していないという事が生じるが、これに対し、梁構造体・固定電極領域内における外周部のみに一定幅の溝を形成すればこれを回避することができる。
【図面の簡単な説明】
【図１】 比較例及び実施の形態における加速度センサの平面図。
【図２】 加速度センサの斜視図。
【図３】 図１におけるＡ−Ａ線での断面図。
【図４】 図１におけるＢ−Ｂ線での断面図。
【図５】 配線を取り除いた状態での加速度センサの斜視図。
【図６】 第１の比較例における加速度センサの製造工程を説明するための断面図。
【図７】 加速度センサの製造工程を説明するための断面図。
【図８】 加速度センサの製造工程を説明するための断面図。
【図９】 加速度センサの製造工程を説明するための断面図。
【図１０】 加速度センサの製造工程を説明するための断面図。
【図１１】 加速度センサの製造工程を説明するための断面図。
【図１２】 加速度センサの製造工程を説明するための断面図。
【図１３】 加速度センサの製造工程を説明するための断面図。
【図１４】 加速度センサの製造工程を説明するための断面図。
【図１５】 第２の比較例における加速度センサの製造工程を説明するための断面図。
【図１６】 加速度センサの製造工程を説明するための断面図。
【図１７】 加速度センサの製造工程を説明するための断面図。
【図１８】 加速度センサの製造工程を説明するための断面図。
【図１９】 加速度センサの製造工程を説明するための断面図。
【図２０】 加速度センサの製造工程を説明するための断面図。
【図２１】 実施の形態における加速度センサの製造工程を説明するための断面図。
【図２２】 加速度センサの製造工程を説明するための断面図。
【図２３】 加速度センサの製造工程を説明するための断面図。
【図２４】 加速度センサの製造工程を説明するための断面図。
【図２５】 加速度センサの製造工程を説明するための断面図。
【図２６】 加速度センサの製造工程を説明するための断面図。
【図２７】 従来技術を説明するための加速度センサの平面図。
【図２８】 図２７におけるＸ−Ｘ線での断面図。
【図２９】 加速度センサの製造工程を説明するための断面図。
【図３０】 加速度センサの製造工程を説明するための断面図。
【図３１】 加速度センサの製造工程を説明するための断面図。
【図３２】 加速度センサの製造工程を説明するための断面図。
【符号の説明】
２…空洞、４ａ〜４ｄ…溝、５…四角枠部、６…梁構造体、１２，１３…可動電極、１２ａ〜１２ｄ，１３ａ〜１３ｄ…可動電極、１６，１７，２２，２３…固定電極、１６ａ〜１６ｄ，１７ａ〜１７ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄ…固定電極、４０…不純物層、７１…溝、７２…埋め込み材料、７３…溝、８１…溝、８２…基板材料、８３…溝。
【発明の属する技術分野】
この発明は、可動電極を有する梁構造体を具備し、例えば、加速度やヨーレートや振動等の力学量を検出する半導体力学量センサの製造方法に関するものである。
【０００２】
【従来の技術】
従来、この種のセンサ構造体として、特開２０００−２８６４３０公報に開示されたものがある。このセンサを、図２７の平面図、図２８の縦断面図を用いて説明する。
【０００３】
図２８において、シリコン基板１００には、横方向に延びる空洞１０１と縦方向に延びる溝１０２が形成され、空洞１０１の下にベースプレート部１０３が区画されるとともに、空洞１０１および溝１０２により四角枠部１０４（図２７参照）と、可動電極１０５を有する梁構造体１０６（図２７参照）と、固定電極１０７（図２７参照）が区画されている。固定電極１０７は梁構造体１０６の可動電極１０５と対向している。可動電極１０５と四角枠部１０４との間および固定電極１０７と四角枠部１０４との間に、図２８に示すように溝１０８が形成され、この溝１０８の内部に電気的絶縁材料１０９が埋め込まれている。そして、可動電極１０５と固定電極１０７とでコンデンサが形成され、このコンデンサの静電容量の変化に基づいて加速度を検出することができる。
【０００４】
製造の際には、図２９に示すように、シリコン基板１００の上面に溝１０８を形成するとともに絶縁材料１０９を埋め込み、さらに、基板１００の上に絶縁膜１１０，１１１および配線材１１２，１１３を配置するとともに、シリコン基板１００の上面から異方性エッチングを行い、四角枠部と梁構造体と固定電極を区画形成するための縦方向に延びる溝１０２を形成し、溝１０２の底面を除く溝１０２の側壁に保護膜１１４を形成する。次に、溝１０２の底面からシリコン基板１００に対し等方性エッチングを行い、図３０に示すように、横方向に延びる空洞１０１を形成する。その結果、空洞１０１の下に位置するベースプレート部１０３と、四角枠部１０４と、梁構造体１０６と、固定電極１０７とが区画形成される。このようにして、マイクロマシニング技術を用いて半導体基板を加工して可動電極を有する梁構造体、および可動電極に対向する固定電極が半導体基板に作り込まれる。
【０００５】
【発明が解決しようとする課題】
ところが、以下のような改良の余地があることが分かった。図３１，３２は図２７におけるＹ−Ｙ断面を示しており、それぞれ図２９，３０に相当する工程時点のものである。図３１における溝１０２の底面からシリコン基板１００に対し等方性エッチングを行い、図３２に示すように、横方向に延びる空洞１０１を形成する際、エッチングは等方的に進行するため、保護膜１１４の裏側のシリコン基板１００も侵蝕される。梁構造体１０６の可動電極１０５と固定電極１０７の対面配置はセンシング動作においてキャパシタを形成しており、こうした侵蝕はキャパシタの対向電極面積が溝深さによって規定される値に対して変化することを意味する。図３２における距離ｄがその変化量を示す。対向電極面積が変化すれば、キャパシタの初期容量が変化してしまうこととなり、センシング回路の設計に支障を来たす。ただし、この侵蝕量つまり変化量が一定であれば予めその変化量を考慮に入れ設計することも可能である。しかし、一般にはこの侵蝕量にはウェハの面内分布、またはウェハ間の変動が含まれ、一定とすることは困難である。
【０００６】
本発明は上述した技術的背景に鑑みてなされたもので、可動電極と固定電極間の静電容量がバラツクことに起因するセンサの感度バラツキを低減することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１に記載の半導体力学量センサの製造方法によれば、半導体基板の上面から異方性エッチングが行われ、 少なくとも梁構造体を形成するための梁構造体形成領域と固定電極を形成するための固定電極形成領域とをそれぞれ区画形成するための縦方向に延びる第１の溝が形成される。そして、第１の溝にエッチングを抑制する不純物を含む基板材料が埋め込まれる。さらに、半導体基板の上面からエッチングが行われ、少なくとも梁構造体と固定電極を区画形成するための溝であって前記不純物を含む基板材料が埋め込まれた第１の溝に沿って縦方向に延びる第２の溝が形成される。引き続き、第２の溝の底面から半導体基板に対し不純物を含む基板材料をエッチング抑制部として等方性エッチングが行われ、横方向に延びる空洞が形成され、支持部と梁構造体と固定電極とが区画形成される。これにより、可動電極を有する梁構造体、および可動電極に対向配置された固定電極を作り込んだ半導体力学量センサにおいて、これら構造体（可動電極、固定電極）を区画する溝の側壁に不純物を導入することによって等方性エッチングのエッチレートを抑制し基板の侵蝕を抑制することができる。その結果、可動電極と固定電極間の静電容量がバラツクことに起因するセンサの感度バラツキを低減することができる。
【００１３】
【発明の実施の形態】
（第１の比較例）
以下、この発明を具体化した実施の形態の説明に先立ち、第１の比較例を図面に従って説明する。
【００１４】
図１，２には、本比較例における加速度センサを示す。図１は、加速度センサの平面図であり、図２は、加速度センサの斜視図である。また、図３には図１のＡ−Ａ線での断面を、図４には図１のＢ−Ｂ線での断面を示す。
【００１５】
図５は加速度センサの配線を取り除いた状態での斜視図を示している。つまり、図２は、本センサの配線を含む斜視図であり、これに対し、図５では配線を除いたものとなっている。
【００１６】
図３において、単層の半導体基板としてのシリコン基板１の内部には空洞２が形成されており、この空洞２は所定の厚さｔを有し、かつ、横方向（水平方向）に延びている。基板１における空洞２の下の部位がベースプレート部３となっている。つまり、空洞２によりベースプレート部３が区画され、空洞２の下にベースプレート部３が位置している。また、基板１における空洞２の上の部位において、図１，３に示すように、溝４ａ，４ｂ，４ｃ，４ｄが形成され、この溝４ａ〜４ｄは縦方向に延び、かつ、空洞２に達している。この空洞２および溝４ａ〜４ｄにより、図５に示すように、四角枠部５および梁構造体６が区画形成されている。四角枠部５は、空洞２および溝４ａ，４ｂの横に位置し、ベースプレート部３の上面に立設されている。この四角枠部５は基板１の側壁にて構成されている。また、梁構造体６は、空洞２の上に位置し、四角枠部５から延びている。このとき、梁構造体６はベースプレート部３の上面から所定の間隔ｔをおいて配置されている。さらに、空洞２および溝４ａ，４ｂにより、固定電極１６ａ〜１６ｄ，１７ａ〜１７ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄが区画され、これら固定電極は空洞２の上に位置し、四角枠部５から延びている（詳細は後述する）。
【００１７】
本比較例においては、ベースプレート部３と四角枠部５により、梁構造体と固定電極を支持するための支持部を構成している。
図５において、梁構造体６は、アンカー部７，８と、梁部９，１０と、質量部１１と、可動電極１２ａ，１２ｂ，１２ｃ，１２ｄ，１３ａ，１３ｂ，１３ｃ，１３ｄを備えている。四角枠部５における対向する内壁面においてアンカー部７，８が突設され、アンカー部７，８には梁部９，１０を介して質量部１１が連結支持されている。つまり、質量部１１は、四角枠部５の内方においてアンカー部７，８により架設され、かつ、ベースプレート部３の上面において所定間隔ｔを隔てた位置に配置されている。
【００１８】
アンカー部７，８と梁部９，１０との間には絶縁溝１４ａ，１４ｂが形成され、その内部には酸化膜等の電気的絶縁材料１５ａ，１５ｂが配置され、この絶縁材料１５ａ，１５ｂにて電気的に絶縁されている。
【００１９】
質量部１１における一方の側面からは４つの可動電極１２ａ〜１２ｄが突出している。また、質量部１１における他方の側面からは４つの可動電極１３ａ〜１３ｄが突出している。可動電極１２ａ〜１２ｄ，１３ａ〜１３ｄは、等間隔で平行に延びる櫛歯状の形状になっている。このように、梁構造体６は、力学量である加速度により変位する可動電極１２ａ〜１２ｄ，１３ａ〜１３ｄを有する。
【００２０】
図５において、四角枠部５の内壁面における可動電極１２ａ〜１２ｄと対向する面には、第１の固定電極１６ａ，１６ｂ，１６ｃ，１６ｄおよび第２の固定電極１７ａ，１７ｂ，１７ｃ，１７ｄが固定されている。第１の固定電極１６ａ〜１６ｄはベースプレート部３の上面に所定間隔ｔを隔てた位置に配置され、可動電極１２ａ〜１２ｄの一方の側面と対向している。同様に、第２の固定電極１７ａ〜１７ｄはベースプレート部３の上面に所定間隔ｔを隔てた位置に配置され、可動電極１２ａ〜１２ｄの他方の側面と対向している。ここで、第１の固定電極１６ａ〜１６ｄと四角枠部５との間には絶縁溝１８ａ〜１８ｄ（図３参照）が形成され、その内部には酸化膜等の電気的絶縁材料１９ａ〜１９ｄ（図３参照）が配置され、この絶縁材料１９ａ〜１９ｄにて電気的に絶縁されている。同様に、第２の固定電極１７ａ〜１７ｄと四角枠部５との間には絶縁溝２０ａ〜２０ｄ（図４参照）が形成され、その内部には酸化膜等の電気的絶縁材料２１ａ〜２１ｄ（図４参照）が配置され、この絶縁材料２１ａ〜２１ｄにて電気的に絶縁されている。
【００２１】
同様に、図５において、四角枠部５の内壁面における可動電極１３ａ〜１３ｄと対向する面には、第１の固定電極２２ａ，２２ｂ，２２ｃ，２２ｄおよび第２の固定電極２３ａ，２３ｂ，２３ｃ，２３ｄが固定されている。第１の固定電極２２ａ〜２２ｄはベースプレート部３の上面に所定間隔ｔを隔てた位置に配置され、可動電極１３ａ〜１３ｄの一方の側面と対向している。同様に、第２の固定電極２３ａ〜２３ｄはベースプレート部３の上面に所定間隔ｔを隔てた位置に配置され、可動電極１３ａ〜１３ｄの他方の側面と対向している。ここで、第１の固定電極２２ａ〜２２ｄと四角枠部５との間には絶縁溝２４ａ〜２４ｄ（図３参照）が形成され、その内部には酸化膜等の電気的絶縁材料２５ａ〜２５ｄ（図３参照）が配置され、この絶縁材料２５ａ〜２５ｄにて電気的に絶縁されている。同様に、第２の固定電極２３ａ〜２３ｄと四角枠部５との間には絶縁溝２６ａ〜２６ｄ（図４参照）が形成され、その内部には酸化膜等の電気的絶縁材料２７ａ〜２７ｄ（図４参照）が配置され、この絶縁材料２７ａ〜２７ｄにて電気的に絶縁されている。
【００２２】
このように本比較例においては、トレンチ溝を酸化膜等で埋め込んだ絶縁材料１５ａ，１５ｂ，１９ａ〜１９ｄ，２１ａ〜２１ｄ，２５ａ〜２５ｄ，２７ａ〜２７ｄを介して可動および固定電極が四角枠部５に支持されるとともに、ベースプレート部３側から電気的に絶縁されている。
【００２３】
また、図３，４に示すように、梁構造体６と固定電極１６ａ〜１６ｄ，１７ａ〜１７ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄと四角枠部５における側壁には不純物層４０が形成され、不純物層４０には空洞２を形成するための基板エッチングを抑制する不純物が添加されている。
【００２４】
図２に示すように、第１の固定電極１６ａ〜１６ｄは配線２８により外部に電位が取り出され、また、第２の固定電極１７ａ〜１７ｄは配線２９により外部に電位が取り出されている。同様に、第１の固定電極２２ａ〜２２ｄは配線３０により外部に電位が取り出され、また、第２の固定電極２３ａ〜２３ｄは配線３１により外部に電位が取り出されている。より詳しくは、図３に示すように、第１の固定電極１６ａ〜１６ｄ，２２ａ〜２２ｄからは、酸化膜３２，３３上に形成されている配線２８，３０によりコンタクト部３４，３５を通して四角枠部５と電気的に絶縁を保った状態で外部に電位が取り出されている。また、図４に示すように、第２の固定電極１７ａ〜１７ｄ，２３ａ〜２３ｄからは、酸化膜３２，３３上に形成されている配線２９，３１によりコンタクト部３６，３７を通して四角枠部５と電気的に絶縁を保った状態で外部に電位が取り出されている。
【００２５】
また、図２に示すように、可動電極１２ａ〜１２ｄ，１３ａ〜１３ｄの電位は質量部１１と梁部９，１０を通し、配線３８，３９により（詳しくは、梁部９，１０に設けられているコンタクト部を通じて）外部に電位が取り出されている。
【００２６】
一方、基板１に形成された溝の側壁には保護膜が形成されている。図３，４では、質量部１１、固定電極１６ｂ，１７ａ，２２ｂ，２３ａの側壁に、それぞれ保護膜４１が形成されている状態を示す。つまり、図３，４に示すように、質量部１１の側壁、固定電極１６ａ〜１６ｄ，１７ａ〜１７ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄの側壁には保護膜４１が形成されている。さらに、基板１の上面には（図３，４では、四角枠部５、質量部１１、固定電極１６ａ〜１６ｄ，１７ａ〜１７ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄの上部には）、酸化膜３２，３３が形成されている。
【００２７】
このように本比較例の半導体加速度センサは、図３，５に示すように、ベースプレート部３が空洞２により区画され、四角枠部５が空洞２および溝４ａ，４ｂにより区画され、可動電極１２ａ〜１２ｄ，１３ａ〜１３ｄを有する梁構造体６が空洞２および溝４ａ〜４ｄにより区画され、固定電極１６ａ〜１６ｄ，１７ａ〜１７ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄが空洞２および溝４ａ，４ｂにより区画されている。また、溝１４ａ，１４ｂ，１８ａ〜１８ｄ，２０ａ〜２０ｄ，２４ａ〜２４ｄ，２６ａ〜２６ｄが、可動電極１２ａ〜１２ｄ，１３ａ〜１３ｄと四角枠部５との間および固定電極１６ａ〜１６ｄ，１７ａ〜１７ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄと四角枠部５との間に形成され、電気的絶縁材料１５ａ，１５ｂ，１９ａ〜１９ｄ，２１ａ〜２１ｄ，２５ａ〜２５ｄ，２７ａ〜２７ｄが埋め込まれている。
【００２８】
よって、シリコン基板１に形成した空洞２と溝４ａ〜４ｄによりベースプレート部３と四角枠部５と梁構造体６と固定電極１６ａ〜１６ｄ，１７ａ〜１７ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄとが区画されるとともに、可動電極１２ａ〜１２ｄ，１３ａ〜１３ｄと四角枠部５との間および固定電極１６ａ〜１６ｄ，１７ａ〜１７ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄと四角枠部５との間に形成された溝１４ａ，１４ｂ，１８ａ〜１８ｄ，２０ａ〜２０ｄ，２４ａ〜２４ｄ，２６ａ〜２６ｄに埋め込まれた電気的絶縁材料１５ａ，１５ｂ，１９ａ〜１９ｄ，２１ａ〜２１ｄ，２５ａ〜２５ｄ，２７ａ〜２７ｄにより電極が電気的に分離されている。
【００２９】
上述した構成において、可動電極１２ａ〜１２ｄと第１の固定電極１６ａ〜１６ｄとの間には第１のコンデンサが、また、可動電極１２ａ〜１２ｄと第２の固定電極１７ａ〜１７ｄとの間には第２のコンデンサが形成されている。同様に、可動電極１３ａ〜１３ｄと第１の固定電極２２ａ〜２２ｄとの間に第１のコンデンサが、また、可動電極１３ａ〜１３ｄと第２の固定電極２３ａ〜２３ｄとの間に第２のコンデンサが形成されている。そして、これら各コンデンサの容量が等しくなるように（加速度と静電気力が等しく釣り合うように）可動・固定電極間の印加電圧を制御することにより、その印加電圧値から加速度の大きさを求めることができることとなる。
【００３０】
このように、１枚のシリコン基板に、可動電極を有する梁構造体、および可動電極に対向配置された固定電極を作り込んだ半導体力学量センサにおいて、単層の半導体基板、即ち、単結晶シリコン基板１を用いているためセンサの断面構造を簡単化することができる。
【００３１】
次に、加速度センサの製造方法を、図６〜図１４を用いて説明する。図６〜図９および図１３は図１のＢ−Ｂ線での断面図であり、図１０，１１，１２，１４は図１のＣ−Ｃ線での断面図である。なお、製造工程の説明において、各固定電極および梁構造体の絶縁構造（支持構造）は同じであるので、図１のＢ−Ｂ，Ｃ−Ｃ断面を説明することによりその他の部位の説明は省略する。
【００３２】
まず、図６に示すように、単層の半導体基板としての単結晶シリコン基板１を用意し、シリコン基板１の上面から異方性エッチングを行い、可動および固定電極を四角枠部から電気的に絶縁するための縦方向に延びる第１の溝２０ａ，２６ａをパターン形成する。そして、シリコン基板１の上にシリコン酸化膜を成膜し、溝２０ａ，２６ａを絶縁材料（酸化膜）２１ａ，２７ａで埋め込み、かつ基板表面を酸化膜３２で覆う。
【００３３】
さらに、図７に示すように、配線材料５０を成膜しパターニングを行い、続いて、酸化膜３３を成膜して配線パターン５０を覆う。
引き続き、図８に示すように、基板１と配線材料５０の上部の酸化膜３２，３３を一部除去してコンタクトホール３６，３７を形成し、さらに、配線材料２９，３１を成膜しパターニングを行う。
【００３４】
そして、図９に示すように、基板１に構造体形成のためのマスクフォトを行い、マスク５１にて酸化膜３２，３３のエッチングを行う。続いて、マスク５１を用いてシリコン基板１の上面から異方性エッチング（トレンチエッチング）を行い、四角枠部と梁構造体と固定電極を区画形成するための縦方向に延びる溝４ａ，４ｂを形成する。図９では、質量部（１１）および固定電極（１７ａ，２３ａ）となる領域を形成する。
【００３５】
このように溝４ａ，４ｂを形成した後、図１０（図１のＣ−Ｃ相当の断面）に示すように、シリコン基板１における溝（４ａ）の内壁（底面と側壁）に不純物を導入する。不純物の導入には気相拡散法を用いる。つまり、不純物原子を含む気体雰囲気中に曝すことによって溝側壁に浸透させる。例えば、拡散炉中において、Ｂ2 Ｈ6 （ジボランガス）を含む雰囲気中に曝すことにより、溝底面を含む溝側壁表面には不純物としてＢ（ボロン）を導入した層４０が形成される。この気相拡散における不純物源としては、上述のジボラン以外に、液体であるＢＢｒ3 、ＢＣｌ3 、あるいは固体であるＢ2 Ｏ3 、Ｈ3 ＢＯ3 等を用いてもよい。
【００３６】
そして、図１１（図１のＣ−Ｃ相当の断面）に示すように、異方性を有するドライエッチングを施し溝底部の不純物層４０のみを除去する。これにより、シリコン基板１における溝側壁のみに不純物層４０が配置される。引き続き、図１２（図１のＣ−Ｃ相当の断面）に示すように、溝側壁に保護膜４１を形成し、さらに溝底面に付いた保護膜４１を除去する。これにより、溝底面を除く溝側壁に保護膜４１が配置されることになる。
【００３７】
なお、本例では溝底部の不純物層４０を除去してから保護膜４１を形成することとしたが、溝底部の不純物層４０を除去する前に保護膜４１を形成し、溝底部の保護膜４１を除去してから溝底部の不純物層４０を除去してもよい。これらの除去は共に異方性ドライエッチングにより行っているため、ガス種等のエッチング処理条件を変えることにより一連の処理で除去することが可能となり効率的である。
【００３８】
この状態で、図１３（図１のＢ−Ｂ相当の断面）に示すように、溝４ａ，４ｂの底面からシリコン基板１に対し不純物層４０をエッチング抑制部として等方性エッチングを行い、横方向に延びる空洞２を形成する。これにより、支持部（空洞２の下に位置するベースプレート部３と、空洞２および溝４ａ，４ｂの横に位置する四角枠部５）と、加速度により変位する可動電極を有する梁構造体６と、梁構造体６の可動電極に対向して配置された固定電極１７ａ，２３ａとが区画形成される。図１３では質量部１１、固定電極１７ａ，２３ａの下のシリコンのみがエッチング除去されて、特に質量部１１とベースプレート部３が完全に分離し、下部に所定の間隔ｔの空隙が形成される。この等方性エッチングの際に図１のＣ−Ｃの断面では、図１４に示すようになる。例えば、ＳＦ6 を主成分とするエッチングガスを用いて等方性エッチングを実施する場合、ボロンが導入されたシリコン層４０は不純物が導入されていないシリコン層に比してエッチングレートが小さい。このため、保護膜４１の裏面のシリコン基板１の侵蝕は図１４のように小さくなる。この形状であるならば、対向電極面積の減少はなく、図３２を用いて説明したように従来の初期容量変化に関する不具合が解消される。
【００３９】
なお、図１２〜図１４では溝側壁に不純物を導入後に保護膜４１を形成することとしたが、この保護膜４１の形成は必ずしも必要としない。具体的には、これに続く等方性エッチングにおいて不純物導入層４０と非導入層のエッチングレート比が十分大きい場合には側壁の侵蝕自身が無視できるほど小さくなるため保護膜は不要となる。
【００４０】
最後に、エッチングマスク５１を除去すると、図４に示す加速度センサを形成することができる。
以上のように、半導体基板の等方性エッチングの際の構造体（可動電極、固定電極）の厚さバラツキに起因する静電容量のバラツキが低減される。詳しくは、可動電極を有する梁構造体、および可動電極に対向配置された固定電極を作り込んだ半導体力学量センサにおいて、これら構造体（可動電極、固定電極）を区画する溝の側壁に不純物を導入し、即ち、可動電極と固定電極の少なくとも側壁に不純物を添加することにより、等方性エッチングのエッチレートを抑制し基板の侵蝕を抑制することができる。その結果、可動電極と固定電極間の静電容量がバラツクことに起因するセンサの感度バラツキを低減することができる。
【００４１】
以下に、応用例を説明する。
上述した説明においては溝側壁に不純物を導入するために気相拡散法を用いたが、他の手段として固相拡散法を用いてもよい。つまり、溝側壁に不純物を含む物質の層を形成し、かつ熱処理により溝側壁に浸透させる。例えば、キャリアガスのＮ2 に少量のＯ2 と不純物ガス（Ｂ2 Ｈ6 ）を拡散炉に導入する。すると、Ｂ2 Ｈ6 とＯ2 が反応し、Ｂ2 Ｏ3 （ボロンガラス）がシリコン表面上に析出・堆積される。この後、不純物ガスの導入を止め、炉の温度をさらに上げて反応を進めると、シリコン表面のＢ2 Ｏ3 層からボロン（Ｂ）がシリコンに拡散（ドライブイン拡散）すると同時にシリコン表面が酸化される。次に、このＢ2 Ｏ3 層およびシリコン酸化物層を除去する。これにより、溝底部を含む溝側壁に不純物層が形成される。以降、上述の気相拡散法の場合と同様に異方性エッチングにて溝底部の不純物層を除去するとともに溝側壁のみに保護膜を形成し、等方性エッチングを実施する。この時、気相拡散法の場合と同様に溝底部の不純物層を除去する前に保護膜を形成する工程を採ることも可能である。さらに、この固相拡散の場合には、溝側壁に不純物源として形成されるＢ2 Ｏ3 層あるいは酸化物層自体を保護膜として利用することも可能である。この場合、以下の手順を踏むことになる。まず、溝底部を含む溝側壁にＢ2 Ｏ3 層を堆積する。この後、ドライブイン拡散させるが、この時にはシリコン酸化物も形成されている。次に、異方性ドライエッチにより溝底部のＢ2 Ｏ3 層およびシリコン酸化物層を除去し、さらに不純物層を除去する。この時点で溝側壁のみにＢ2 Ｏ3 層およびシリコン酸化物層が形成された状態を作ることができ、以降、等方性エッチングを実施すればよい。
【００４２】
また、上の例ではボロン（Ｂ）をシリコン中に拡散させた後に溝底部のＢ2 Ｏ3 層およびシリコン酸化物層を除去するとしたが、Ｂ2 Ｏ3 層堆積後、ドライブイン拡散前に溝底部のＢ2 Ｏ3 層を除去することも可能である。この除去にも異方性ドライエッチングが利用できる。然る後にドライブイン拡散すれば溝底部には不純物層が形成されないため、その除去も不要になるという利点がある。このように、溝底面を含む溝側壁に不純物を含む物質の層（不純物層）を形成し、異方性エッチングにより溝底部の物質層（不純物層）のみ除去した後、熱処理により溝側壁に浸透させるようにすることもできる。
【００４３】
溝側壁に不純物を導入する他の手段としてイオン注入法が利用できる。つまり、不純物をイオン注入により溝側壁に注入した後、熱処理によって活性化させる。溝側壁に効果的にイオン照射するためにはウェハ面に対して垂直に照射するのではなく注入角度を設けるとよい。この注入角度は溝開口幅と溝深さによって適正に調整する。さらに、各方向を向いた溝側壁に漏れなくイオン照射するためにウェハを回転させる。一般的にこれらの溝は交差（直交）する２方向のみに形成される場合が多く、こうした場合には９０度毎の４回回転により均一に照射することができる。この後の工程は前述の気相拡散の場合と同様である。なお、こうした斜めイオン注入を用いたとしても、溝底部にイオン照射は避けられない。従って、気相拡散、固相拡散の場合と同様に溝底部のイオン注入層を異方性エッチングにより除去することが必要である。
【００４４】
溝側壁に不純物を導入する他の手段として、不純物を含む基板材料自体を溝側壁に成膜する方法が利用できる。つまり、溝を形成した後、溝側壁に不純物層をエピタキシャル成長させる。具体的工程としては、まず前処理として、フッ酸により自然酸化膜の除去を行う。次に、エピタキシャル成長を行う装置内において、圧力８０Ｔｏｒｒ、基板温度９００〜１１００℃、水素雰囲気にて再度表面処理を行う。引き続いて、同一装置内で、原料ガスとしてジクロルシラン（ＳｉＨ2 Ｃｌ2 ）、水素、塩酸（ＨＣｌ）を導入し、圧力８０Ｔｏｒｒ、基板温度８００〜１０００℃にて基板材料であるシリコンをエピタキシャル成長させる。ここで、エピタキシャル層に不純物としてリン（Ｐ）を含ませる場合には原料ガスとしてホスフィン（ＰＨ3 ）を加える。同様に、ボロン（Ｂ）を含ませる場合にはジボラン（Ｂ2 Ｈ6 ）を導入する。これにより、溝側壁には基板と結晶性において連続的な不純物層が形成される。なお、このエピタキシャル成長の工程において、基板表面には酸化膜、窒化膜が存在するためエピタキシャル層が成長しない。さらに、溝底面のエピタキシャル層を異方性エッチングで除去する。
【００４５】
なお、このように成膜によって不純物層（不純物を含む基板材料）を溝側壁に形成する場合には、当然成膜した不純物層の厚さだけ溝の幅が狭くなる。換言すれば、構造体の幅が広くなってしまう。従って、異方性エッチングによって溝を形成する際には、この幅の変化量を考慮して予め溝幅を広くする必要がある。具体的には、異方性エッチングのパターンを決めるフォトマスクにこの変化量を加味したパターン修正を施せばよい。
【００４６】
以上述べてきた、気相拡散法、固相拡散法、イオン注入法、溝内へのエピ層形成法いずれにしても、溝底部に形成された不純物層を除去する工程が必要であった。そして、そのために異方性ドライエッチングを用いる方法を示したが、他の方法を示す。溝の底面を含む側壁に不純物を導入した後、イオン注入により溝底部にのみ選択的に別の不純物（イオン）を導入（注入）する方法を用いてもよい。これまで示したボロン注入の場合には別の原子として例えばＰ（リン）を注入する。イオン注入角度を垂直にすることにより溝底部のみに効率的にＰイオンを注入することが可能である。これにより先に導入した不純物であるボロンの効果を低減することができ、等方性エッチングにおけるエッチレートの低下を抑止できる。特に、先に導入されたボロンより多くのリン原子を導入することにより、不純物が導入されていないシリコンよりむしろエッチレートを高くすることも可能である。ここに示した方法は気相拡散法、固相拡散法、イオン注入法いずれの場合にも適用可能である。
（第２の比較例）
次に、第２の比較例を、第１の比較例との相違点を中心に説明する。
【００４７】
以下、図１のＣ−Ｃ断面における図１５〜図２０に示す工程図に従って説明する。
まず、図１５に示すように、単結晶シリコン基板１上に四角枠部・梁構造体・固定電極形成領域を除く領域にマスク材料７０を設け、図１６に示すように異方性エッチングを施し溝７１を設ける。つまり、シリコン基板１の上面から異方性エッチングを行い、少なくとも梁構造体と固定電極を形成する領域に縦方向に延びる第１の溝７１を形成する。異方性エッチング手法としては、ドライエッチング、ウェットエッチングの双方が利用できる。一般に電極等を形成した後ではそれらの材料の侵蝕のおそれがあるためウェットエッチングの採用が困難であるが、ここではその心配がない。特に、シリコン基板１として（１１０）基板を用いれば水酸化カリウム（ＫＯＨ）溶液等によるウェットエッチングが利用できる。ウェットエッチングではバッチ処理が容易なため生産性に優れ、コストダウンを図ることができる。マスク材料７０としては、異方性エッチングに際し、基板１との選択比が十分に得られる材料、たとえばシリコン酸化膜、シリコン窒化膜、レジスト等を用いる。異方性エッチングの深さは梁構造体の厚さに相当する値とする。
【００４８】
次に、図１７に示すように、選択エピタキシャル成長を行い、前述の溝７１を埋め込む。埋め込み材料７２はエッチングを抑制する不純物を含む単結晶シリコン（基板材料）である。具体的な成膜条件は第１の比較例で示したエピタキシャル成長条件と同一である。選択エピタキシャル成長条件を用いない場合には、マスク材７０上にも成膜されることになり、エッチバック、研磨等の方法によりこれを除去する必要がある。
【００４９】
然る後、図１８に示すように、マスク材７０を除去すれば、梁構造体、固定電極となる領域にエッチング抑制領域が形成される。この後、図１９に示すように、シリコン基板１の上面から異方性エッチングを行い、四角枠部と梁構造体と固定電極を区画形成するための縦方向に延びる第２の溝７３を形成する。
【００５０】
さらに、図２０に示すように、溝７３の底面からシリコン基板１に対し不純物を含む基板材料（７２）をエッチング抑制部として等方性エッチングを行い、横方向に延びる空洞２を形成する。つまり、四角枠部と梁構造体と固定電極はエッチングが抑制される不純物が導入されているため、等方性エッチング時の侵蝕を抑えることができる。この空洞２により、支持部（ベースプレート部＋四角枠部）と梁構造体と固定電極とが区画形成される。
【００５１】
なお、図１５におけるマスク形成時には、その後の梁構造体と固定電極の間のエッチング時のマスクとのアライメントずれを考慮して、マスク開口面積を大きめにしておくことが有効である。
（実施の形態）
次に、この発明を具現化した実施の形態を、第１及び第２の比較例との相違点を中心に説明する。
【００５２】
第２の比較例では梁構造体・固定電極形成領域の全体をエッチング抑制層とする方法を述べたが、本実施の形態においては領域全体をエッチング抑制層しておらず、必要な箇所のみ配置している。
【００５３】
詳しくは、図２１に示すように、シリコン基板１の上面にマスク材８０をパターニングし、図２２に示すように、シリコン基板１の上面から異方性エッチングを行い、四角枠部と梁構造体と固定電極を形成する領域内における外周部に縦方向に延びる第１の溝８１を形成する。そして、図２３に示すように、第１の溝８１にエッチングを抑制する不純物を含む基板材料８２を埋め込み、図２４に示すようにマスク材８０を除去する。
【００５４】
さらに、図２５に示すように、シリコン基板１の上面からマスク８４を用いて異方性エッチングを行い、少なくとも梁構造体と固定電極を区画形成するための縦方向に延びる溝８３を形成する。引き続き、図２６に示すように、溝８３の底面からシリコン基板１に対し不純物を含む基板材料８２をエッチング抑制部として等方性エッチングを行い、横方向に延びる空洞２を形成する。これにより、支持部（ベースプレート部＋四角枠部）と梁構造体と固定電極とが区画形成される。
【００５５】
このように、梁構造体・固定電極形成領域内における外周部のみをエッチング抑制部とすることにより、第１及び第２の比較例に比べ以下のメリットがある。梁構造体・固定電極領域の幅が一定でない場合には、溝の埋め込み工程において、幅の狭い溝の埋め込みが完了しても幅の広い溝の埋め込みが完了していないという事が生じるが、これに対し、梁構造体・固定電極領域内における外周部のみに一定幅の溝を形成すればこれを回避することができる。
【図面の簡単な説明】
【図１】 比較例及び実施の形態における加速度センサの平面図。
【図２】 加速度センサの斜視図。
【図３】 図１におけるＡ−Ａ線での断面図。
【図４】 図１におけるＢ−Ｂ線での断面図。
【図５】 配線を取り除いた状態での加速度センサの斜視図。
【図６】 第１の比較例における加速度センサの製造工程を説明するための断面図。
【図７】 加速度センサの製造工程を説明するための断面図。
【図８】 加速度センサの製造工程を説明するための断面図。
【図９】 加速度センサの製造工程を説明するための断面図。
【図１０】 加速度センサの製造工程を説明するための断面図。
【図１１】 加速度センサの製造工程を説明するための断面図。
【図１２】 加速度センサの製造工程を説明するための断面図。
【図１３】 加速度センサの製造工程を説明するための断面図。
【図１４】 加速度センサの製造工程を説明するための断面図。
【図１５】 第２の比較例における加速度センサの製造工程を説明するための断面図。
【図１６】 加速度センサの製造工程を説明するための断面図。
【図１７】 加速度センサの製造工程を説明するための断面図。
【図１８】 加速度センサの製造工程を説明するための断面図。
【図１９】 加速度センサの製造工程を説明するための断面図。
【図２０】 加速度センサの製造工程を説明するための断面図。
【図２１】 実施の形態における加速度センサの製造工程を説明するための断面図。
【図２２】 加速度センサの製造工程を説明するための断面図。
【図２３】 加速度センサの製造工程を説明するための断面図。
【図２４】 加速度センサの製造工程を説明するための断面図。
【図２５】 加速度センサの製造工程を説明するための断面図。
【図２６】 加速度センサの製造工程を説明するための断面図。
【図２７】 従来技術を説明するための加速度センサの平面図。
【図２８】 図２７におけるＸ−Ｘ線での断面図。
【図２９】 加速度センサの製造工程を説明するための断面図。
【図３０】 加速度センサの製造工程を説明するための断面図。
【図３１】 加速度センサの製造工程を説明するための断面図。
【図３２】 加速度センサの製造工程を説明するための断面図。
【符号の説明】
２…空洞、４ａ〜４ｄ…溝、５…四角枠部、６…梁構造体、１２，１３…可動電極、１２ａ〜１２ｄ，１３ａ〜１３ｄ…可動電極、１６，１７，２２，２３…固定電極、１６ａ〜１６ｄ，１７ａ〜１７ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄ…固定電極、４０…不純物層、７１…溝、７２…埋め込み材料、７３…溝、８１…溝、８２…基板材料、８３…溝。
Claims (1)
- 少なくとも半導体基板に形成した横方向に延びる空洞により区画された支持部と、前記空洞および半導体基板に形成した縦方向に延びる溝により区画され、空洞の上に位置し、前記支持部から延び、かつ、力学量により変位する可動電極を有する梁構造体と、前記空洞および溝により区画され、空洞の上に位置し、前記支持部から延び、かつ、前記梁構造体の可動電極に対向して配置された固定電極と、を備えた半導体力学量センサの製造方法であって、
半導体基板の上面から異方性エッチングを行い、少なくとも梁構造体を形成するための梁構造体形成領域と固定電極を形成するための固定電極形成領域とをそれぞれ区画形成するための縦方向に延びる第１の溝を形成する工程と、
前記第１の溝にエッチングを抑制する不純物を含む基板材料を埋め込む工程と、
半導体基板の上面からエッチングを行い、少なくとも梁構造体と固定電極を区画形成するための溝であって前記不純物を含む基板材料が埋め込まれた第１の溝に沿って縦方向に延びる第２の溝を形成する工程と、
前記第２の溝の底面から前記半導体基板に対し前記不純物を含む基板材料をエッチング抑制部として等方性エッチングを行い、横方向に延びる前記空洞を形成し、支持部と梁構造体と固定電極とを区画形成する工程と、
を備えたことを特徴とする半導体力学量センサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001019667A JP4432264B2 (ja) | 2001-01-29 | 2001-01-29 | 半導体力学量センサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001019667A JP4432264B2 (ja) | 2001-01-29 | 2001-01-29 | 半導体力学量センサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002221533A JP2002221533A (ja) | 2002-08-09 |
| JP4432264B2 true JP4432264B2 (ja) | 2010-03-17 |
Family
ID=18885508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001019667A Expired - Fee Related JP4432264B2 (ja) | 2001-01-29 | 2001-01-29 | 半導体力学量センサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4432264B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5260342B2 (ja) * | 2009-01-30 | 2013-08-14 | ローム株式会社 | Ｍｅｍｓセンサ |
| JP5520691B2 (ja) * | 2009-06-18 | 2014-06-11 | ローム株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP5624866B2 (ja) * | 2010-12-06 | 2014-11-12 | ローム株式会社 | Ｍｅｍｓセンサの製造方法 |
-
2001
- 2001-01-29 JP JP2001019667A patent/JP4432264B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002221533A (ja) | 2002-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2021082817A (ja) | シリコンで充填されたギャップを有する半導体デバイスを提供するための方法 | |
| US6171923B1 (en) | Method for fabricating a DRAM cell structure on an SOI wafer incorporating a two dimensional trench capacitor | |
| JPH0799241A (ja) | スマート・パワー・チップ用基板内に絶縁トレンチを形成する方法 | |
| JPH02156552A (ja) | 半導体装置およびその製造方法 | |
| KR960015938A (ko) | 다공성 실리콘 트렌치 및 캐패시터 구조 | |
| JPH08330543A (ja) | 半導体素子のキャパシター製造方法 | |
| TWI540682B (zh) | 電晶體元件的形成方法 | |
| KR100414204B1 (ko) | 캐퍼시터 소자를 갖는 반도체 메모리 장치 및 그 형성 방법 | |
| JPH0799326A (ja) | マイクロメカニックセンサおよびその製造方法 | |
| JPH09172061A (ja) | 半導体装置の製造方法 | |
| JP4432264B2 (ja) | 半導体力学量センサの製造方法 | |
| JPH02284443A (ja) | 半導体領域を横方向に分離した素子およびその製法 | |
| US6291353B1 (en) | Lateral patterning | |
| CN1135614C (zh) | 半导体器件结构及形成该结构的方法 | |
| JPH08236614A (ja) | 半導体装置の製造方法 | |
| KR20030017589A (ko) | 단결정 실리콘 기판 내에 공동부를 제조하기 위한 방법 및에피택셜 커버층을 가진 단결정 실리콘 기판 내에공동부를 구비한 반도체 모듈 | |
| JP4281250B2 (ja) | 半導体力学量センサの製造方法 | |
| CN209216920U (zh) | 具有微图案的半导体衬底结构 | |
| JP2578808B2 (ja) | 溝堀り型キャパシタの製造方法 | |
| JPH01283860A (ja) | 半導体装置の製造方法 | |
| JP3106487B2 (ja) | 半導体装置の製造方法 | |
| JPH01129439A (ja) | 半導体装置の製造方法 | |
| JPH08330533A (ja) | 半導体装置及びその製造方法 | |
| JPS62298157A (ja) | 半導体装置の製造方法 | |
| JPH04167465A (ja) | 半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090626 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090728 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091026 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091214 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |