TWI540682B - 電晶體元件的形成方法 - Google Patents

電晶體元件的形成方法 Download PDF

Info

Publication number
TWI540682B
TWI540682B TW103146210A TW103146210A TWI540682B TW I540682 B TWI540682 B TW I540682B TW 103146210 A TW103146210 A TW 103146210A TW 103146210 A TW103146210 A TW 103146210A TW I540682 B TWI540682 B TW I540682B
Authority
TW
Taiwan
Prior art keywords
layer
epitaxial layer
epitaxial
semiconductor substrate
forming
Prior art date
Application number
TW103146210A
Other languages
English (en)
Other versions
TW201539667A (zh
Inventor
鄭有宏
吳政達
杜友倫
蔡嘉雄
李汝諒
林東毅
陳韋立
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201539667A publication Critical patent/TW201539667A/zh
Application granted granted Critical
Publication of TWI540682B publication Critical patent/TWI540682B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

電晶體元件的形成方法
本揭示係有關於電晶體元件及其形成方法，且特別是有關於具有磊晶層的電晶體元件及其形成方法。
互補式金屬氧化物半導體(CMOS)電晶體元件為現今積體晶片的組成部件。互補式金屬氧化物半導體電晶體元件使用局部氧化以達到平面布局，使其本身容易做到金屬內連線的覆蓋與高的元件密度，因此允許大量的互補式金屬氧化物半導體電晶體元件在同一積體晶片上連接在一起。藉由將大量的互補式金屬氧化物半導體電晶體元件互相連接在一起，可形成積體晶片來實施更加複雜的功能。
在一些實施例中，本揭示為有關於形成電晶體元件的方法。此方法包括提供半導體基底，此方法更包括實施磊晶成長以形成磊晶層於半導體基底上，此方法更包括形成電性絕緣層於磊晶層上與形成閘極結構於電性絕緣層上。
在其他實施例中，本揭示為有關於形成電晶體元件的方法。此方法包括提供具有複數個原始主動區的半導體基底，及形成隔離結構於相鄰的原始主動區之間。此方法更包括蝕刻原始主動區以移除部分的原始主動區，進而形成凹陷主動 區，凹陷主動區具有低於隔離結構的頂表面。此方法更包括實施選擇性地磊晶成長，與蝕刻原始主動區於原位實施，以形成磊晶層於凹陷主動區上，但不形成於隔離結構上。此方法更包括形成具有大致上均一厚度的閘極介電層於磊晶層上。
在另外一些實施例中，本揭示為有關於形成電晶體元件的方法。此方法包括提供半導體基底。此方法更包括選擇性地蝕刻半導體基底以形成溝槽。此方法更包括實施選擇性磊晶成長以形成磊晶層於溝槽的側壁與底表面上。此方法更包括形成電性絕緣層於溝槽內的磊晶層上，及形成導電閘極材料於複數個溝槽內的電性絕緣層上，其中導電閘極材料從溝槽向外延伸至覆蓋半導體基底的位置。
100、200、300、310、500、600、700、800、1014、1200、1300、1400、1500、1600‧‧‧剖面示意圖
101a、101b、201a、201b‧‧‧電晶體元件
102、502、1018‧‧‧半導體基底
104、104a、104b‧‧‧凹陷主動區
106a、106b、106c‧‧‧隔離結構
108、202、1022‧‧‧磊晶層
110‧‧‧閘極介電層
112‧‧‧閘極電極
114‧‧‧上視圖
115、1013‧‧‧線
116‧‧‧源極區
118‧‧‧汲極區
120‧‧‧第一橫向方向
122‧‧‧第二橫向方向
204‧‧‧單層磊晶層
206a‧‧‧第一磊晶層、矽覆層
206b‧‧‧第二磊晶層、摻雜矽層
208‧‧‧壓縮應力
302‧‧‧非凹陷主動區
304‧‧‧凹狀線
308、316‧‧‧圓角半徑
312‧‧‧凸狀線
400、1100‧‧‧方法
402、404、406、408、409、410、412、414、1102、1104、1106、1107、1108、1110、1112、1114、1116‧‧‧動作
504a、504b‧‧‧原始主動區
602、1202、1302‧‧‧蝕刻劑
900‧‧‧時序圖
902‧‧‧第一製程步驟
904‧‧‧第二製程步驟
1000‧‧‧畫素
1002‧‧‧矩形光電二極體區
1004‧‧‧電性絕緣層
1006、1502‧‧‧導電閘極材料
1008‧‧‧開口
1010‧‧‧垂直電荷轉移閘極
1012‧‧‧電荷收集區
1016、1204、1304‧‧‧溝槽
1020‧‧‧深度
1022a‧‧‧第一磊晶層
1022b‧‧‧第二磊晶層
1024‧‧‧下方角落
1026‧‧‧上方角落
1028‧‧‧矽化物層
1030‧‧‧側壁間隙壁
1206‧‧‧圖案化硬遮罩層
1306‧‧‧凹陷溝槽
d1、t 1 '‧‧‧第一厚度
d2、t 2 '‧‧‧第二厚度
d3‧‧‧第三厚度
h‧‧‧高度
t1、t eb 、t ep ‧‧‧厚度
w、w+α‧‧‧寬度
Φ、Φ+γ‧‧‧側壁角度
IDS‧‧‧汲極-源極電流
根據以下的詳細說明並配合所附圖式做完整揭露。應注意的是，根據本產業的一般作業，圖示並未必按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。
第1A-1B圖分別顯示依據本揭示的一些實施例之電晶體元件的剖面示意圖與上視圖，電晶體元件具有磊晶層設置於下方的凹陷主動區與覆蓋的閘極介電層之間。
第2圖顯示電晶體元件的一些另外的實施例的剖面示意圖，電晶體元件具有磊晶層設置於下方的凹陷主動區與覆蓋的閘極介電層之間。
第3圖顯示依據本揭示的一些實施例，具有非凹陷的主動區之電晶體元件的剖面示意圖，以及具有磊晶層設置於凹陷主 動區上之電晶體元件的剖面示意圖。
第4圖顯示依據本揭示的一些實施例，形成電晶體元件的方法，電晶體元件具有磊晶層設置於下方的凹陷主動區與覆蓋的閘極介電層之間。
第5-8圖顯示依據本揭示的一些實施例形成電晶體元件的不同階段的剖面示意圖。
第9圖顯示依據本揭示的一些實施例對應至形成電晶體元件的方法的時序圖。
第10A-10B圖顯示具有垂直轉移閘極之轉移電晶體的一些實施例。
第11圖顯示形成互補式金屬氧化物半導體影像感測器(CMOS image sensor,CIS)畫素的方法，互補式金屬氧化物半導體影像感測器畫素包括電晶體元件具有磊晶層設置於垂直轉移閘極之間。
第12-16圖顯示依據本揭示的一些實施例形成互補式金屬氧化物半導體影像感測器畫素的不同階段的剖面示意圖，互補式金屬氧化物半導體影像感測器畫素具有帶有垂直轉移閘極的電晶體元件。
要瞭解的是本說明書以下的揭露內容提供許多不同的實施例或範例，以實施本發明的不同特徵。而本說明書以下的揭露內容是敘述各個構件及其排列方式的特定範例，以求簡化發明的說明。當然，這些特定的範例並非用以限定本發明。例如，若是本說明書以下的揭露內容敘述了將一第一特徵 形成於一第二特徵之上或上方，即表示其包含了所形成的上述第一特徵與上述第二特徵是直接接觸的實施例，亦包含了尚可將附加的特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與上述第二特徵可能未直接接觸的實施例。另外，本發明的說明中不同範例可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述外觀結構之間的關係。
再者，為了方便描述圖式中一元件或特徵部件與另一(複數)元件或(複數)特徵部件的關係，可使用空間相關用語，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及類似的用語。除了圖式所繪示的方位之外，空間相關用語涵蓋使用或操作中的裝置的不同方位。例如，若翻轉圖式中的裝置，描述為位於其他元件或特徵部件“下方”或“在...之下”的元件，將定位為位於其他元件或特徵部件“上方”。因此，範例的用語“下方”可涵蓋上方及下方的方位。所述裝置也可被另外定位(例如，旋轉90度或者位於其他方位)，並對應地解讀所使用的空間相關用語的描述。
互補式金屬氧化物半導體(CMOS)電晶體可藉由形成複數個摻雜的主動區於半導體基底內而建構。主動區藉由隔離結構彼此分隔，隔離結構提供電性隔絕。閘極介電層形成於主動區的頂端，並位於分隔源極區與汲極區的位置，源極區與汲極區設置於主動區內，閘極電極接著形成於閘極介電層上。閘極電極藉由閘極介電層與主動區分隔，閘極電極被配置為控制源極區與汲極區之間電荷載子的流動。
當互補式金屬氧化物半導體電晶體的尺寸因應縮放比例而縮小，可以理解的是許多的製程問題可能沿著鄰接隔離結構的主動區的角落產生。舉例來說，在隔離結構角落的氧化物蝕刻速率比主動區的中心快，造成在隔離結構角落的閘極介電層薄化，閘極介電層的薄化對閘極氧化物完整性(GOI)有不利的影響，因為薄化區域在施加相同的閘極電壓下通過較高的電場。此外，很難控制主動區的圓角與輪廓，因此讓大量的摻雜劑(例如：硼)擴散進入主動區並導致臨界電壓變異。
因此，本揭示為有關於產生電晶體元件的方法及相關設備，電晶體元件具有磊晶層設置於凹陷主動區上，磊晶層被配置為改善電晶體元件的效能。在一些實施例中，藉由提供半導體基底實施此方法，半導體基底具有複數個原始主動區。選擇性地蝕刻半導體基底以形成複數個溝槽延伸至原始主動區之間的半導體基底內。將原始主動區回蝕刻以移除部分的原始主動區，並進而形成凹陷主動區。在回蝕刻後，接著在原位(in-situ)實施磊晶成長以形成磊晶層於凹陷主動區上。磊晶層提供許多優勢來改善電晶體效能，包含擴大的有效通道寬度與具有均一厚度的覆蓋閘極介電層。
第1A圖顯示本揭示的電晶體元件101a、101b的剖面示意圖100(沿著第1B圖的線115)的一些實施例，電晶體元件101a、101b具有磊晶層108設置於下方的凹陷主動區104與覆蓋的閘極介電層110之間。第1B圖顯示本揭示的電晶體元件的上視圖114的一些實施例。
如剖面示意圖100所示，電晶體元件101a、101b包 括凹陷主動區104a、104b設置於半導體基底102內。在各種實施例中，半導體基底102可包括任何類型的半導體主體(例如：矽、矽鍺、絕緣層覆矽、第III-V族材料等)，例如半導體晶圓及/或一個或多個晶粒於半導體晶圓上，和其他與之相關的任何其他類型的半導體及/或磊晶層。凹陷主動區104a、104b是半導體材料被摻雜以與半導體基底102的周圍區域(例如：井區)相反摻雜的區域。
如上視圖114所示，凹陷主動區104a、104b包括源極區116與汲極區118。在一些實施例中，電晶體元件101a、101b可包括具有源極區與汲極區116、118的N型金屬氧化物半導體(NMOS)電晶體，包括n型材料設置於p型半導體基底內。在其他實施例中，電晶體元件101a、101b可包括具有源極區與汲極區116、118的P型金屬氧化物半導體(PMOS)電晶體，包括p型材料設置於n型半導體基底內。
複數個隔離結構106a-106c設置於半導體基底102內，並位於將半導體基底102分隔成交錯的隔離結構106與主動區104的位置。凹陷主動區104a、104b具有頂表面低於周圍的隔離結構106a-106c。隔離結構106a-106c被配置為防止形成於相鄰凹陷主動區104內的電晶體元件101a、101b之間的電流洩漏。在一些實施例中，隔離結構106a-106c包括具有介電材料設置於半導體基底102內的溝槽中的淺溝槽隔離(STI)結構。
磊晶層108設置於凹陷主動區104a、104b上，磊晶層108在第一橫向方向120設置於相鄰的隔離結構(例如：106a與106b)之間，並包括通道區以垂直的第二橫向方向122延伸於源 極區116與汲極區118之間。在一些實施例中，磊晶層108以摻雜劑，例如硼摻雜劑、磷摻雜劑或碳摻雜劑摻雜。在一些實施例中，磊晶層108可具有厚度t ep 介於約3奈米與約30奈米之間的範圍。
閘極介電層110設置於磊晶層108上。在一些實施例中，閘極介電層110於磊晶層108上具有大致上均一的厚度。舉例來說，在一些實施例中，閘極介電層110在第一位置可具有第一厚度d1，在第二位置有第二厚度d2，且在第三位置有第三厚度d3，其中d1 d2 d3。在隔離結構106角落的閘極介電層110的大致上均一的厚度可改善崩潰電壓(Vbd)及/或閘極電流(Igi)的拖尾。
閘極電極112設置於覆蓋閘極介電層110的位置。閘極電極112被配置為控制磊晶層108的通道區內的電荷載子的流動(例如：電子及/或電洞)，磊晶層108延伸於源極區116與汲極區118之間。在一些實施例中，閘極電極112可包括多晶矽閘極電極覆蓋在閘極介電層110上。在其他實施例中，閘極電極112可包括金屬閘極電極(例如：鋁閘極電極)覆蓋在閘極介電層110上。
第2圖顯示電晶體元件201a、201b的剖面示意圖200的一些其他實施例，電晶體元件201a、201b具有磊晶層202設置於下方的凹陷主動區104與上方覆蓋的閘極介電層110之間。
磊晶層202具有壓縮應力208，其在磊晶層上向內施加壓力。壓縮應力208作用在電晶體元件201a、201b的通道 區上，進而改善包括P型金屬氧化物半導體電晶體元件的電晶體元件201a、201b的效能。舉例來說，壓縮應力208可改善P型金屬氧化物半導體電晶體元件的移動率，進而增強汲極-源極電流IDS(因為IDS=½μ˙Cox˙(W/L)(VGS-Vt)2)。
在一些實施例中，磊晶層202可包括單層磊晶層204。舉例來說，電晶體元件201b包括單層磊晶層204，單層磊晶層204可包括磊晶成長於半導體基底202上的純矽層。在一些實施例中，純矽層可具有厚度t 1 介於約3奈米與約20奈米之間的範圍。在一些實施例中，純矽層可包括矽的摻雜層(例如：具有介於約1×1018cm-3與約1×1021cm-3之間的p型或n型摻雜濃度)。在一些實施例中，單層磊晶層204可包括額外的半導體材料例如：鍺。
在其他實施例中，磊晶層202可包括雙層磊晶層，其包括有著不同摻雜濃度的兩個磊晶層。舉例來說，電晶體元件201a包括有第一磊晶層206a與第二磊晶層206b的雙層磊晶層。在一些實施例中，雙層磊晶層可包括矽覆層206a與上方覆蓋的摻雜矽層206b。矽覆層206a可包括非摻雜矽層，具有第一厚度t 1 '，其設置於主動區104上。在一些實施例中，第一厚度t 1 '可具有介於約3奈米與約5奈米之間的範圍。摻雜矽層206b設置於矽覆層206a上且具有大於第一厚度t 1 '的第二厚度t 2 '。在一些實施例中，第二厚度t 2 '可具有介於約10奈米與約20奈米之間的範圍，摻雜矽層206b可具有硼或碳摻雜的摻雜濃度，其範圍介於約1E18cm-3與約1E21cm-3之間。
雖然顯示於剖面示意圖200中的磊晶層202為單層 磊晶層204及/或雙層磊晶層，可以理解的是本揭示的磊晶層202不侷限於所述的層。在其他實施例中，磊晶層202可包括多層磊晶層(例如：三層磊晶層、四層磊晶層等)，多層磊晶層具有不同的摻雜濃度的複數個磊晶層。在一些實施例中，磊晶層202可包括梯度的摻雜濃度，其為從磊晶層202的頂表面的距離的函數而增加或減少。
第3圖顯示本揭示的一些實施例，具有非凹陷主動區302之電晶體元件的剖面示意圖300，電晶體元件，以及具有磊晶層108設置於凹陷主動區104上之電晶體元件的剖面示意圖310。
如剖面示意圖300所示，非凹陷主動區302具有凹狀彎曲(沿著凹狀線304延伸)，其頂表面在非凹陷主動區302的外緣較高，並且在非凹陷主動區302的中心較低。非凹陷主動區302的側壁具有側壁角度Φ與水平面呈約30°，非凹陷主動區302具有位於非凹陷主動區302的側表面與頂表面之間的角落，這些角落具有圓角半徑308。
如剖面示意圖310所示，磊晶層108具有凸狀彎曲(沿著凸狀線312延伸)，其頂表面在磊晶層108的中心較高，並且在磊晶層108的外緣較低。凸狀彎曲是由於磊晶層108上的壓縮應力(例如：第2圖的208)將磊晶層108朝內部推擠(並因此將磊晶層108的中心推擠至較磊晶層108的外緣高的高度)。
磊晶層108具有位於磊晶層108的側表面與頂表面之間的角落，這些角落具有大於圓角半徑308之圓角半徑316。舉例來說，主動區可得到圓角半徑的增加介於約主動區寬度的 5%與30%之間的數值。較大的圓角半徑使得有效通道寬度w增加(例如：α介於w的約10%與約30%之間)，其改善元件的效能(例如：汲極-源極電流IDS)。
磊晶層108的側表面具有相對水平面而言大於約30°的側壁角度Φ+γ。舉例來說，在一些實施例中，磊晶層108相對於沿著隔離層106頂端的水平面在約等於54.7°的角度(即：(111)平面)。較大的側壁角度改善了上方覆蓋的閘極介電層的均勻性，因為較大的側壁角度減少了閘極介電層因隨後的蝕刻製程而發生的薄化。
第4圖顯示依據本揭示的一些實施例形成電晶體元件的方法400，電晶體元件具有磊晶層設置於下方的凹陷主動區與上方覆蓋的閘極介電層之間。
雖然本揭示的方法(例如：400及/或1000)係以一系列的動作或事件說明與描述如下，應當理解的是本揭示的方法並不限定於這些動作或事件的說明順序。舉例來說，一些動作可於不同的順序發生及/或與其他在此未說明及/或描述的動作或事件同時發生。此外，並非所有說明的動作都需要用以實施在此描述的一個或多個方面的實施例。再者，在此描述的一個或多個動作可以採用一個或多個分開的動作及/或階段施行。
於402，提供具有複數個原始主動區的半導體基底，原始主動區包括源極區與汲極區，其摻雜類型與主體區或周圍半導體基底內的井區相反。
於404，選擇性蝕刻半導體基底以形成溝槽於相鄰的原始主動區之間。在一些實施例中，半導體基底可依據設置 於半導體基底上的硬遮罩而蝕刻。
於406，填充電性絕緣材料於溝槽，以形成隔離結構於相鄰的原始主動區之間。隔離結構(例如：淺溝槽隔離)被配置為電性隔離相鄰的原始主動區，使相鄰的原始主動區不干預彼此的操作。
於408，可回蝕刻原始主動區以移除原始主動區的頂端部分，並藉此形成凹陷主動區。在一些實施例中，回蝕刻製程可藉由電漿蝕刻製程實施，所產生的凹陷主動區具有頂表面低於周圍的隔離結構。
於410，實施選擇性地磊晶成長以形成磊晶層於凹陷主動區上。磊晶層可藉由沉積技術(例如：化學氣相沉積)成長於凹陷主動區上。舉例來說，在一些實施例中，磊晶層可藉由低壓化學氣相沉積(low-pressure chemical vapor deposition,LPCVD)製程形成。在其他實施例中，磊晶層可由常壓化學氣相沉積(atmospheric pressure chemical vapor deposition,APCVD)製程形成。
在各種實施例中，磊晶層可包括單層磊晶層或雙層磊晶層。單層磊晶層可包括純矽層磊晶成長至凹陷主動區上，雙層磊晶層包括未摻雜的矽覆層成長於凹陷主動區上及摻雜的矽層成長於未摻雜的矽覆層上。摻雜的矽層可具有介於約1E18cm-3與約1E21cm-3之間的摻雜濃度範圍之硼、磷或碳摻雜。
在一些實施例中，回蝕刻製程(動作408)與磊晶成長製程(動作410)在原位(如框線409所示)，於相同的製程腔室 中(即：沒有將半導體基底從製程腔室移開)實施。
於412，形成閘極介電層於磊晶層上。
於414，形成閘極電極於閘極介電層上。
第5-8圖顯示依據本揭示的一些實施例形成電晶體元件的各階段的剖面示意圖。雖然第5-8圖的描述係有關於方法400，可以理解的是第5-8圖揭示的結構不侷限於此方法。
第5圖顯示對應至動作402-404的半導體基底的一些實施例的剖面示意圖500。
如剖面示意圖500所示，複數個隔離結構106a-106c形成於半導體基底502內，位於將相鄰的原始主動區504a、504b分開的位置。在一些實施例中，隔離結構106a-106c可包括淺溝槽隔離(STI)區，淺溝槽隔離區可藉由在半導體基底502內於相鄰的原始主動區504a、504b之間的位置選擇性地蝕刻出淺溝槽而形成。淺溝槽隨後被介電材料填滿，以提供相鄰的原始主動區504a、504b之間的電性隔離。於隔離結構106a-106c的形成後，可將半導體基底502平坦化，將多餘的介電材料從半導體基底502的表面移除。
在一些實施例中，介電材料可包括二氧化矽(SiO2)。在其他實施例中，介電材料可包括例如二氧化鋯(ZrO2)、氧化鋁(Al2O3)、高密度電漿(high density plasma,HDP)氧化物或其組合之材料。在一些實施例中，可實施高溫退火以增加隔離結構106a-106c內的介電材料的密度。
第6圖顯示對應至動作406的基底的一些實施例的剖面示意圖600。
如剖面示意圖600所示，半導體基底102暴露於蝕刻劑602，蝕刻劑602移除部分的原始主動區504a、504b(即：回蝕刻原始主動區504a、504b)以形成凹陷主動區104a、104b。回蝕刻製程從原始主動區504a、504b的表面移除不需要的表面特徵。回蝕刻製程可使用具有選擇性的蝕刻劑602，以移除部分的原始主動區而不改變隔離結構106a-106c(例如：淺溝槽隔離區)的角落輪廓。由於原始主動區504a、504b的高表面粗糙度可能對上方覆蓋的閘極介電層的厚度有不利影響，因此回蝕刻原始主動區504a、504b並成長磊晶層於此處(動作408)可降低表面粗糙度(例如：霧度(haze value)可減少0%與50%之間)。
在一些實施例中，蝕刻劑602可包括電漿蝕刻劑，電漿蝕刻劑使用包括氫氣(H2)與氯化氫(HCl)的製程氣體形成。在一些其他的實施例中，蝕刻劑602更可使用具有1%鍺烷(GeH4)與99%氫氣的製程氣體混合物，以增加蝕刻劑602的蝕刻速率。在一些實施例中，被移除的原始主動區504a、504b的部分具有厚度t eb ，厚度t eb 的範圍介於約5奈米與約10奈米之間。
第7圖顯示對應至動作408的基底的一些實施例的剖面示意圖700。
如剖面示意圖700所示，磊晶層108形成於凹陷主動區104a、104b上。磊晶層108使用選擇性磊晶成長製程成長，選擇性磊晶成長製程形成磊晶層108於隔離結構106a-106c之間的位置。換言之，選擇性磊晶成長製程形成磊晶層108於凹陷主動區104a、104b上，但是不形成磊晶層108於隔離結構106a-106c(例如：淺溝槽隔離區)上。舉例來說，在一些實施例 中，磊晶層108可藉由磊晶成長製程成長，磊晶成長製程使用包括氫氣(H2)與氯化氫(HCl)的製程氣體，這些製程氣體會防止磊晶層108形成於隔離結構106a-106c上，並讓磊晶層108形成於主動區104a、104b上。
在一些實施例中，磊晶層108成長至大於回蝕刻(動作406)的厚度t eb 之厚度t ep 。舉例來說，在一些實施例中，回蝕刻可移除5奈米的原始主動區504a、504b，而隨後的磊晶成長可形成包括5奈米的純磊晶矽於凹陷主動區104a、104b上的磊晶層108。在其他實施例中，磊晶層可成長至大於或小於回蝕刻的厚度t eb 之厚度。
第8圖顯示對應至動作410的基底的一些實施例的剖面示意圖800。
如剖面示意圖800所示，具有大致上均一厚度的閘極介電層110形成於磊晶層108上。在一些實施例中，閘極介電層110在與水平面呈大於30°的角度Φ沈積於磊晶層108的側壁上。在一些實施例中，角度Φ可包括法線(normal)矽(111)平面相對於水平面的54.7°。閘極電極112被配置為控制在磊晶層108中延伸於源極區116與汲極區118之間的通道區內的電荷載子的流動，閘極電極112隨後形成於覆蓋在閘極介電層110上方的位置。
在一些實施例中，閘極電極112可包括多晶矽閘極。多晶矽閘極可藉由選擇性地沉積多晶矽在源極區與汲極區之間的半導體基底的表面上而形成。在一些實施例中，多晶矽可使用化學氣相沉積技術(例如低壓化學氣相沉積)沉積。在一 些實施例中，所沉積的多晶矽材料的選擇部分可依照光罩層被移除。
第9圖顯示依據本揭示的一些實施例，對應至形成電晶體元件的方法(例如：方法400)的時序圖900，電晶體元件具有磊晶層設置於下方的凹陷主動區與上方覆蓋的閘極介電層之間。
如時序圖900所示，實施第一製程步驟902，回蝕刻半導體基底的原始主動區的一部分以形成凹陷主動區。回蝕刻製程於製程腔室中實施，製程腔室保持在介於約400℃與約800℃之間的溫度範圍及在介於約5torr與約500torr之間的壓力範圍。在一些實施例中，回蝕刻製程可使用包括氫氣(H2)與氯化氫(HCl)的製程氣體。在一些其他的實施例中，回蝕刻製程可使用包括鍺烷(GeH4)或二氯矽烷(dichlorosilane,DCS)的製程氣體。
在一些實施例中，氫氣可在介於5slm與50slm(每分鐘標準公升)之間的流速範圍引入製程腔室。在一些實施例中，鍺烷(1%)可在介於0sccm與500sccm(每分鐘標準毫升)之間的流速範圍引入製程腔室。在一些實施例中，氯化氫氣體可在介於20sccm與500sccm之間的流速範圍引入製程腔室。
如時序圖900所示，實施隨後的第二製程步驟904，選擇性地成長磊晶層於凹陷主動區上。在各種實施例中，磊晶層可包括未摻雜的矽磊晶層及/或摻雜的矽磊晶層。在一些實施例中，磊晶層可使用多步驟磊晶製程形成，以形成具有矽覆層與上方覆蓋的矽硼(SiB)層之多層磊晶層。
在一些實施例中，選擇性的磊晶成長製程可使用包括氫氣(H2)、二氯矽烷(DCS)、鍺烷(GeH4)及/或氯化氫(HCl)的製程氣體。在一些實施例中，氫氣可以流速介於5slm與50slm之間的範圍引入製程腔室。在一些實施例中，鍺烷(1%)可以流速介於0sccm與500sccm之間的範圍引入製程腔室。在一些實施例中，二氯矽烷可以流速介於30sccm與300sccm之間的範圍引入製程腔室。在其他實施例中，矽烷(SiH4)、二矽烷(Si2H6)或三矽烷(Si3H8)可作為聚矽氧(silicone)前驅物使用。在一些實施例中，氯化氫可以流速介於20sccm與500sccm之間的範圍引入製程腔室。
在一些實施例中，形成摻雜的磊晶層，也可使用額外的製程氣體將摻雜導入磊晶層中。舉例來說，在一些實施例中，磊晶成長製程可使用包括硼源氣體例如二硼烷B2H6及/或碳源氣體比如甲基矽烷(SiH3CH3)的製程氣體。在一些實施例中，二硼烷氣體可以流速介於1sccm與100sccm之間的範圍引入製程腔室。在一些實施例中，甲基矽烷氣體可以流速介於1sccm與100sccm之間的範圍引入製程腔室。
在一些實施例中，第一製程步驟902(回蝕刻製程)與第二製程步驟904(選擇性磊晶成長製程)可於相同的溫度與壓力實施。舉例來說，可在溫度介於約400℃與約800℃之間的範圍與壓力介於約5torr與約500torr之間的範圍之製程腔室中實施第一製程步驟902與第二製程步驟904。
在各種實施例中，所提供的標的可應用於平面邏輯互補式金屬氧化物半導體(CMOS)元件、鰭式場效電晶體邏 輯(Fin-FET)元件及/或嵌入式快閃記憶體、動態隨機存取記憶體(DRAM)、微機電系統(MEMS)及互補式金屬氧化物半導體(CMOS)的影像感測元件。舉例來說，本揭示的磊晶再成長可以增加嵌入式快閃記憶胞的有效通道寬度，進而改善程式化與抹除(erase)效能。再者，所提供的標的可與互補式金屬氧化物半導體影像感測器(CIS)中的垂直轉移閘極電晶體一起使用，如下所示。
第10A-10B圖顯示具有垂直轉移閘極設置於溝槽內之轉移電晶體的一些實施例，溝槽具有一個或多個磊晶層1022。
第10A圖為包括畫素1000之互補式金屬氧化物半導體影像感測器(CIS)的平面示意圖。
畫素1000包括矩形光電二極體區1002與電荷收集區1012。在一些實施例中，矩形光電二極體區1002包括被溝槽圍繞的半導體基底，溝槽包含電性絕緣層1004與圍繞的導電閘極材料1006。於溝槽內沿著矩形光電二極體區1002的一側有開口1008，具有垂直電荷轉移閘極1010的轉移電晶體設置於開口1008中，具垂直電荷轉移閘極1010的轉移電晶體被配置為允許累積於矩形光電二極體區1002內的電荷被轉移至電荷收集區1012(例如：浮動擴散節點)，其被溝槽的矩形延伸部分包圍，溝槽包括電性絕緣層1004與導電閘極材料1006。舉例來說，當正電壓施加於垂直電荷轉移閘極1010，電荷從矩形光電二極體區1002被轉移至電荷收集區1012。
第10B圖顯示互補式金屬氧化物半導體影像感測 器畫素1000的剖面示意圖1014(沿著第10A圖的線1013)。
如剖面示意圖1014所示，垂直電荷轉移閘極1010設置於半導體基底1018的溝槽1016內。垂直電荷轉移閘極1010從半導體基底1018的頂表面延伸至半導體基底1018內的深度1020。
一個或多個磊晶層1022沿著溝槽1016的內部側壁與底表面設置。在一些實施例中，一個或多個磊晶層1022可具有介於約4奈米與約10奈米之間的範圍的厚度t ep 。在其他實施例中，一個或多個磊晶層1022的厚度t ep 可較大或較小。在各種實施例中，磊晶層1022可包括單層磊晶層、包括複數個有著不同摻雜類型的磊晶層(例如：2或多個磊晶層)的多層磊晶層或具有梯度摻雜濃度的磊晶層。舉例來說，在一些實施例中，多層磊晶區可包括雙層磊晶層，其包括第一磊晶層1022a與第二磊晶層1022b。
一個或多個磊晶層1022提供垂直轉移閘極電晶體許多優勢。舉例來說，相較於半導體基底1018的表面粗糙度，一個或多個磊晶層1022改善溝槽1016的內表面(例如：溝槽的側壁與底表面)的表面粗糙度。此外，一個或多個磊晶層1022增加溝槽1016的下方角落1024與上方角落1026的圓角輪廓(例如：增加50%至200%之間)。
電性絕緣層1004設置於溝槽1016內，位於在溝槽1016的底表面與側壁上之磊晶層1022上方的位置。在一些實施例中，於下方角落1024與上方角落1026增加的圓角輪廓提供在一個或多個磊晶層1022與電性絕緣層1004之間的介面處的角 度Φ，其與半導體基底1018的上表面呈大於50°。導電閘極材料1006設置於溝槽1016內的一位置，其藉由電性絕緣層1004與一個或多個磊晶層1022分開。在一些實施例中，導電閘極材料1006可包括多晶矽，而電性絕緣層1004可包括氧化物(例如：二氧化矽)。
導電閘極材料1006形成垂直電荷轉移閘極1010的閘極結構，其延伸至覆蓋半導體基底1018的位置。在一些實施例中，閘極結構包括矽化物層1028設置於垂直電荷轉移閘極1010的導電閘極材料1006上。在一些實施例中，覆蓋半導體基底1018的導電閘極材料1006的側面可與側壁間隙壁1030相接。在一些實施例中，側壁間隙壁1030可包括氮化物間隙壁。一個或多個金屬內連層(未顯示)可位於矽化物層1028上方。
第11圖顯示形成互補式金屬氧化物半導體影像感測器(CMOS影像感測器；CIS)畫素的方法1100，互補式金屬氧化物半導體影像感測器畫素包括具有一個或多個磊晶層形成於溝槽內的電晶體元件，電晶體元件，電晶體元件包括凹陷垂直閘極。
於1102，提供半導體基底。在一些實施例中，半導體基底可包括複數個主動區。主動區包括源極區與汲極區，源極區與汲極區被摻雜以與主體區或圍繞的半導體基底內的井區相反的摻雜類型。
於1104，選擇性地蝕刻半導體基底以形成一個或多個溝槽。在一些實施例中，圖案化硬遮罩層可於蝕刻前形成於半導體基底上。圖案化硬遮罩層被配置為遮蔽半導體基底免 於蝕刻劑，以保護半導體基底的非蝕刻部分及定義一個或多個溝槽的位置。在一些實施例中，一個或多個溝槽可形成於被圖案化硬遮罩層覆蓋的相鄰的主動區之間。
於1106，可回蝕刻溝槽的內表面以移除溝槽內基底的頂端部分。在一些實施例中，回蝕刻溝槽的內表面可從溝槽的內表面移除介於約1奈米與約5奈米之間的材料。在一些實施例中，回蝕刻製程可包含電漿蝕刻製程。
於1108，實施磊晶成長以形成一個或多個磊晶層於一個或多個溝槽的側壁與底表面上。在一些實施例中，一個或多個磊晶層形成於凹陷溝槽的側壁與底表面上，磊晶層可藉由沉積技術(例如：化學氣相沉積)成長。舉例來說，在一些實施例中，一個或多個磊晶層可藉由低壓化學氣相沉積(low-pressure chemical vapor deposition,LPCVD)製程形成。在其他實施例中，一個或多個磊晶層可由常壓化學氣相沉積(atmospheric pressure chemical vapor deposition,APCVD)製程形成。
在一些實施例中，回蝕刻製程(動作1106)與磊晶成長製程(動作1108)在原位(如框線1107所示)，於相同的製程腔室(即：沒有將半導體基底從製程腔室移開)實施。
於1110，形成垂直轉移閘極於一個或多個溝槽內。在一些實施例中，垂直轉移閘極的形成係藉由於1112，形成電性絕緣層於一個或多個溝槽內的一個或多個磊晶層上。於1114，形成導電閘極材料於電性絕緣層上位於一個或多的溝槽內的位置。換言之，導電閘極材料藉由電性絕緣層與基底及磊 晶層分隔。於1116，選擇性地圖案化導電閘極材料以形成從溝槽內延伸至覆蓋在半導體基底上方位置的垂直轉移閘極。
因此，方法1100形成磊晶層於一個或多個溝槽內，其包括垂直轉移閘極電晶體。藉由形成磊晶層於一個或多個溝槽內包括垂直轉移閘極，相較於傳統的垂直閘極電晶體，改善了溝槽的側壁粗糙度與頂/底圓角輪廓。較平滑的側壁與較佳的圓角輪廓提供較高性能的互補式金屬氧化物半導體影像感測器之應用。
第12-16圖顯示依據本揭示的一些實施例形成具有垂直轉移閘極之轉移電晶體的互補式金屬氧化物半導體影像感測器(CIS)畫素的各階段的剖面示意圖。雖然第12-16圖的描述與方法1100相關，可以理解的是第12-16圖揭示的結構不被侷限於此方法，而可單獨作為設備。
第12圖顯示半導體基底對應至步驟1102-1104的一些實施例的剖面示意圖1200。
如剖面示意圖1200所示，半導體基底1018選擇性地暴露於蝕刻劑1202。蝕刻劑1202被配置為形成複數個溝槽1204於半導體基底1018內。在一些實施例中，複數個溝槽1204設置於半導體基底1018內的主動區之間。
在一些實施例中，圖案化硬遮罩層1206形成於半導體基底1018上。圖案化硬遮罩層1206包括複數個開口定義出複數個溝槽1204的位置。在一些實施例中，圖案化硬遮罩層1206形成於基底1018的主動區上。在此些實施例中，圖案化硬遮罩層1206被配置為保護主動區免於蝕刻劑(例如：動作 1104-1106)及免於磊晶製程(例如：動作1108)。在一些實施例中，圖案化硬遮罩層1206可包括氧化物層或氮化物層。在一些實施例中，圖案化硬遮罩層1206可具有介於約10奈米與100奈米之間的範圍的厚度t hm 。
第13圖顯示半導體基底對應至動作1106的一些實施例的剖面示意圖1300。
如剖面示意圖1300所示，半導體基底1018暴露於蝕刻劑1302，蝕刻劑1302從溝槽1204的內表面中移除部分的基底1304。在一些實施例中，蝕刻劑1302可包括由乾蝕刻製程形成的乾蝕刻劑，使用乾蝕刻劑形成凹陷溝槽1306的乾蝕刻製程於保持在壓力介於約5torr與約50torr之間與溫度介於約400℃與約800℃之間的製程腔室中實施，製程時間介於約20秒與約500秒之間。
所產生的凹陷溝槽1306具有較溝槽1204大的寬度w與高度h。藉由移除部分的基底1304，蝕刻劑1302從溝槽1204的內表面移除不想要的表面特徵。在一些實施例中，基底1304被移除的部分可具有介於約1奈米與約5奈米之間的範圍的厚度t eb 。
第14圖顯示半導體基底對應至動作1108的一些實施例的剖面示意圖1400。
如剖面示意圖1400所示，一個或多個磊晶層1022形成於凹陷溝槽1306內。一個或多個磊晶層1022可形成至大於厚度t eb 之厚度t ep 。舉例來說，在一些實施例中，一個或多個磊晶層1022可具有介於約5奈米與約15奈米之間的範圍之厚度 t ep 。在一些實施例中，一個或多個磊晶層1022可藉由沉積製程形成，沉積製程於保持壓力在介於約5torr與約50torr之間與溫度介於約400℃與約800℃之間的製程腔室中實施，製程時間介於約20秒與約1000秒之間。
在各種實施例中，一個或多個磊晶層1022可包括單層磊晶層或雙層磊晶層。單層磊晶層可包括純矽層磊晶成長至凹陷主動區上，雙層磊晶層包含未摻雜的矽覆層成長於凹陷主動區上及摻雜的矽層成長於未摻雜的矽覆層上。摻雜的矽層可具有摻雜濃度範圍介於約1E18cm-3與約1E21cm-3之間的硼、磷或碳摻雜。
在一些實施例中，在一個或多個磊晶層1022形成於凹陷溝槽1306內之後，圖案化硬遮罩層1206可從半導體基底1018移除。
第15圖顯示半導體基底對應至動作1112-1114的一些實施例的剖面示意圖1500。
如剖面示意圖1500所示，電性絕緣層1004形成於溝槽1016內的一個或多個磊晶層1022上，導電閘極材料1502接著沉積於半導體基底1018的頂表面上，並位於溝槽1016內覆蓋在電性絕緣層1004上方的位置，導電閘極材料1502填滿溝槽1016。在一些實施例中，導電閘極材料1502可包括多晶矽，而電性絕緣層1004可包括氧化物(例如：二氧化矽)。
第16圖顯示半導體基底對應至動作1116的一些實施例的剖面示意圖1600。
如剖面示意圖1600所示，導電閘極材料1502被平 坦化及選擇性地圖案化以形成圖案化導電閘極材料1006。在一些實施例中，導電閘極材料1502可藉由化學機械研磨(chemical mechanical polishing,CMP)的方式平坦化，並且暴露於被配置為移除導電閘極材料1502的未遮蔽部分的蝕刻劑。在一些實施例中，蝕刻劑包括依照硬遮罩用於選擇性地圖案化導電閘極材料1006的乾蝕刻劑。在一些實施例中，矽化物層1028可形成於圖案化導電閘極材料1006上。在各種實施例中，矽化物層1028可包括由沉積技術沉積的氧化物材料或氮化矽材料。在一些實施例中，側壁間隙壁1030可形成於圖案化導電閘極材料1006與矽化物層1028的相對兩側上。在一些實施例中，側壁間隙壁1030可藉由沉積氮化物於半導體基底1018上與選擇性地蝕刻氮化物形成。
因此，本揭示為有關於製造電晶體元件的方法與相關設備，電晶體元件具有磊晶層設置於凹陷主動區上。磊晶層被配置為改善電晶體元件效能。
在一些實施例中，本揭示為有關於形成電晶體元件的方法。此方法包括提供半導體基底，此方法更包括實施磊晶成長以形成磊晶層於半導體基底上，此方法更包括形成電性絕緣層於磊晶層上與形成閘極結構於電性絕緣層上。
在其他實施例中，本揭示為有關於形成互補式金屬氧化物半導體(CMOS)電晶體元件的方法。此方法包括提供具有複數個原始主動區的半導體基底，及形成隔離結構於相鄰的原始主動區之間。此方法更包括蝕刻原始主動區以移除部分的原始主動區，進而形成凹陷主動區，凹陷主動區具有低於隔 離結構的頂表面。此方法更包括實施選擇性地磊晶成長，與蝕刻原始主動區於原位實施，以形成磊晶層於凹陷主動區上，但不形成於隔離結構上。此方法更包括形成具有大致上均一厚度的閘極介電層於磊晶層上。
在另外一些實施例中，本揭示為有關於形成垂直轉移閘極電晶體元件的方法。此方法包括提供半導體基底。此方法更包括選擇性地蝕刻半導體基底以形成溝槽。此方法更包括實施選擇性磊晶成長以形成磊晶層於溝槽的側壁與底表面上。此方法更包括形成電性絕緣層於溝槽內的磊晶層上，及形成導電閘極材料於複數個溝槽內的電性絕緣層上，其中導電閘極材料從溝槽向外延伸至覆蓋半導體基底的位置。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。
100‧‧‧剖面示意圖
101a、101b‧‧‧電晶體元件
102‧‧‧半導體基底
104a、104b‧‧‧凹陷主動區
106a、106b、106c‧‧‧隔離結構
108‧‧‧磊晶層
110‧‧‧閘極介電層
112‧‧‧閘極電極
d1‧‧‧第一厚度
d2‧‧‧第二厚度
d3‧‧‧第三厚度
t ep ‧‧‧厚度

Claims (10)

  1. 一種電晶體元件的形成方法，包括：提供一半導體基底；實施一磊晶成長以形成一磊晶層於該半導體基底上；形成一電性絕緣層於該磊晶層上；及透過形成包括該電性絕緣層的一閘極介電層於該磊晶層上與形成一閘極電極於該閘極介電層上，以形成一閘極結構於該電性絕緣層上方。
  2. 如申請專利範圍第1項所述之方法，更包括：蝕刻該半導體基底以移除部分的該半導體基底，並進而形成一個或多個凹陷區；及形成該磊晶層於該一個或多個凹陷區上。
  3. 如申請專利範圍第2項所述之方法，其中蝕刻該半導體基底與實施該磊晶成長以形成該磊晶層在原位實施，並沒有將該半導體基底從一製程腔室中移開。
  4. 如申請專利範圍第1項所述之方法，更包括：選擇性地蝕刻該半導體基底以形成一個或多個溝槽設置於原始主動區之間；形成一電性絕緣材料於該一個或多個溝槽內以形成隔離結構於相鄰的原始主動區之間，其中該磊晶層具有一包括一凸狀彎曲的頂表面，使該頂表面在該磊晶層的中心較高，且在該磊晶層的外緣較低，且該閘極介電層沉積於該磊晶層的側壁上位於相對一水平面具有約54.7°角度的一(111)平面。
  5. 如申請專利範圍第4項所述之方法，其中該磊晶成長包括一選擇性磊晶成長製程以形成該磊晶層於該原始主動區上，但是該磊晶層不形成於該隔離結構上，且該磊晶成長使用包含氯化氫(HCl)的製程氣體實施。
  6. 如申請專利範圍第1項所述之方法，更包括：選擇性地蝕刻該半導體基底以形成一個或多個溝槽；形成一電性絕緣材料於該一個或多個溝槽的一底部與側壁上；及在該一個或多個溝槽內的一位置形成一導電閘極材料於該電性絕緣材料上。
  7. 如申請專利範圍第1項所述之方法，其中該磊晶層摻雜一硼摻雜劑、一磷摻雜劑或一碳摻雜劑。
  8. 如申請專利範圍第1項所述之方法，其中該磊晶層包括一多層磊晶層，該多層磊晶層由單一摻雜濃度之單一磊晶層形成之複數個不同摻雜濃度的磊晶層所組成。
  9. 一種電晶體元件的形成方法，包括：提供一具有複數個原始主動區的半導體基底；形成一隔離結構於相鄰的該些原始主動區之間；蝕刻該些原始主動區以移除部分的該些原始主動區，並進而形成複數個凹陷主動區，該些凹陷主動區具有低於該隔離結構的一頂表面；與蝕刻該些原始主動區在原位實施一選擇性地磊晶成長，以形成一磊晶層於該些凹陷主動區上，但不形成於該隔離結構上；及 形成一具有一大致上均一厚度的閘極介電層於該磊晶層上。
  10. 一種電晶體元件的形成方法，包括：提供一半導體基底；選擇性地蝕刻該半導體基底以形成一溝槽；實施一選擇性磊晶成長以形成一磊晶層於該溝槽的側壁與一底表面上；形成一電性絕緣層於該溝槽內的該磊晶層上；及形成一導電閘極材料於該溝槽內的該電性絕緣層上方，使該導電閘極材料透過該電性絕緣層與該磊晶層隔開，其中該導電閘極材料從該溝槽向外延伸至覆蓋該半導體基底的一位置。
TW103146210A 2014-02-24 2014-12-30 電晶體元件的形成方法 TWI540682B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/187,850 US9245974B2 (en) 2014-02-24 2014-02-24 Performance boost by silicon epitaxy

Publications (2)

Publication Number Publication Date
TW201539667A TW201539667A (zh) 2015-10-16
TWI540682B true TWI540682B (zh) 2016-07-01

Family

ID=53883029

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103146210A TWI540682B (zh) 2014-02-24 2014-12-30 電晶體元件的形成方法

Country Status (2)

Country Link
US (2) US9245974B2 (zh)
TW (1) TWI540682B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496149B2 (en) 2014-04-14 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods for manufacturing the same
US9620356B1 (en) * 2015-10-29 2017-04-11 Applied Materials, Inc. Process of selective epitaxial growth for void free gap fill
JP6706481B2 (ja) * 2015-11-05 2020-06-10 ソニーセミコンダクタソリューションズ株式会社 撮像素子
KR102569811B1 (ko) * 2016-04-08 2023-08-24 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
US10872918B2 (en) * 2017-03-28 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Optical isolation structure for reducing crosstalk between pixels and fabrication method thereof
TWI840384B (zh) 2018-07-31 2024-05-01 日商索尼半導體解決方案公司 攝像裝置及電子機器
CN113451343A (zh) * 2021-06-30 2021-09-28 武汉新芯集成电路制造有限公司 半导体器件的制备方法
US20230067685A1 (en) * 2021-08-25 2023-03-02 Omnivision Technologies, Inc. Image sensor with vertical transfer gate
WO2024154600A1 (ja) * 2023-01-17 2024-07-25 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0405325D0 (en) 2004-03-10 2004-04-21 Koninkl Philips Electronics Nv Trench-gate transistors and their manufacture
JP2007035823A (ja) * 2005-07-26 2007-02-08 Elpida Memory Inc トレンチ形成方法、半導体装置の製造方法および半導体装置
DE102005039365B4 (de) * 2005-08-19 2022-02-10 Infineon Technologies Ag Gate-gesteuertes Fin-Widerstandselement, welches als pinch - resistor arbeitet, zur Verwendung als ESD-Schutzelement in einem elektrischen Schaltkreis und Einrichtung zum Schutz vor elektrostatischen Entladungen in einem elektrischen Schaltkreis
KR100776147B1 (ko) 2006-05-04 2007-11-15 매그나칩 반도체 유한회사 운송 게이트를 전위 웰과 통합하여 확장된 화소의 동적범위를 갖는 이미지센서 센서
WO2008015211A1 (en) * 2006-08-01 2008-02-07 Koninklijke Philips Electronics N.V. Effecting selectivity of silicon or silicon-germanium deposition on a silicon or silicon-germanium substrate by doping
US7553717B2 (en) * 2007-05-11 2009-06-30 Texas Instruments Incorporated Recess etch for epitaxial SiGe
JP5221065B2 (ja) 2007-06-22 2013-06-26 株式会社東芝 不揮発性半導体メモリ装置
EP2315251A1 (fr) 2009-10-22 2011-04-27 STMicroelectronics (Crolles 2) SAS Capteur d'image à grille de transfert verticale et son procédé de fabrication
US8829574B2 (en) * 2011-12-22 2014-09-09 Avogy, Inc. Method and system for a GaN vertical JFET with self-aligned source and gate
US8541302B2 (en) 2011-12-15 2013-09-24 Semiconductor Components Industries, Llc Electronic device including a trench with a facet and a conductive structure therein and a process of forming the same
US8841708B2 (en) * 2012-05-10 2014-09-23 Avogy, Inc. Method and system for a GAN vertical JFET with self-aligned source metallization
US8716078B2 (en) * 2012-05-10 2014-05-06 Avogy, Inc. Method and system for a gallium nitride vertical JFET with self-aligned gate metallization
US8835936B2 (en) * 2012-11-15 2014-09-16 Globalfoundries Inc. Source and drain doping using doped raised source and drain regions
US9117841B2 (en) * 2013-10-07 2015-08-25 Freescale Semiconductor, Inc. Mergeable semiconductor device with improved reliability

Also Published As

Publication number Publication date
TW201539667A (zh) 2015-10-16
US20160111511A1 (en) 2016-04-21
US9595589B2 (en) 2017-03-14
US20150243763A1 (en) 2015-08-27
US9245974B2 (en) 2016-01-26

Similar Documents

Publication Publication Date Title
TWI540682B (zh) 電晶體元件的形成方法
US11626508B2 (en) Structure of a fin field effect transistor (FinFET)
US10395922B2 (en) Atomic layer deposition sealing integration for nanosheet complementary metal oxide semiconductor with replacement spacer
US9368411B2 (en) Method for the formation of fin structures for FinFET devices
TWI816685B (zh) 半導體裝置及其製造方法
US9406682B2 (en) Method and structure for preventing epi merging in embedded dynamic random access memory
TWI785126B (zh) 半導體裝置結構及其形成方法
US9608117B2 (en) Semiconductor devices including a finFET
US20170077222A1 (en) Semiconductor device and manufacturing method thereof
US20160079397A1 (en) Partial fin on oxide for improved electrical isolation of raised active regions
KR20070089743A (ko) 변형 채널 영역을 갖는 비평면형 ｍｏｓ 구조
TWI671901B (zh) 半導體元件及其製造方法
US10164097B2 (en) Semiconductor device and manufacturing method thereof
US9601621B1 (en) Semiconductor device including dual spacer and uniform epitaxial buffer interface of embedded SiGe source/drain
US20150008538A1 (en) Partially recessed channel core transistors in replacement gate flow
US20230091377A1 (en) Asymmetric Epitaxy Regions for Landing Contact Plug
CN115763254A (zh) 堆叠纳米片环栅晶体管及其制备方法
CN110416297B (zh) N型鳍式场效应晶体管及其形成方法
CN109087890B (zh) 一种半导体器件及其制造方法、电子装置
CN107564863B (zh) 一种半导体器件及其制造方法
CN103531471B (zh) 一种mosfet及其制备方法
CN111627815B (zh) 非平面型场效应晶体管的形成方法
CN107968071B (zh) 一种半导体器件及其制造方法和电子装置
KR20170108259A (ko) 활성영역 아래 에어갭을 갖는 반도체소자 및 그 제조방법