JP2002221533A - 半導体力学量センサとその製造方法 - Google Patents
半導体力学量センサとその製造方法Info
- Publication number
- JP2002221533A JP2002221533A JP2001019667A JP2001019667A JP2002221533A JP 2002221533 A JP2002221533 A JP 2002221533A JP 2001019667 A JP2001019667 A JP 2001019667A JP 2001019667 A JP2001019667 A JP 2001019667A JP 2002221533 A JP2002221533 A JP 2002221533A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- impurity
- side wall
- beam structure
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
- G01P2015/0808—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate
- G01P2015/0811—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass
- G01P2015/0814—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass for translational movement of the mass, e.g. shuttle type
Landscapes
- Pressure Sensors (AREA)
Abstract
(57)【要約】
【課題】可動電極と固定電極間の静電容量がバラツクこ
とに起因するセンサの感度バラツキを低減する。 【解決手段】シリコン基板１には空洞２と溝４ａ，４ｂ
が形成され、空洞２は横方向に延び、溝４ａ，４ｂは縦
方向に延びている。この空洞２と溝４ａ，４ｂにより、
ベースプレート部３と、四角枠部４と、可動電極を有す
る梁構造体６と、梁構造体６の可動電極に対向して配置
された固定電極１６ｂ，２２ｂとが区画形成されてい
る。少なくとも可動電極と固定電極１６ｂ，２２ｂの側
壁には不純物拡散層６０が形成され、空洞２を形成する
ための基板エッチングを抑制する不純物が添加されてい
る。
とに起因するセンサの感度バラツキを低減する。 【解決手段】シリコン基板１には空洞２と溝４ａ，４ｂ
が形成され、空洞２は横方向に延び、溝４ａ，４ｂは縦
方向に延びている。この空洞２と溝４ａ，４ｂにより、
ベースプレート部３と、四角枠部４と、可動電極を有す
る梁構造体６と、梁構造体６の可動電極に対向して配置
された固定電極１６ｂ，２２ｂとが区画形成されてい
る。少なくとも可動電極と固定電極１６ｂ，２２ｂの側
壁には不純物拡散層６０が形成され、空洞２を形成する
ための基板エッチングを抑制する不純物が添加されてい
る。
Description
【０００１】
【発明の属する技術分野】この発明は、可動電極を有す
る梁構造体を具備し、例えば、加速度やヨーレートや振
動等の力学量を検出する半導体力学量センサに関するも
のである。
る梁構造体を具備し、例えば、加速度やヨーレートや振
動等の力学量を検出する半導体力学量センサに関するも
のである。
【０００２】
【従来の技術】従来、この種のセンサ構造体として、特
開２０００−２８６４３０公報に開示されたものがあ
る。このセンサを、図２７の平面図、図２８の縦断面図
を用いて説明する。
開２０００−２８６４３０公報に開示されたものがあ
る。このセンサを、図２７の平面図、図２８の縦断面図
を用いて説明する。
【０００３】図２８において、シリコン基板１００に
は、横方向に延びる空洞１０１と縦方向に延びる溝１０
２が形成され、空洞１０１の下にベースプレート部１０
３が区画されるとともに、空洞１０１および溝１０２に
より四角枠部１０４（図２７参照）と、可動電極１０５
を有する梁構造体１０６（図２７参照）と、固定電極１
０７（図２７参照）が区画されている。固定電極１０７
は梁構造体１０６の可動電極１０５と対向している。可
動電極１０５と四角枠部１０４との間および固定電極１
０７と四角枠部１０４との間に、図２８に示すように溝
１０８が形成され、この溝１０８の内部に電気的絶縁材
料１０９が埋め込まれている。そして、可動電極１０５
と固定電極１０７とでコンデンサが形成され、このコン
デンサの静電容量の変化に基づいて加速度を検出するこ
とができる。
は、横方向に延びる空洞１０１と縦方向に延びる溝１０
２が形成され、空洞１０１の下にベースプレート部１０
３が区画されるとともに、空洞１０１および溝１０２に
より四角枠部１０４（図２７参照）と、可動電極１０５
を有する梁構造体１０６（図２７参照）と、固定電極１
０７（図２７参照）が区画されている。固定電極１０７
は梁構造体１０６の可動電極１０５と対向している。可
動電極１０５と四角枠部１０４との間および固定電極１
０７と四角枠部１０４との間に、図２８に示すように溝
１０８が形成され、この溝１０８の内部に電気的絶縁材
料１０９が埋め込まれている。そして、可動電極１０５
と固定電極１０７とでコンデンサが形成され、このコン
デンサの静電容量の変化に基づいて加速度を検出するこ
とができる。
【０００４】製造の際には、図２９に示すように、シリ
コン基板１００の上面に溝１０８を形成するとともに絶
縁材料１０９を埋め込み、さらに、基板１００の上に絶
縁膜１１０，１１１および配線材１１２，１１３を配置
するとともに、シリコン基板１００の上面から異方性エ
ッチングを行い、四角枠部と梁構造体と固定電極を区画
形成するための縦方向に延びる溝１０２を形成し、溝１
０２の底面を除く溝１０２の側壁に保護膜１１４を形成
する。次に、溝１０２の底面からシリコン基板１００に
対し等方性エッチングを行い、図３０に示すように、横
方向に延びる空洞１０１を形成する。その結果、空洞１
０１の下に位置するベースプレート部１０３と、四角枠
部１０４と、梁構造体１０６と、固定電極１０７とが区
画形成される。このようにして、マイクロマシニング技
術を用いて半導体基板を加工して可動電極を有する梁構
造体、および可動電極に対向する固定電極が半導体基板
に作り込まれる。
コン基板１００の上面に溝１０８を形成するとともに絶
縁材料１０９を埋め込み、さらに、基板１００の上に絶
縁膜１１０，１１１および配線材１１２，１１３を配置
するとともに、シリコン基板１００の上面から異方性エ
ッチングを行い、四角枠部と梁構造体と固定電極を区画
形成するための縦方向に延びる溝１０２を形成し、溝１
０２の底面を除く溝１０２の側壁に保護膜１１４を形成
する。次に、溝１０２の底面からシリコン基板１００に
対し等方性エッチングを行い、図３０に示すように、横
方向に延びる空洞１０１を形成する。その結果、空洞１
０１の下に位置するベースプレート部１０３と、四角枠
部１０４と、梁構造体１０６と、固定電極１０７とが区
画形成される。このようにして、マイクロマシニング技
術を用いて半導体基板を加工して可動電極を有する梁構
造体、および可動電極に対向する固定電極が半導体基板
に作り込まれる。
【０００５】
【発明が解決しようとする課題】ところが、以下のよう
な改良の余地があることが分かった。図３１，３２は図
２７におけるＹ−Ｙ断面を示しており、それぞれ図２
９，３０に相当する工程時点のものである。図３１にお
ける溝１０２の底面からシリコン基板１００に対し等方
性エッチングを行い、図３２に示すように、横方向に延
びる空洞１０１を形成する際、エッチングは等方的に進
行するため、保護膜１１４の裏側のシリコン基板１００
も侵蝕される。梁構造体１０６の可動電極１０５と固定
電極１０７の対面配置はセンシング動作においてキャパ
シタを形成しており、こうした侵蝕はキャパシタの対向
電極面積が溝深さによって規定される値に対して変化す
ることを意味する。図３２における距離ｄがその変化量
を示す。対向電極面積が変化すれば、キャパシタの初期
容量が変化してしまうこととなり、センシング回路の設
計に支障を来たす。ただし、この侵蝕量つまり変化量が
一定であれば予めその変化量を考慮に入れ設計すること
も可能である。しかし、一般にはこの侵蝕量にはウェハ
の面内分布、またはウェハ間の変動が含まれ、一定とす
ることは困難である。
な改良の余地があることが分かった。図３１，３２は図
２７におけるＹ−Ｙ断面を示しており、それぞれ図２
９，３０に相当する工程時点のものである。図３１にお
ける溝１０２の底面からシリコン基板１００に対し等方
性エッチングを行い、図３２に示すように、横方向に延
びる空洞１０１を形成する際、エッチングは等方的に進
行するため、保護膜１１４の裏側のシリコン基板１００
も侵蝕される。梁構造体１０６の可動電極１０５と固定
電極１０７の対面配置はセンシング動作においてキャパ
シタを形成しており、こうした侵蝕はキャパシタの対向
電極面積が溝深さによって規定される値に対して変化す
ることを意味する。図３２における距離ｄがその変化量
を示す。対向電極面積が変化すれば、キャパシタの初期
容量が変化してしまうこととなり、センシング回路の設
計に支障を来たす。ただし、この侵蝕量つまり変化量が
一定であれば予めその変化量を考慮に入れ設計すること
も可能である。しかし、一般にはこの侵蝕量にはウェハ
の面内分布、またはウェハ間の変動が含まれ、一定とす
ることは困難である。
【０００６】本発明は上述した技術的背景に鑑みてなさ
れたもので、可動電極と固定電極間の静電容量がバラツ
クことに起因するセンサの感度バラツキを低減すること
を目的とする。
れたもので、可動電極と固定電極間の静電容量がバラツ
クことに起因するセンサの感度バラツキを低減すること
を目的とする。
【０００７】
【課題を解決するための手段】請求項１に記載の半導体
力学量センサは、可動電極と固定電極の少なくとも側壁
に、空洞を形成するための基板エッチングを抑制する不
純物を添加したことを特徴としている。これにより、半
導体基板の等方性エッチングを原因とした構造体（可動
電極、固定電極）の厚さバラツキに起因する静電容量の
バラツキが低減される。詳しくは、可動電極を有する梁
構造体、および可動電極に対向配置された固定電極を作
り込んだ半導体力学量センサにおいて、可動電極と固定
電極の少なくとも側壁に不純物を添加することにより、
等方性エッチングのエッチレートを抑制し基板の侵蝕を
抑制することができる。その結果、可動電極と固定電極
間の静電容量がバラツクことに起因するセンサの感度バ
ラツキを低減することができる。
力学量センサは、可動電極と固定電極の少なくとも側壁
に、空洞を形成するための基板エッチングを抑制する不
純物を添加したことを特徴としている。これにより、半
導体基板の等方性エッチングを原因とした構造体（可動
電極、固定電極）の厚さバラツキに起因する静電容量の
バラツキが低減される。詳しくは、可動電極を有する梁
構造体、および可動電極に対向配置された固定電極を作
り込んだ半導体力学量センサにおいて、可動電極と固定
電極の少なくとも側壁に不純物を添加することにより、
等方性エッチングのエッチレートを抑制し基板の侵蝕を
抑制することができる。その結果、可動電極と固定電極
間の静電容量がバラツクことに起因するセンサの感度バ
ラツキを低減することができる。
【０００８】請求項２に記載の半導体力学量センサの製
造方法によれば、半導体基板の上面から異方性エッチン
グが行われ、少なくとも梁構造体と固定電極を区画形成
するための縦方向に延びる溝が形成される。そして、半
導体基板における溝の側壁に不純物が導入される。さら
に、溝の底面から半導体基板に対し不純物の層をエッチ
ング抑制部として等方性エッチングが行われ、横方向に
延びる空洞が形成され、支持部と梁構造体と固定電極と
が区画形成される。これにより、可動電極を有する梁構
造体、および可動電極に対向配置された固定電極を作り
込んだ半導体力学量センサにおいて、これら構造体（可
動電極、固定電極）を区画する溝の側壁に不純物を導入
することによって等方性エッチングのエッチレートを抑
制し基板の侵蝕を抑制することができる。その結果、可
動電極と固定電極間の静電容量がバラツクことに起因す
るセンサの感度バラツキを低減することができる。
造方法によれば、半導体基板の上面から異方性エッチン
グが行われ、少なくとも梁構造体と固定電極を区画形成
するための縦方向に延びる溝が形成される。そして、半
導体基板における溝の側壁に不純物が導入される。さら
に、溝の底面から半導体基板に対し不純物の層をエッチ
ング抑制部として等方性エッチングが行われ、横方向に
延びる空洞が形成され、支持部と梁構造体と固定電極と
が区画形成される。これにより、可動電極を有する梁構
造体、および可動電極に対向配置された固定電極を作り
込んだ半導体力学量センサにおいて、これら構造体（可
動電極、固定電極）を区画する溝の側壁に不純物を導入
することによって等方性エッチングのエッチレートを抑
制し基板の侵蝕を抑制することができる。その結果、可
動電極と固定電極間の静電容量がバラツクことに起因す
るセンサの感度バラツキを低減することができる。
【０００９】請求項３に記載の半導体力学量センサの製
造方法によれば、構造体（可動電極、固定電極）を区画
する溝の側壁に不純物を導入することによって等方性エ
ッチングのエッチレートを抑制し保護膜の裏側の基板の
侵蝕を抑制することができる。その結果、可動電極と固
定電極間の静電容量がバラツクことに起因するセンサの
感度バラツキを低減することができる。
造方法によれば、構造体（可動電極、固定電極）を区画
する溝の側壁に不純物を導入することによって等方性エ
ッチングのエッチレートを抑制し保護膜の裏側の基板の
侵蝕を抑制することができる。その結果、可動電極と固
定電極間の静電容量がバラツクことに起因するセンサの
感度バラツキを低減することができる。
【００１０】ここで、前記溝の側壁に不純物を導入する
工程として、請求項４に記載のように、溝側壁に該不純
物を含む物質の層を形成し、かつ熱処理により溝側壁に
浸透させたり、請求項５に記載のように、溝底面を含む
溝側壁に該不純物を含む物質の層を形成し、異方性エッ
チングにより溝底部の該物質層のみ除去した後、熱処理
により溝側壁に浸透させたり、請求項６に記載のよう
に、該不純物原子を含む気体雰囲気中に曝すことによっ
て溝側壁に浸透させたり、請求項７に記載のように、該
不純物をイオン注入により溝側壁に注入した後、熱処理
によって活性化させたり、請求項８に記載のように、溝
側壁に該不純物を含む基板材料を成膜することにより行
うことができる。また、請求項９に記載のように、溝の
底面を含む側壁に不純物を導入した後、溝底部の不純物
層のみ異方性エッチングによって除去するようにしても
よい。さらに、請求項１０に記載のように、溝の底面を
含む側壁に不純物を導入した後、溝底部にのみ選択的に
別の不純物を導入するようにしてもよく、特に、請求項
１１に記載のように、溝底部にのみ選択的に別の不純物
を導入する方法としてイオン注入による方法を採用する
ことができる。
工程として、請求項４に記載のように、溝側壁に該不純
物を含む物質の層を形成し、かつ熱処理により溝側壁に
浸透させたり、請求項５に記載のように、溝底面を含む
溝側壁に該不純物を含む物質の層を形成し、異方性エッ
チングにより溝底部の該物質層のみ除去した後、熱処理
により溝側壁に浸透させたり、請求項６に記載のよう
に、該不純物原子を含む気体雰囲気中に曝すことによっ
て溝側壁に浸透させたり、請求項７に記載のように、該
不純物をイオン注入により溝側壁に注入した後、熱処理
によって活性化させたり、請求項８に記載のように、溝
側壁に該不純物を含む基板材料を成膜することにより行
うことができる。また、請求項９に記載のように、溝の
底面を含む側壁に不純物を導入した後、溝底部の不純物
層のみ異方性エッチングによって除去するようにしても
よい。さらに、請求項１０に記載のように、溝の底面を
含む側壁に不純物を導入した後、溝底部にのみ選択的に
別の不純物を導入するようにしてもよく、特に、請求項
１１に記載のように、溝底部にのみ選択的に別の不純物
を導入する方法としてイオン注入による方法を採用する
ことができる。
【００１１】請求項１２に記載の半導体力学量センサの
製造方法によれば、半導体基板の上面から異方性エッチ
ングが行われ、少なくとも梁構造体と固定電極を形成す
る領域に縦方向に延びる第１の溝が形成される。そし
て、第１の溝にエッチングを抑制する不純物を含む基板
材料が埋め込まれる。さらに、半導体基板の上面からエ
ッチングが行われ、少なくとも梁構造体と固定電極を区
画形成するための縦方向に延びる第２の溝が形成され
る。引き続き、第２の溝の底面から半導体基板に対し不
純物を含む基板材料をエッチング抑制部として等方性エ
ッチングが行われ、横方向に延びる空洞が形成され、支
持部と梁構造体と固定電極とが区画形成される。これに
より、可動電極を有する梁構造体、および可動電極に対
向配置された固定電極を作り込んだ半導体力学量センサ
において、これら構造体（可動電極、固定電極）を区画
する溝の側壁に不純物を導入することによって等方性エ
ッチングのエッチレートを抑制し基板の侵蝕を抑制する
ことができる。その結果、可動電極と固定電極間の静電
容量がバラツクことに起因するセンサの感度バラツキを
低減することができる。
製造方法によれば、半導体基板の上面から異方性エッチ
ングが行われ、少なくとも梁構造体と固定電極を形成す
る領域に縦方向に延びる第１の溝が形成される。そし
て、第１の溝にエッチングを抑制する不純物を含む基板
材料が埋め込まれる。さらに、半導体基板の上面からエ
ッチングが行われ、少なくとも梁構造体と固定電極を区
画形成するための縦方向に延びる第２の溝が形成され
る。引き続き、第２の溝の底面から半導体基板に対し不
純物を含む基板材料をエッチング抑制部として等方性エ
ッチングが行われ、横方向に延びる空洞が形成され、支
持部と梁構造体と固定電極とが区画形成される。これに
より、可動電極を有する梁構造体、および可動電極に対
向配置された固定電極を作り込んだ半導体力学量センサ
において、これら構造体（可動電極、固定電極）を区画
する溝の側壁に不純物を導入することによって等方性エ
ッチングのエッチレートを抑制し基板の侵蝕を抑制する
ことができる。その結果、可動電極と固定電極間の静電
容量がバラツクことに起因するセンサの感度バラツキを
低減することができる。
【００１２】請求項１３に記載の半導体力学量センサの
製造方法によれば、半導体基板の上面から異方性エッチ
ングが行われ、少なくとも梁構造体と固定電極を形成す
る領域内における外周部に縦方向に延びる第１の溝が形
成される。そして、第１の溝にエッチングを抑制する不
純物を含む基板材料が埋め込まれる。さらに、半導体基
板の上面からエッチングが行われ、少なくとも梁構造体
と固定電極を区画形成するための縦方向に延びる第２の
溝が形成される。引き続き、第２の溝の底面から半導体
基板に対し不純物を含む基板材料をエッチング抑制部と
して等方性エッチングが行われ、横方向に延びる空洞が
形成され、支持部と梁構造体と固定電極とが区画形成さ
れる。これにより、可動電極を有する梁構造体、および
可動電極に対向配置された固定電極を作り込んだ半導体
力学量センサにおいて、これら構造体（可動電極、固定
電極）を区画する溝の側壁に不純物を導入することによ
って等方性エッチングのエッチレートを抑制し基板の侵
蝕を抑制することができる。その結果、可動電極と固定
電極間の静電容量がバラツクことに起因するセンサの感
度バラツキを低減することができる。
製造方法によれば、半導体基板の上面から異方性エッチ
ングが行われ、少なくとも梁構造体と固定電極を形成す
る領域内における外周部に縦方向に延びる第１の溝が形
成される。そして、第１の溝にエッチングを抑制する不
純物を含む基板材料が埋め込まれる。さらに、半導体基
板の上面からエッチングが行われ、少なくとも梁構造体
と固定電極を区画形成するための縦方向に延びる第２の
溝が形成される。引き続き、第２の溝の底面から半導体
基板に対し不純物を含む基板材料をエッチング抑制部と
して等方性エッチングが行われ、横方向に延びる空洞が
形成され、支持部と梁構造体と固定電極とが区画形成さ
れる。これにより、可動電極を有する梁構造体、および
可動電極に対向配置された固定電極を作り込んだ半導体
力学量センサにおいて、これら構造体（可動電極、固定
電極）を区画する溝の側壁に不純物を導入することによ
って等方性エッチングのエッチレートを抑制し基板の侵
蝕を抑制することができる。その結果、可動電極と固定
電極間の静電容量がバラツクことに起因するセンサの感
度バラツキを低減することができる。
【００１３】
【発明の実施の形態】（第１の実施の形態）以下、この
発明を具体化した第１の実施の形態を図面に従って説明
する。
発明を具体化した第１の実施の形態を図面に従って説明
する。
【００１４】図１，２には、本実施形態における加速度
センサを示す。図１は、加速度センサの平面図であり、
図２は、加速度センサの斜視図である。また、図３には
図１のＡ−Ａ線での断面を、図４には図１のＢ−Ｂ線で
の断面を示す。
センサを示す。図１は、加速度センサの平面図であり、
図２は、加速度センサの斜視図である。また、図３には
図１のＡ−Ａ線での断面を、図４には図１のＢ−Ｂ線で
の断面を示す。
【００１５】図５は加速度センサの配線を取り除いた状
態での斜視図を示している。つまり、図２は、本センサ
の配線を含む斜視図であり、これに対し、図５では配線
を除いたものとなっている。
態での斜視図を示している。つまり、図２は、本センサ
の配線を含む斜視図であり、これに対し、図５では配線
を除いたものとなっている。
【００１６】図３において、単層の半導体基板としての
シリコン基板１の内部には空洞２が形成されており、こ
の空洞２は所定の厚さｔを有し、かつ、横方向（水平方
向）に延びている。基板１における空洞２の下の部位が
ベースプレート部３となっている。つまり、空洞２によ
りベースプレート部３が区画され、空洞２の下にベース
プレート部３が位置している。また、基板１における空
洞２の上の部位において、図１，３に示すように、溝４
ａ，４ｂ，４ｃ，４ｄが形成され、この溝４ａ〜４ｄは
縦方向に延び、かつ、空洞２に達している。この空洞２
および溝４ａ〜４ｄにより、図５に示すように、四角枠
部５および梁構造体６が区画形成されている。四角枠部
５は、空洞２および溝４ａ，４ｂの横に位置し、ベース
プレート部３の上面に立設されている。この四角枠部５
は基板１の側壁にて構成されている。また、梁構造体６
は、空洞２の上に位置し、四角枠部５から延びている。
このとき、梁構造体６はベースプレート部３の上面から
所定の間隔ｔをおいて配置されている。さらに、空洞２
および溝４ａ，４ｂにより、固定電極１６ａ〜１６ｄ，
１７ａ〜１７ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄが区
画され、これら固定電極は空洞２の上に位置し、四角枠
部５から延びている（詳細は後述する）。
シリコン基板１の内部には空洞２が形成されており、こ
の空洞２は所定の厚さｔを有し、かつ、横方向（水平方
向）に延びている。基板１における空洞２の下の部位が
ベースプレート部３となっている。つまり、空洞２によ
りベースプレート部３が区画され、空洞２の下にベース
プレート部３が位置している。また、基板１における空
洞２の上の部位において、図１，３に示すように、溝４
ａ，４ｂ，４ｃ，４ｄが形成され、この溝４ａ〜４ｄは
縦方向に延び、かつ、空洞２に達している。この空洞２
および溝４ａ〜４ｄにより、図５に示すように、四角枠
部５および梁構造体６が区画形成されている。四角枠部
５は、空洞２および溝４ａ，４ｂの横に位置し、ベース
プレート部３の上面に立設されている。この四角枠部５
は基板１の側壁にて構成されている。また、梁構造体６
は、空洞２の上に位置し、四角枠部５から延びている。
このとき、梁構造体６はベースプレート部３の上面から
所定の間隔ｔをおいて配置されている。さらに、空洞２
および溝４ａ，４ｂにより、固定電極１６ａ〜１６ｄ，
１７ａ〜１７ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄが区
画され、これら固定電極は空洞２の上に位置し、四角枠
部５から延びている（詳細は後述する）。
【００１７】本実施形態においては、ベースプレート部
３と四角枠部５により、梁構造体と固定電極を支持する
ための支持部を構成している。図５において、梁構造体
６は、アンカー部７，８と、梁部９，１０と、質量部１
１と、可動電極１２ａ，１２ｂ，１２ｃ，１２ｄ，１３
ａ，１３ｂ，１３ｃ，１３ｄを備えている。四角枠部５
における対向する内壁面においてアンカー部７，８が突
設され、アンカー部７，８には梁部９，１０を介して質
量部１１が連結支持されている。つまり、質量部１１
は、四角枠部５の内方においてアンカー部７，８により
架設され、かつ、ベースプレート部３の上面において所
定間隔ｔを隔てた位置に配置されている。
３と四角枠部５により、梁構造体と固定電極を支持する
ための支持部を構成している。図５において、梁構造体
６は、アンカー部７，８と、梁部９，１０と、質量部１
１と、可動電極１２ａ，１２ｂ，１２ｃ，１２ｄ，１３
ａ，１３ｂ，１３ｃ，１３ｄを備えている。四角枠部５
における対向する内壁面においてアンカー部７，８が突
設され、アンカー部７，８には梁部９，１０を介して質
量部１１が連結支持されている。つまり、質量部１１
は、四角枠部５の内方においてアンカー部７，８により
架設され、かつ、ベースプレート部３の上面において所
定間隔ｔを隔てた位置に配置されている。
【００１８】アンカー部７，８と梁部９，１０との間に
は絶縁溝１４ａ，１４ｂが形成され、その内部には酸化
膜等の電気的絶縁材料１５ａ，１５ｂが配置され、この
絶縁材料１５ａ，１５ｂにて電気的に絶縁されている。
は絶縁溝１４ａ，１４ｂが形成され、その内部には酸化
膜等の電気的絶縁材料１５ａ，１５ｂが配置され、この
絶縁材料１５ａ，１５ｂにて電気的に絶縁されている。
【００１９】質量部１１における一方の側面からは４つ
の可動電極１２ａ〜１２ｄが突出している。また、質量
部１１における他方の側面からは４つの可動電極１３ａ
〜１３ｄが突出している。可動電極１２ａ〜１２ｄ，１
３ａ〜１３ｄは、等間隔で平行に延びる櫛歯状の形状に
なっている。このように、梁構造体６は、力学量である
加速度により変位する可動電極１２ａ〜１２ｄ，１３ａ
〜１３ｄを有する。
の可動電極１２ａ〜１２ｄが突出している。また、質量
部１１における他方の側面からは４つの可動電極１３ａ
〜１３ｄが突出している。可動電極１２ａ〜１２ｄ，１
３ａ〜１３ｄは、等間隔で平行に延びる櫛歯状の形状に
なっている。このように、梁構造体６は、力学量である
加速度により変位する可動電極１２ａ〜１２ｄ，１３ａ
〜１３ｄを有する。
【００２０】図５において、四角枠部５の内壁面におけ
る可動電極１２ａ〜１２ｄと対向する面には、第１の固
定電極１６ａ，１６ｂ，１６ｃ，１６ｄおよび第２の固
定電極１７ａ，１７ｂ，１７ｃ，１７ｄが固定されてい
る。第１の固定電極１６ａ〜１６ｄはベースプレート部
３の上面に所定間隔ｔを隔てた位置に配置され、可動電
極１２ａ〜１２ｄの一方の側面と対向している。同様
に、第２の固定電極１７ａ〜１７ｄはベースプレート部
３の上面に所定間隔ｔを隔てた位置に配置され、可動電
極１２ａ〜１２ｄの他方の側面と対向している。ここ
で、第１の固定電極１６ａ〜１６ｄと四角枠部５との間
には絶縁溝１８ａ〜１８ｄ（図３参照）が形成され、そ
の内部には酸化膜等の電気的絶縁材料１９ａ〜１９ｄ
（図３参照）が配置され、この絶縁材料１９ａ〜１９ｄ
にて電気的に絶縁されている。同様に、第２の固定電極
１７ａ〜１７ｄと四角枠部５との間には絶縁溝２０ａ〜
２０ｄ（図４参照）が形成され、その内部には酸化膜等
の電気的絶縁材料２１ａ〜２１ｄ（図４参照）が配置さ
れ、この絶縁材料２１ａ〜２１ｄにて電気的に絶縁され
ている。
る可動電極１２ａ〜１２ｄと対向する面には、第１の固
定電極１６ａ，１６ｂ，１６ｃ，１６ｄおよび第２の固
定電極１７ａ，１７ｂ，１７ｃ，１７ｄが固定されてい
る。第１の固定電極１６ａ〜１６ｄはベースプレート部
３の上面に所定間隔ｔを隔てた位置に配置され、可動電
極１２ａ〜１２ｄの一方の側面と対向している。同様
に、第２の固定電極１７ａ〜１７ｄはベースプレート部
３の上面に所定間隔ｔを隔てた位置に配置され、可動電
極１２ａ〜１２ｄの他方の側面と対向している。ここ
で、第１の固定電極１６ａ〜１６ｄと四角枠部５との間
には絶縁溝１８ａ〜１８ｄ（図３参照）が形成され、そ
の内部には酸化膜等の電気的絶縁材料１９ａ〜１９ｄ
（図３参照）が配置され、この絶縁材料１９ａ〜１９ｄ
にて電気的に絶縁されている。同様に、第２の固定電極
１７ａ〜１７ｄと四角枠部５との間には絶縁溝２０ａ〜
２０ｄ（図４参照）が形成され、その内部には酸化膜等
の電気的絶縁材料２１ａ〜２１ｄ（図４参照）が配置さ
れ、この絶縁材料２１ａ〜２１ｄにて電気的に絶縁され
ている。
【００２１】同様に、図５において、四角枠部５の内壁
面における可動電極１３ａ〜１３ｄと対向する面には、
第１の固定電極２２ａ，２２ｂ，２２ｃ，２２ｄおよび
第２の固定電極２３ａ，２３ｂ，２３ｃ，２３ｄが固定
されている。第１の固定電極２２ａ〜２２ｄはベースプ
レート部３の上面に所定間隔ｔを隔てた位置に配置さ
れ、可動電極１３ａ〜１３ｄの一方の側面と対向してい
る。同様に、第２の固定電極２３ａ〜２３ｄはベースプ
レート部３の上面に所定間隔ｔを隔てた位置に配置さ
れ、可動電極１３ａ〜１３ｄの他方の側面と対向してい
る。ここで、第１の固定電極２２ａ〜２２ｄと四角枠部
５との間には絶縁溝２４ａ〜２４ｄ（図３参照）が形成
され、その内部には酸化膜等の電気的絶縁材料２５ａ〜
２５ｄ（図３参照）が配置され、この絶縁材料２５ａ〜
２５ｄにて電気的に絶縁されている。同様に、第２の固
定電極２３ａ〜２３ｄと四角枠部５との間には絶縁溝２
６ａ〜２６ｄ（図４参照）が形成され、その内部には酸
化膜等の電気的絶縁材料２７ａ〜２７ｄ（図４参照）が
配置され、この絶縁材料２７ａ〜２７ｄにて電気的に絶
縁されている。
面における可動電極１３ａ〜１３ｄと対向する面には、
第１の固定電極２２ａ，２２ｂ，２２ｃ，２２ｄおよび
第２の固定電極２３ａ，２３ｂ，２３ｃ，２３ｄが固定
されている。第１の固定電極２２ａ〜２２ｄはベースプ
レート部３の上面に所定間隔ｔを隔てた位置に配置さ
れ、可動電極１３ａ〜１３ｄの一方の側面と対向してい
る。同様に、第２の固定電極２３ａ〜２３ｄはベースプ
レート部３の上面に所定間隔ｔを隔てた位置に配置さ
れ、可動電極１３ａ〜１３ｄの他方の側面と対向してい
る。ここで、第１の固定電極２２ａ〜２２ｄと四角枠部
５との間には絶縁溝２４ａ〜２４ｄ（図３参照）が形成
され、その内部には酸化膜等の電気的絶縁材料２５ａ〜
２５ｄ（図３参照）が配置され、この絶縁材料２５ａ〜
２５ｄにて電気的に絶縁されている。同様に、第２の固
定電極２３ａ〜２３ｄと四角枠部５との間には絶縁溝２
６ａ〜２６ｄ（図４参照）が形成され、その内部には酸
化膜等の電気的絶縁材料２７ａ〜２７ｄ（図４参照）が
配置され、この絶縁材料２７ａ〜２７ｄにて電気的に絶
縁されている。
【００２２】このように本実施形態においては、トレン
チ溝を酸化膜等で埋め込んだ絶縁材料１５ａ，１５ｂ，
１９ａ〜１９ｄ，２１ａ〜２１ｄ，２５ａ〜２５ｄ，２
７ａ〜２７ｄを介して可動および固定電極が四角枠部５
に支持されるとともに、ベースプレート部３側から電気
的に絶縁されている。
チ溝を酸化膜等で埋め込んだ絶縁材料１５ａ，１５ｂ，
１９ａ〜１９ｄ，２１ａ〜２１ｄ，２５ａ〜２５ｄ，２
７ａ〜２７ｄを介して可動および固定電極が四角枠部５
に支持されるとともに、ベースプレート部３側から電気
的に絶縁されている。
【００２３】また、図３，４に示すように、梁構造体６
と固定電極１６ａ〜１６ｄ，１７ａ〜１７ｄ，２２ａ〜
２２ｄ，２３ａ〜２３ｄと四角枠部５における側壁には
不純物層４０が形成され、不純物層４０には空洞２を形
成するための基板エッチングを抑制する不純物が添加さ
れている。
と固定電極１６ａ〜１６ｄ，１７ａ〜１７ｄ，２２ａ〜
２２ｄ，２３ａ〜２３ｄと四角枠部５における側壁には
不純物層４０が形成され、不純物層４０には空洞２を形
成するための基板エッチングを抑制する不純物が添加さ
れている。
【００２４】図２に示すように、第１の固定電極１６ａ
〜１６ｄは配線２８により外部に電位が取り出され、ま
た、第２の固定電極１７ａ〜１７ｄは配線２９により外
部に電位が取り出されている。同様に、第１の固定電極
２２ａ〜２２ｄは配線３０により外部に電位が取り出さ
れ、また、第２の固定電極２３ａ〜２３ｄは配線３１に
より外部に電位が取り出されている。より詳しくは、図
３に示すように、第１の固定電極１６ａ〜１６ｄ，２２
ａ〜２２ｄからは、酸化膜３２，３３上に形成されてい
る配線２８，３０によりコンタクト部３４，３５を通し
て四角枠部５と電気的に絶縁を保った状態で外部に電位
が取り出されている。また、図４に示すように、第２の
固定電極１７ａ〜１７ｄ，２３ａ〜２３ｄからは、酸化
膜３２，３３上に形成されている配線２９，３１により
コンタクト部３６，３７を通して四角枠部５と電気的に
絶縁を保った状態で外部に電位が取り出されている。
〜１６ｄは配線２８により外部に電位が取り出され、ま
た、第２の固定電極１７ａ〜１７ｄは配線２９により外
部に電位が取り出されている。同様に、第１の固定電極
２２ａ〜２２ｄは配線３０により外部に電位が取り出さ
れ、また、第２の固定電極２３ａ〜２３ｄは配線３１に
より外部に電位が取り出されている。より詳しくは、図
３に示すように、第１の固定電極１６ａ〜１６ｄ，２２
ａ〜２２ｄからは、酸化膜３２，３３上に形成されてい
る配線２８，３０によりコンタクト部３４，３５を通し
て四角枠部５と電気的に絶縁を保った状態で外部に電位
が取り出されている。また、図４に示すように、第２の
固定電極１７ａ〜１７ｄ，２３ａ〜２３ｄからは、酸化
膜３２，３３上に形成されている配線２９，３１により
コンタクト部３６，３７を通して四角枠部５と電気的に
絶縁を保った状態で外部に電位が取り出されている。
【００２５】また、図２に示すように、可動電極１２ａ
〜１２ｄ，１３ａ〜１３ｄの電位は質量部１１と梁部
９，１０を通し、配線３８，３９により（詳しくは、梁
部９，１０に設けられているコンタクト部を通じて）外
部に電位が取り出されている。
〜１２ｄ，１３ａ〜１３ｄの電位は質量部１１と梁部
９，１０を通し、配線３８，３９により（詳しくは、梁
部９，１０に設けられているコンタクト部を通じて）外
部に電位が取り出されている。
【００２６】一方、基板１に形成された溝の側壁には保
護膜が形成されている。図３，４では、質量部１１、固
定電極１６ｂ，１７ａ，２２ｂ，２３ａの側壁に、それ
ぞれ保護膜４１が形成されている状態を示す。つまり、
図３，４に示すように、質量部１１の側壁、固定電極１
６ａ〜１６ｄ，１７ａ〜１７ｄ，２２ａ〜２２ｄ，２３
ａ〜２３ｄの側壁には保護膜４１が形成されている。さ
らに、基板１の上面には（図３，４では、四角枠部５、
質量部１１、固定電極１６ａ〜１６ｄ，１７ａ〜１７
ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄの上部には）、酸
化膜３２，３３が形成されている。
護膜が形成されている。図３，４では、質量部１１、固
定電極１６ｂ，１７ａ，２２ｂ，２３ａの側壁に、それ
ぞれ保護膜４１が形成されている状態を示す。つまり、
図３，４に示すように、質量部１１の側壁、固定電極１
６ａ〜１６ｄ，１７ａ〜１７ｄ，２２ａ〜２２ｄ，２３
ａ〜２３ｄの側壁には保護膜４１が形成されている。さ
らに、基板１の上面には（図３，４では、四角枠部５、
質量部１１、固定電極１６ａ〜１６ｄ，１７ａ〜１７
ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄの上部には）、酸
化膜３２，３３が形成されている。
【００２７】このように本実施形態の半導体加速度セン
サは、図３，５に示すように、ベースプレート部３が空
洞２により区画され、四角枠部５が空洞２および溝４
ａ，４ｂにより区画され、可動電極１２ａ〜１２ｄ，１
３ａ〜１３ｄを有する梁構造体６が空洞２および溝４ａ
〜４ｄにより区画され、固定電極１６ａ〜１６ｄ，１７
ａ〜１７ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄが空洞２
および溝４ａ，４ｂにより区画されている。また、溝１
４ａ，１４ｂ，１８ａ〜１８ｄ，２０ａ〜２０ｄ，２４
ａ〜２４ｄ，２６ａ〜２６ｄが、可動電極１２ａ〜１２
ｄ，１３ａ〜１３ｄと四角枠部５との間および固定電極
１６ａ〜１６ｄ，１７ａ〜１７ｄ，２２ａ〜２２ｄ，２
３ａ〜２３ｄと四角枠部５との間に形成され、電気的絶
縁材料１５ａ，１５ｂ，１９ａ〜１９ｄ，２１ａ〜２１
ｄ，２５ａ〜２５ｄ，２７ａ〜２７ｄが埋め込まれてい
る。
サは、図３，５に示すように、ベースプレート部３が空
洞２により区画され、四角枠部５が空洞２および溝４
ａ，４ｂにより区画され、可動電極１２ａ〜１２ｄ，１
３ａ〜１３ｄを有する梁構造体６が空洞２および溝４ａ
〜４ｄにより区画され、固定電極１６ａ〜１６ｄ，１７
ａ〜１７ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄが空洞２
および溝４ａ，４ｂにより区画されている。また、溝１
４ａ，１４ｂ，１８ａ〜１８ｄ，２０ａ〜２０ｄ，２４
ａ〜２４ｄ，２６ａ〜２６ｄが、可動電極１２ａ〜１２
ｄ，１３ａ〜１３ｄと四角枠部５との間および固定電極
１６ａ〜１６ｄ，１７ａ〜１７ｄ，２２ａ〜２２ｄ，２
３ａ〜２３ｄと四角枠部５との間に形成され、電気的絶
縁材料１５ａ，１５ｂ，１９ａ〜１９ｄ，２１ａ〜２１
ｄ，２５ａ〜２５ｄ，２７ａ〜２７ｄが埋め込まれてい
る。
【００２８】よって、シリコン基板１に形成した空洞２
と溝４ａ〜４ｄによりベースプレート部３と四角枠部５
と梁構造体６と固定電極１６ａ〜１６ｄ，１７ａ〜１７
ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄとが区画されると
ともに、可動電極１２ａ〜１２ｄ，１３ａ〜１３ｄと四
角枠部５との間および固定電極１６ａ〜１６ｄ，１７ａ
〜１７ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄと四角枠部
５との間に形成された溝１４ａ，１４ｂ，１８ａ〜１８
ｄ，２０ａ〜２０ｄ，２４ａ〜２４ｄ，２６ａ〜２６ｄ
に埋め込まれた電気的絶縁材料１５ａ，１５ｂ，１９ａ
〜１９ｄ，２１ａ〜２１ｄ，２５ａ〜２５ｄ，２７ａ〜
２７ｄにより電極が電気的に分離されている。
と溝４ａ〜４ｄによりベースプレート部３と四角枠部５
と梁構造体６と固定電極１６ａ〜１６ｄ，１７ａ〜１７
ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄとが区画されると
ともに、可動電極１２ａ〜１２ｄ，１３ａ〜１３ｄと四
角枠部５との間および固定電極１６ａ〜１６ｄ，１７ａ
〜１７ｄ，２２ａ〜２２ｄ，２３ａ〜２３ｄと四角枠部
５との間に形成された溝１４ａ，１４ｂ，１８ａ〜１８
ｄ，２０ａ〜２０ｄ，２４ａ〜２４ｄ，２６ａ〜２６ｄ
に埋め込まれた電気的絶縁材料１５ａ，１５ｂ，１９ａ
〜１９ｄ，２１ａ〜２１ｄ，２５ａ〜２５ｄ，２７ａ〜
２７ｄにより電極が電気的に分離されている。
【００２９】上述した構成において、可動電極１２ａ〜
１２ｄと第１の固定電極１６ａ〜１６ｄとの間には第１
のコンデンサが、また、可動電極１２ａ〜１２ｄと第２
の固定電極１７ａ〜１７ｄとの間には第２のコンデンサ
が形成されている。同様に、可動電極１３ａ〜１３ｄと
第１の固定電極２２ａ〜２２ｄとの間に第１のコンデン
サが、また、可動電極１３ａ〜１３ｄと第２の固定電極
２３ａ〜２３ｄとの間に第２のコンデンサが形成されて
いる。そして、これら各コンデンサの容量が等しくなる
ように（加速度と静電気力が等しく釣り合うように）可
動・固定電極間の印加電圧を制御することにより、その
印加電圧値から加速度の大きさを求めることができるこ
ととなる。
１２ｄと第１の固定電極１６ａ〜１６ｄとの間には第１
のコンデンサが、また、可動電極１２ａ〜１２ｄと第２
の固定電極１７ａ〜１７ｄとの間には第２のコンデンサ
が形成されている。同様に、可動電極１３ａ〜１３ｄと
第１の固定電極２２ａ〜２２ｄとの間に第１のコンデン
サが、また、可動電極１３ａ〜１３ｄと第２の固定電極
２３ａ〜２３ｄとの間に第２のコンデンサが形成されて
いる。そして、これら各コンデンサの容量が等しくなる
ように（加速度と静電気力が等しく釣り合うように）可
動・固定電極間の印加電圧を制御することにより、その
印加電圧値から加速度の大きさを求めることができるこ
ととなる。
【００３０】このように、１枚のシリコン基板に、可動
電極を有する梁構造体、および可動電極に対向配置され
た固定電極を作り込んだ半導体力学量センサにおいて、
単層の半導体基板、即ち、単結晶シリコン基板１を用い
ているためセンサの断面構造を簡単化することができ
る。
電極を有する梁構造体、および可動電極に対向配置され
た固定電極を作り込んだ半導体力学量センサにおいて、
単層の半導体基板、即ち、単結晶シリコン基板１を用い
ているためセンサの断面構造を簡単化することができ
る。
【００３１】次に、加速度センサの製造方法を、図６〜
図１４を用いて説明する。図６〜図９および図１３は図
１のＢ−Ｂ線での断面図であり、図１０，１１，１２，
１４は図１のＣ−Ｃ線での断面図である。なお、製造工
程の説明において、各固定電極および梁構造体の絶縁構
造（支持構造）は同じであるので、図１のＢ−Ｂ，Ｃ−
Ｃ断面を説明することによりその他の部位の説明は省略
する。
図１４を用いて説明する。図６〜図９および図１３は図
１のＢ−Ｂ線での断面図であり、図１０，１１，１２，
１４は図１のＣ−Ｃ線での断面図である。なお、製造工
程の説明において、各固定電極および梁構造体の絶縁構
造（支持構造）は同じであるので、図１のＢ−Ｂ，Ｃ−
Ｃ断面を説明することによりその他の部位の説明は省略
する。
【００３２】まず、図６に示すように、単層の半導体基
板としての単結晶シリコン基板１を用意し、シリコン基
板１の上面から異方性エッチングを行い、可動および固
定電極を四角枠部から電気的に絶縁するための縦方向に
延びる第１の溝２０ａ，２６ａをパターン形成する。そ
して、シリコン基板１の上にシリコン酸化膜を成膜し、
溝２０ａ，２６ａを絶縁材料（酸化膜）２１ａ，２７ａ
で埋め込み、かつ基板表面を酸化膜３２で覆う。
板としての単結晶シリコン基板１を用意し、シリコン基
板１の上面から異方性エッチングを行い、可動および固
定電極を四角枠部から電気的に絶縁するための縦方向に
延びる第１の溝２０ａ，２６ａをパターン形成する。そ
して、シリコン基板１の上にシリコン酸化膜を成膜し、
溝２０ａ，２６ａを絶縁材料（酸化膜）２１ａ，２７ａ
で埋め込み、かつ基板表面を酸化膜３２で覆う。
【００３３】さらに、図７に示すように、配線材料５０
を成膜しパターニングを行い、続いて、酸化膜３３を成
膜して配線パターン５０を覆う。引き続き、図８に示す
ように、基板１と配線材料５０の上部の酸化膜３２，３
３を一部除去してコンタクトホール３６，３７を形成
し、さらに、配線材料２９，３１を成膜しパターニング
を行う。
を成膜しパターニングを行い、続いて、酸化膜３３を成
膜して配線パターン５０を覆う。引き続き、図８に示す
ように、基板１と配線材料５０の上部の酸化膜３２，３
３を一部除去してコンタクトホール３６，３７を形成
し、さらに、配線材料２９，３１を成膜しパターニング
を行う。
【００３４】そして、図９に示すように、基板１に構造
体形成のためのマスクフォトを行い、マスク５１にて酸
化膜３２，３３のエッチングを行う。続いて、マスク５
１を用いてシリコン基板１の上面から異方性エッチング
（トレンチエッチング）を行い、四角枠部と梁構造体と
固定電極を区画形成するための縦方向に延びる溝４ａ，
４ｂを形成する。図９では、質量部（１１）および固定
電極（１７ａ，２３ａ）となる領域を形成する。
体形成のためのマスクフォトを行い、マスク５１にて酸
化膜３２，３３のエッチングを行う。続いて、マスク５
１を用いてシリコン基板１の上面から異方性エッチング
（トレンチエッチング）を行い、四角枠部と梁構造体と
固定電極を区画形成するための縦方向に延びる溝４ａ，
４ｂを形成する。図９では、質量部（１１）および固定
電極（１７ａ，２３ａ）となる領域を形成する。
【００３５】このように溝４ａ，４ｂを形成した後、図
１０（図１のＣ−Ｃ相当の断面）に示すように、シリコ
ン基板１における溝（４ａ）の内壁（底面と側壁）に不
純物を導入する。不純物の導入には気相拡散法を用い
る。つまり、不純物原子を含む気体雰囲気中に曝すこと
によって溝側壁に浸透させる。例えば、拡散炉中におい
て、Ｂ2 Ｈ6 （ジボランガス）を含む雰囲気中に曝すこ
とにより、溝底面を含む溝側壁表面には不純物としてＢ
（ボロン）を導入した層４０が形成される。この気相拡
散における不純物源としては、上述のジボラン以外に、
液体であるＢＢｒ 3 、ＢＣｌ3 、あるいは固体であるＢ
2 Ｏ3 、Ｈ3 ＢＯ3 等を用いてもよい。
１０（図１のＣ−Ｃ相当の断面）に示すように、シリコ
ン基板１における溝（４ａ）の内壁（底面と側壁）に不
純物を導入する。不純物の導入には気相拡散法を用い
る。つまり、不純物原子を含む気体雰囲気中に曝すこと
によって溝側壁に浸透させる。例えば、拡散炉中におい
て、Ｂ2 Ｈ6 （ジボランガス）を含む雰囲気中に曝すこ
とにより、溝底面を含む溝側壁表面には不純物としてＢ
（ボロン）を導入した層４０が形成される。この気相拡
散における不純物源としては、上述のジボラン以外に、
液体であるＢＢｒ 3 、ＢＣｌ3 、あるいは固体であるＢ
2 Ｏ3 、Ｈ3 ＢＯ3 等を用いてもよい。
【００３６】そして、図１１（図１のＣ−Ｃ相当の断
面）に示すように、異方性を有するドライエッチングを
施し溝底部の不純物層４０のみを除去する。これによ
り、シリコン基板１における溝側壁のみに不純物層４０
が配置される。引き続き、図１２（図１のＣ−Ｃ相当の
断面）に示すように、溝側壁に保護膜４１を形成し、さ
らに溝底面に付いた保護膜４１を除去する。これによ
り、溝底面を除く溝側壁に保護膜４１が配置されること
になる。
面）に示すように、異方性を有するドライエッチングを
施し溝底部の不純物層４０のみを除去する。これによ
り、シリコン基板１における溝側壁のみに不純物層４０
が配置される。引き続き、図１２（図１のＣ−Ｃ相当の
断面）に示すように、溝側壁に保護膜４１を形成し、さ
らに溝底面に付いた保護膜４１を除去する。これによ
り、溝底面を除く溝側壁に保護膜４１が配置されること
になる。
【００３７】なお、本例では溝底部の不純物層４０を除
去してから保護膜４１を形成することとしたが、溝底部
の不純物層４０を除去する前に保護膜４１を形成し、溝
底部の保護膜４１を除去してから溝底部の不純物層４０
を除去してもよい。これらの除去は共に異方性ドライエ
ッチングにより行っているため、ガス種等のエッチング
処理条件を変えることにより一連の処理で除去すること
が可能となり効率的である。
去してから保護膜４１を形成することとしたが、溝底部
の不純物層４０を除去する前に保護膜４１を形成し、溝
底部の保護膜４１を除去してから溝底部の不純物層４０
を除去してもよい。これらの除去は共に異方性ドライエ
ッチングにより行っているため、ガス種等のエッチング
処理条件を変えることにより一連の処理で除去すること
が可能となり効率的である。
【００３８】この状態で、図１３（図１のＢ−Ｂ相当の
断面）に示すように、溝４ａ，４ｂの底面からシリコン
基板１に対し不純物層４０をエッチング抑制部として等
方性エッチングを行い、横方向に延びる空洞２を形成す
る。これにより、支持部（空洞２の下に位置するベース
プレート部３と、空洞２および溝４ａ，４ｂの横に位置
する四角枠部５）と、加速度により変位する可動電極を
有する梁構造体６と、梁構造体６の可動電極に対向して
配置された固定電極１７ａ，２３ａとが区画形成され
る。図１３では質量部１１、固定電極１７ａ，２３ａの
下のシリコンのみがエッチング除去されて、特に質量部
１１とベースプレート部３が完全に分離し、下部に所定
の間隔ｔの空隙が形成される。この等方性エッチングの
際に図１のＣ−Ｃの断面では、図１４に示すようにな
る。例えば、ＳＦ6 を主成分とするエッチングガスを用
いて等方性エッチングを実施する場合、ボロンが導入さ
れたシリコン層４０は不純物が導入されていないシリコ
ン層に比してエッチングレートが小さい。このため、保
護膜４１の裏面のシリコン基板１の侵蝕は図１４のよう
に小さくなる。この形状であるならば、対向電極面積の
減少はなく、図３２を用いて説明したように従来の初期
容量変化に関する不具合が解消される。
断面）に示すように、溝４ａ，４ｂの底面からシリコン
基板１に対し不純物層４０をエッチング抑制部として等
方性エッチングを行い、横方向に延びる空洞２を形成す
る。これにより、支持部（空洞２の下に位置するベース
プレート部３と、空洞２および溝４ａ，４ｂの横に位置
する四角枠部５）と、加速度により変位する可動電極を
有する梁構造体６と、梁構造体６の可動電極に対向して
配置された固定電極１７ａ，２３ａとが区画形成され
る。図１３では質量部１１、固定電極１７ａ，２３ａの
下のシリコンのみがエッチング除去されて、特に質量部
１１とベースプレート部３が完全に分離し、下部に所定
の間隔ｔの空隙が形成される。この等方性エッチングの
際に図１のＣ−Ｃの断面では、図１４に示すようにな
る。例えば、ＳＦ6 を主成分とするエッチングガスを用
いて等方性エッチングを実施する場合、ボロンが導入さ
れたシリコン層４０は不純物が導入されていないシリコ
ン層に比してエッチングレートが小さい。このため、保
護膜４１の裏面のシリコン基板１の侵蝕は図１４のよう
に小さくなる。この形状であるならば、対向電極面積の
減少はなく、図３２を用いて説明したように従来の初期
容量変化に関する不具合が解消される。
【００３９】なお、図１２〜図１４では溝側壁に不純物
を導入後に保護膜４１を形成することとしたが、この保
護膜４１の形成は必ずしも必要としない。具体的には、
これに続く等方性エッチングにおいて不純物導入層４０
と非導入層のエッチングレート比が十分大きい場合には
側壁の侵蝕自身が無視できるほど小さくなるため保護膜
は不要となる。
を導入後に保護膜４１を形成することとしたが、この保
護膜４１の形成は必ずしも必要としない。具体的には、
これに続く等方性エッチングにおいて不純物導入層４０
と非導入層のエッチングレート比が十分大きい場合には
側壁の侵蝕自身が無視できるほど小さくなるため保護膜
は不要となる。
【００４０】最後に、エッチングマスク５１を除去する
と、図４に示す加速度センサを形成することができる。
以上のように、半導体基板の等方性エッチングの際の構
造体（可動電極、固定電極）の厚さバラツキに起因する
静電容量のバラツキが低減される。詳しくは、可動電極
を有する梁構造体、および可動電極に対向配置された固
定電極を作り込んだ半導体力学量センサにおいて、これ
ら構造体（可動電極、固定電極）を区画する溝の側壁に
不純物を導入し、即ち、可動電極と固定電極の少なくと
も側壁に不純物を添加することにより、等方性エッチン
グのエッチレートを抑制し基板の侵蝕を抑制することが
できる。その結果、可動電極と固定電極間の静電容量が
バラツクことに起因するセンサの感度バラツキを低減す
ることができる。
と、図４に示す加速度センサを形成することができる。
以上のように、半導体基板の等方性エッチングの際の構
造体（可動電極、固定電極）の厚さバラツキに起因する
静電容量のバラツキが低減される。詳しくは、可動電極
を有する梁構造体、および可動電極に対向配置された固
定電極を作り込んだ半導体力学量センサにおいて、これ
ら構造体（可動電極、固定電極）を区画する溝の側壁に
不純物を導入し、即ち、可動電極と固定電極の少なくと
も側壁に不純物を添加することにより、等方性エッチン
グのエッチレートを抑制し基板の侵蝕を抑制することが
できる。その結果、可動電極と固定電極間の静電容量が
バラツクことに起因するセンサの感度バラツキを低減す
ることができる。
【００４１】以下に、応用例を説明する。上述した説明
においては溝側壁に不純物を導入するために気相拡散法
を用いたが、他の手段として固相拡散法を用いてもよ
い。つまり、溝側壁に不純物を含む物質の層を形成し、
かつ熱処理により溝側壁に浸透させる。例えば、キャリ
アガスのＮ2 に少量のＯ2 と不純物ガス（Ｂ2 Ｈ6 ）を
拡散炉に導入する。すると、Ｂ2 Ｈ6 とＯ2 が反応し、
Ｂ2 Ｏ3 （ボロンガラス）がシリコン表面上に析出・堆
積される。この後、不純物ガスの導入を止め、炉の温度
をさらに上げて反応を進めると、シリコン表面のＢ2 Ｏ
3 層からボロン（Ｂ）がシリコンに拡散（ドライブイン
拡散）すると同時にシリコン表面が酸化される。次に、
このＢ2 Ｏ3 層およびシリコン酸化物層を除去する。こ
れにより、溝底部を含む溝側壁に不純物層が形成され
る。以降、上述の気相拡散法の場合と同様に異方性エッ
チングにて溝底部の不純物層を除去するとともに溝側壁
のみに保護膜を形成し、等方性エッチングを実施する。
この時、気相拡散法の場合と同様に溝底部の不純物層を
除去する前に保護膜を形成する工程を採ることも可能で
ある。さらに、この固相拡散の場合には、溝側壁に不純
物源として形成されるＢ2 Ｏ3 層あるいは酸化物層自体
を保護膜として利用することも可能である。この場合、
以下の手順を踏むことになる。まず、溝底部を含む溝側
壁にＢ2 Ｏ3 層を堆積する。この後、ドライブイン拡散
させるが、この時にはシリコン酸化物も形成されてい
る。次に、異方性ドライエッチにより溝底部のＢ2 Ｏ3
層およびシリコン酸化物層を除去し、さらに不純物層を
除去する。この時点で溝側壁のみにＢ2 Ｏ3 層およびシ
リコン酸化物層が形成された状態を作ることができ、以
降、等方性エッチングを実施すればよい。
においては溝側壁に不純物を導入するために気相拡散法
を用いたが、他の手段として固相拡散法を用いてもよ
い。つまり、溝側壁に不純物を含む物質の層を形成し、
かつ熱処理により溝側壁に浸透させる。例えば、キャリ
アガスのＮ2 に少量のＯ2 と不純物ガス（Ｂ2 Ｈ6 ）を
拡散炉に導入する。すると、Ｂ2 Ｈ6 とＯ2 が反応し、
Ｂ2 Ｏ3 （ボロンガラス）がシリコン表面上に析出・堆
積される。この後、不純物ガスの導入を止め、炉の温度
をさらに上げて反応を進めると、シリコン表面のＢ2 Ｏ
3 層からボロン（Ｂ）がシリコンに拡散（ドライブイン
拡散）すると同時にシリコン表面が酸化される。次に、
このＢ2 Ｏ3 層およびシリコン酸化物層を除去する。こ
れにより、溝底部を含む溝側壁に不純物層が形成され
る。以降、上述の気相拡散法の場合と同様に異方性エッ
チングにて溝底部の不純物層を除去するとともに溝側壁
のみに保護膜を形成し、等方性エッチングを実施する。
この時、気相拡散法の場合と同様に溝底部の不純物層を
除去する前に保護膜を形成する工程を採ることも可能で
ある。さらに、この固相拡散の場合には、溝側壁に不純
物源として形成されるＢ2 Ｏ3 層あるいは酸化物層自体
を保護膜として利用することも可能である。この場合、
以下の手順を踏むことになる。まず、溝底部を含む溝側
壁にＢ2 Ｏ3 層を堆積する。この後、ドライブイン拡散
させるが、この時にはシリコン酸化物も形成されてい
る。次に、異方性ドライエッチにより溝底部のＢ2 Ｏ3
層およびシリコン酸化物層を除去し、さらに不純物層を
除去する。この時点で溝側壁のみにＢ2 Ｏ3 層およびシ
リコン酸化物層が形成された状態を作ることができ、以
降、等方性エッチングを実施すればよい。
【００４２】また、上の例ではボロン（Ｂ）をシリコン
中に拡散させた後に溝底部のＢ2 Ｏ 3 層およびシリコン
酸化物層を除去するとしたが、Ｂ2 Ｏ3 層堆積後、ドラ
イブイン拡散前に溝底部のＢ2 Ｏ3 層を除去することも
可能である。この除去にも異方性ドライエッチングが利
用できる。然る後にドライブイン拡散すれば溝底部には
不純物層が形成されないため、その除去も不要になると
いう利点がある。このように、溝底面を含む溝側壁に不
純物を含む物質の層（不純物層）を形成し、異方性エッ
チングにより溝底部の物質層（不純物層）のみ除去した
後、熱処理により溝側壁に浸透させるようにすることも
できる。
中に拡散させた後に溝底部のＢ2 Ｏ 3 層およびシリコン
酸化物層を除去するとしたが、Ｂ2 Ｏ3 層堆積後、ドラ
イブイン拡散前に溝底部のＢ2 Ｏ3 層を除去することも
可能である。この除去にも異方性ドライエッチングが利
用できる。然る後にドライブイン拡散すれば溝底部には
不純物層が形成されないため、その除去も不要になると
いう利点がある。このように、溝底面を含む溝側壁に不
純物を含む物質の層（不純物層）を形成し、異方性エッ
チングにより溝底部の物質層（不純物層）のみ除去した
後、熱処理により溝側壁に浸透させるようにすることも
できる。
【００４３】溝側壁に不純物を導入する他の手段として
イオン注入法が利用できる。つまり、不純物をイオン注
入により溝側壁に注入した後、熱処理によって活性化さ
せる。溝側壁に効果的にイオン照射するためにはウェハ
面に対して垂直に照射するのではなく注入角度を設ける
とよい。この注入角度は溝開口幅と溝深さによって適正
に調整する。さらに、各方向を向いた溝側壁に漏れなく
イオン照射するためにウェハを回転させる。一般的にこ
れらの溝は交差（直交）する２方向のみに形成される場
合が多く、こうした場合には９０度毎の４回回転により
均一に照射することができる。この後の工程は前述の気
相拡散の場合と同様である。なお、こうした斜めイオン
注入を用いたとしても、溝底部にイオン照射は避けられ
ない。従って、気相拡散、固相拡散の場合と同様に溝底
部のイオン注入層を異方性エッチングにより除去するこ
とが必要である。
イオン注入法が利用できる。つまり、不純物をイオン注
入により溝側壁に注入した後、熱処理によって活性化さ
せる。溝側壁に効果的にイオン照射するためにはウェハ
面に対して垂直に照射するのではなく注入角度を設ける
とよい。この注入角度は溝開口幅と溝深さによって適正
に調整する。さらに、各方向を向いた溝側壁に漏れなく
イオン照射するためにウェハを回転させる。一般的にこ
れらの溝は交差（直交）する２方向のみに形成される場
合が多く、こうした場合には９０度毎の４回回転により
均一に照射することができる。この後の工程は前述の気
相拡散の場合と同様である。なお、こうした斜めイオン
注入を用いたとしても、溝底部にイオン照射は避けられ
ない。従って、気相拡散、固相拡散の場合と同様に溝底
部のイオン注入層を異方性エッチングにより除去するこ
とが必要である。
【００４４】溝側壁に不純物を導入する他の手段とし
て、不純物を含む基板材料自体を溝側壁に成膜する方法
が利用できる。つまり、溝を形成した後、溝側壁に不純
物層をエピタキシャル成長させる。具体的工程として
は、まず前処理として、フッ酸により自然酸化膜の除去
を行う。次に、エピタキシャル成長を行う装置内におい
て、圧力８０Ｔｏｒｒ、基板温度９００〜１１００℃、
水素雰囲気にて再度表面処理を行う。引き続いて、同一
装置内で、原料ガスとしてジクロルシラン（ＳｉＨ 2 Ｃ
ｌ2 ）、水素、塩酸（ＨＣｌ）を導入し、圧力８０Ｔｏ
ｒｒ、基板温度８００〜１０００℃にて基板材料である
シリコンをエピタキシャル成長させる。ここで、エピタ
キシャル層に不純物としてリン（Ｐ）を含ませる場合に
は原料ガスとしてホスフィン（ＰＨ3 ）を加える。同様
に、ボロン（Ｂ）を含ませる場合にはジボラン（Ｂ2 Ｈ
6 ）を導入する。これにより、溝側壁には基板と結晶性
において連続的な不純物層が形成される。なお、このエ
ピタキシャル成長の工程において、基板表面には酸化
膜、窒化膜が存在するためエピタキシャル層が成長しな
い。さらに、溝底面のエピタキシャル層を異方性エッチ
ングで除去する。
て、不純物を含む基板材料自体を溝側壁に成膜する方法
が利用できる。つまり、溝を形成した後、溝側壁に不純
物層をエピタキシャル成長させる。具体的工程として
は、まず前処理として、フッ酸により自然酸化膜の除去
を行う。次に、エピタキシャル成長を行う装置内におい
て、圧力８０Ｔｏｒｒ、基板温度９００〜１１００℃、
水素雰囲気にて再度表面処理を行う。引き続いて、同一
装置内で、原料ガスとしてジクロルシラン（ＳｉＨ 2 Ｃ
ｌ2 ）、水素、塩酸（ＨＣｌ）を導入し、圧力８０Ｔｏ
ｒｒ、基板温度８００〜１０００℃にて基板材料である
シリコンをエピタキシャル成長させる。ここで、エピタ
キシャル層に不純物としてリン（Ｐ）を含ませる場合に
は原料ガスとしてホスフィン（ＰＨ3 ）を加える。同様
に、ボロン（Ｂ）を含ませる場合にはジボラン（Ｂ2 Ｈ
6 ）を導入する。これにより、溝側壁には基板と結晶性
において連続的な不純物層が形成される。なお、このエ
ピタキシャル成長の工程において、基板表面には酸化
膜、窒化膜が存在するためエピタキシャル層が成長しな
い。さらに、溝底面のエピタキシャル層を異方性エッチ
ングで除去する。
【００４５】なお、このように成膜によって不純物層
（不純物を含む基板材料）を溝側壁に形成する場合に
は、当然成膜した不純物層の厚さだけ溝の幅が狭くな
る。換言すれば、構造体の幅が広くなってしまう。従っ
て、異方性エッチングによって溝を形成する際には、こ
の幅の変化量を考慮して予め溝幅を広くする必要があ
る。具体的には、異方性エッチングのパターンを決める
フォトマスクにこの変化量を加味したパターン修正を施
せばよい。
（不純物を含む基板材料）を溝側壁に形成する場合に
は、当然成膜した不純物層の厚さだけ溝の幅が狭くな
る。換言すれば、構造体の幅が広くなってしまう。従っ
て、異方性エッチングによって溝を形成する際には、こ
の幅の変化量を考慮して予め溝幅を広くする必要があ
る。具体的には、異方性エッチングのパターンを決める
フォトマスクにこの変化量を加味したパターン修正を施
せばよい。
【００４６】以上述べてきた、気相拡散法、固相拡散
法、イオン注入法、溝内へのエピ層形成法いずれにして
も、溝底部に形成された不純物層を除去する工程が必要
であった。そして、そのために異方性ドライエッチング
を用いる方法を示したが、他の方法を示す。溝の底面を
含む側壁に不純物を導入した後、イオン注入により溝底
部にのみ選択的に別の不純物（イオン）を導入（注入）
する方法を用いてもよい。これまで示したボロン注入の
場合には別の原子として例えばＰ（リン）を注入する。
イオン注入角度を垂直にすることにより溝底部のみに効
率的にＰイオンを注入することが可能である。これによ
り先に導入した不純物であるボロンの効果を低減するこ
とができ、等方性エッチングにおけるエッチレートの低
下を抑止できる。特に、先に導入されたボロンより多く
のリン原子を導入することにより、不純物が導入されて
いないシリコンよりむしろエッチレートを高くすること
も可能である。ここに示した方法は気相拡散法、固相拡
散法、イオン注入法いずれの場合にも適用可能である。 （第２の実施の形態）次に、第２の実施の形態を、第１
の実施の形態との相違点を中心に説明する。
法、イオン注入法、溝内へのエピ層形成法いずれにして
も、溝底部に形成された不純物層を除去する工程が必要
であった。そして、そのために異方性ドライエッチング
を用いる方法を示したが、他の方法を示す。溝の底面を
含む側壁に不純物を導入した後、イオン注入により溝底
部にのみ選択的に別の不純物（イオン）を導入（注入）
する方法を用いてもよい。これまで示したボロン注入の
場合には別の原子として例えばＰ（リン）を注入する。
イオン注入角度を垂直にすることにより溝底部のみに効
率的にＰイオンを注入することが可能である。これによ
り先に導入した不純物であるボロンの効果を低減するこ
とができ、等方性エッチングにおけるエッチレートの低
下を抑止できる。特に、先に導入されたボロンより多く
のリン原子を導入することにより、不純物が導入されて
いないシリコンよりむしろエッチレートを高くすること
も可能である。ここに示した方法は気相拡散法、固相拡
散法、イオン注入法いずれの場合にも適用可能である。 （第２の実施の形態）次に、第２の実施の形態を、第１
の実施の形態との相違点を中心に説明する。
【００４７】以下、図１のＣ−Ｃ断面における図１５〜
図２０に示す工程図に従って説明する。まず、図１５に
示すように、単結晶シリコン基板１上に四角枠部・梁構
造体・固定電極形成領域を除く領域にマスク材料７０を
設け、図１６に示すように異方性エッチングを施し溝７
１を設ける。つまり、シリコン基板１の上面から異方性
エッチングを行い、少なくとも梁構造体と固定電極を形
成する領域に縦方向に延びる第１の溝７１を形成する。
異方性エッチング手法としては、ドライエッチング、ウ
ェットエッチングの双方が利用できる。一般に電極等を
形成した後ではそれらの材料の侵蝕のおそれがあるため
ウェットエッチングの採用が困難であるが、ここではそ
の心配がない。特に、シリコン基板１として（１１０）
基板を用いれば水酸化カリウム（ＫＯＨ）溶液等による
ウェットエッチングが利用できる。ウェットエッチング
ではバッチ処理が容易なため生産性に優れ、コストダウ
ンを図ることができる。マスク材料７０としては、異方
性エッチングに際し、基板１との選択比が十分に得られ
る材料、たとえばシリコン酸化膜、シリコン窒化膜、レ
ジスト等を用いる。異方性エッチングの深さは梁構造体
の厚さに相当する値とする。
図２０に示す工程図に従って説明する。まず、図１５に
示すように、単結晶シリコン基板１上に四角枠部・梁構
造体・固定電極形成領域を除く領域にマスク材料７０を
設け、図１６に示すように異方性エッチングを施し溝７
１を設ける。つまり、シリコン基板１の上面から異方性
エッチングを行い、少なくとも梁構造体と固定電極を形
成する領域に縦方向に延びる第１の溝７１を形成する。
異方性エッチング手法としては、ドライエッチング、ウ
ェットエッチングの双方が利用できる。一般に電極等を
形成した後ではそれらの材料の侵蝕のおそれがあるため
ウェットエッチングの採用が困難であるが、ここではそ
の心配がない。特に、シリコン基板１として（１１０）
基板を用いれば水酸化カリウム（ＫＯＨ）溶液等による
ウェットエッチングが利用できる。ウェットエッチング
ではバッチ処理が容易なため生産性に優れ、コストダウ
ンを図ることができる。マスク材料７０としては、異方
性エッチングに際し、基板１との選択比が十分に得られ
る材料、たとえばシリコン酸化膜、シリコン窒化膜、レ
ジスト等を用いる。異方性エッチングの深さは梁構造体
の厚さに相当する値とする。
【００４８】次に、図１７に示すように、選択エピタキ
シャル成長を行い、前述の溝７１を埋め込む。埋め込み
材料７２はエッチングを抑制する不純物を含む単結晶シ
リコン（基板材料）である。具体的な成膜条件は第１の
実施形態で示したエピタキシャル成長条件と同一であ
る。選択エピタキシャル成長条件を用いない場合には、
マスク材７０上にも成膜されることになり、エッチバッ
ク、研磨等の方法によりこれを除去する必要がある。
シャル成長を行い、前述の溝７１を埋め込む。埋め込み
材料７２はエッチングを抑制する不純物を含む単結晶シ
リコン（基板材料）である。具体的な成膜条件は第１の
実施形態で示したエピタキシャル成長条件と同一であ
る。選択エピタキシャル成長条件を用いない場合には、
マスク材７０上にも成膜されることになり、エッチバッ
ク、研磨等の方法によりこれを除去する必要がある。
【００４９】然る後、図１８に示すように、マスク材７
０を除去すれば、梁構造体、固定電極となる領域にエッ
チング抑制領域が形成される。この後、図１９に示すよ
うに、シリコン基板１の上面から異方性エッチングを行
い、四角枠部と梁構造体と固定電極を区画形成するため
の縦方向に延びる第２の溝７３を形成する。
０を除去すれば、梁構造体、固定電極となる領域にエッ
チング抑制領域が形成される。この後、図１９に示すよ
うに、シリコン基板１の上面から異方性エッチングを行
い、四角枠部と梁構造体と固定電極を区画形成するため
の縦方向に延びる第２の溝７３を形成する。
【００５０】さらに、図２０に示すように、溝７３の底
面からシリコン基板１に対し不純物を含む基板材料（７
２）をエッチング抑制部として等方性エッチングを行
い、横方向に延びる空洞２を形成する。つまり、四角枠
部と梁構造体と固定電極はエッチングが抑制される不純
物が導入されているため、等方性エッチング時の侵蝕を
抑えることができる。この空洞２により、支持部（ベー
スプレート部＋四角枠部）と梁構造体と固定電極とが区
画形成される。
面からシリコン基板１に対し不純物を含む基板材料（７
２）をエッチング抑制部として等方性エッチングを行
い、横方向に延びる空洞２を形成する。つまり、四角枠
部と梁構造体と固定電極はエッチングが抑制される不純
物が導入されているため、等方性エッチング時の侵蝕を
抑えることができる。この空洞２により、支持部（ベー
スプレート部＋四角枠部）と梁構造体と固定電極とが区
画形成される。
【００５１】なお、図１５におけるマスク形成時には、
その後の梁構造体と固定電極の間のエッチング時のマス
クとのアライメントずれを考慮して、マスク開口面積を
大きめにしておくことが有効である。 （第３の実施の形態）次に、第３の実施の形態を、第２
の実施の形態との相違点を中心に説明する。
その後の梁構造体と固定電極の間のエッチング時のマス
クとのアライメントずれを考慮して、マスク開口面積を
大きめにしておくことが有効である。 （第３の実施の形態）次に、第３の実施の形態を、第２
の実施の形態との相違点を中心に説明する。
【００５２】第２の実施の形態では梁構造体・固定電極
形成領域の全体をエッチング抑制層とする方法を述べた
が、第３の実施の形態においては領域全体をエッチング
抑制層しておらず、必要な箇所のみ配置している。
形成領域の全体をエッチング抑制層とする方法を述べた
が、第３の実施の形態においては領域全体をエッチング
抑制層しておらず、必要な箇所のみ配置している。
【００５３】詳しくは、図２１に示すように、シリコン
基板１の上面にマスク材８０をパターニングし、図２２
に示すように、シリコン基板１の上面から異方性エッチ
ングを行い、四角枠部と梁構造体と固定電極を形成する
領域内における外周部に縦方向に延びる第１の溝８１を
形成する。そして、図２３に示すように、第１の溝８１
にエッチングを抑制する不純物を含む基板材料８２を埋
め込み、図２４に示すようにマスク材８０を除去する。
基板１の上面にマスク材８０をパターニングし、図２２
に示すように、シリコン基板１の上面から異方性エッチ
ングを行い、四角枠部と梁構造体と固定電極を形成する
領域内における外周部に縦方向に延びる第１の溝８１を
形成する。そして、図２３に示すように、第１の溝８１
にエッチングを抑制する不純物を含む基板材料８２を埋
め込み、図２４に示すようにマスク材８０を除去する。
【００５４】さらに、図２５に示すように、シリコン基
板１の上面からマスク８４を用いて異方性エッチングを
行い、少なくとも梁構造体と固定電極を区画形成するた
めの縦方向に延びる溝８３を形成する。引き続き、図２
６に示すように、溝８３の底面からシリコン基板１に対
し不純物を含む基板材料８２をエッチング抑制部として
等方性エッチングを行い、横方向に延びる空洞２を形成
する。これにより、支持部（ベースプレート部＋四角枠
部）と梁構造体と固定電極とが区画形成される。
板１の上面からマスク８４を用いて異方性エッチングを
行い、少なくとも梁構造体と固定電極を区画形成するた
めの縦方向に延びる溝８３を形成する。引き続き、図２
６に示すように、溝８３の底面からシリコン基板１に対
し不純物を含む基板材料８２をエッチング抑制部として
等方性エッチングを行い、横方向に延びる空洞２を形成
する。これにより、支持部（ベースプレート部＋四角枠
部）と梁構造体と固定電極とが区画形成される。
【００５５】このように、梁構造体・固定電極形成領域
内における外周部のみをエッチング抑制部とすることに
より、第２の実施形態に比べ以下のメリットがある。梁
構造体・固定電極領域の幅が一定でない場合には、溝の
埋め込み工程において、幅の狭い溝の埋め込みが完了し
ても幅の広い溝の埋め込みが完了していないという事が
生じるが、これに対し、梁構造体・固定電極領域内にお
ける外周部のみに一定幅の溝を形成すればこれを回避す
ることができる。
内における外周部のみをエッチング抑制部とすることに
より、第２の実施形態に比べ以下のメリットがある。梁
構造体・固定電極領域の幅が一定でない場合には、溝の
埋め込み工程において、幅の狭い溝の埋め込みが完了し
ても幅の広い溝の埋め込みが完了していないという事が
生じるが、これに対し、梁構造体・固定電極領域内にお
ける外周部のみに一定幅の溝を形成すればこれを回避す
ることができる。
【図１】 第１の実施の形態における加速度センサの平
面図。
面図。
【図２】 加速度センサの斜視図。
【図３】 図１におけるＡ−Ａ線での断面図。
【図４】 図１におけるＢ−Ｂ線での断面図。
【図５】 配線を取り除いた状態での加速度センサの斜
視図。
視図。
【図６】 加速度センサの製造工程を説明するための断
面図。
面図。
【図７】 加速度センサの製造工程を説明するための断
面図。
面図。
【図８】 加速度センサの製造工程を説明するための断
面図。
面図。
【図９】 加速度センサの製造工程を説明するための断
面図。
面図。
【図１０】 加速度センサの製造工程を説明するための
断面図。
断面図。
【図１１】 加速度センサの製造工程を説明するための
断面図。
断面図。
【図１２】 加速度センサの製造工程を説明するための
断面図。
断面図。
【図１３】 加速度センサの製造工程を説明するための
断面図。
断面図。
【図１４】 加速度センサの製造工程を説明するための
断面図。
断面図。
【図１５】 第２の実施の形態における加速度センサの
製造工程を説明するための断面図。
製造工程を説明するための断面図。
【図１６】 加速度センサの製造工程を説明するための
断面図。
断面図。
【図１７】 加速度センサの製造工程を説明するための
断面図。
断面図。
【図１８】 加速度センサの製造工程を説明するための
断面図。
断面図。
【図１９】 加速度センサの製造工程を説明するための
断面図。
断面図。
【図２０】 加速度センサの製造工程を説明するための
断面図。
断面図。
【図２１】 第３の実施の形態における加速度センサの
製造工程を説明するための断面図。
製造工程を説明するための断面図。
【図２２】 加速度センサの製造工程を説明するための
断面図。
断面図。
【図２３】 加速度センサの製造工程を説明するための
断面図。
断面図。
【図２４】 加速度センサの製造工程を説明するための
断面図。
断面図。
【図２５】 加速度センサの製造工程を説明するための
断面図。
断面図。
【図２６】 加速度センサの製造工程を説明するための
断面図。
断面図。
【図２７】 従来技術を説明するための加速度センサの
平面図。
平面図。
【図２８】 図２７におけるＸ−Ｘ線での断面図。
【図２９】 加速度センサの製造工程を説明するための
断面図。
断面図。
【図３０】 加速度センサの製造工程を説明するための
断面図。
断面図。
【図３１】 加速度センサの製造工程を説明するための
断面図。
断面図。
【図３２】 加速度センサの製造工程を説明するための
断面図。
断面図。
２…空洞、４ａ〜４ｄ…溝、５…四角枠部、６…梁構造
体、１２，１３…可動電極、１２ａ〜１２ｄ，１３ａ〜
１３ｄ…可動電極、１６，１７，２２，２３…固定電
極、１６ａ〜１６ｄ，１７ａ〜１７ｄ，２２ａ〜２２
ｄ，２３ａ〜２３ｄ…固定電極、４０…不純物層、７１
…溝、７２…埋め込み材料、７３…溝、８１…溝、８２
…基板材料、８３…溝。
体、１２，１３…可動電極、１２ａ〜１２ｄ，１３ａ〜
１３ｄ…可動電極、１６，１７，２２，２３…固定電
極、１６ａ〜１６ｄ，１７ａ〜１７ｄ，２２ａ〜２２
ｄ，２３ａ〜２３ｄ…固定電極、４０…不純物層、７１
…溝、７２…埋め込み材料、７３…溝、８１…溝、８２
…基板材料、８３…溝。
Claims (13)
- 【請求項１】 少なくとも半導体基板に形成した横方向
に延びる空洞により区画された支持部と、 前記空洞および半導体基板に形成した縦方向に延びる溝
により区画され、空洞の上に位置し、前記支持部から延
び、かつ、力学量により変位する可動電極を有する梁構
造体と、 前記空洞および溝により区画され、空洞の上に位置し、
前記支持部から延び、かつ、前記梁構造体の可動電極に
対向して配置された固定電極と、を備えた半導体力学量
センサにおいて、 前記可動電極と固定電極の少なくとも側壁に、前記空洞
を形成するための基板エッチングを抑制する不純物を添
加したことを特徴とする半導体力学量センサ。 - 【請求項２】 支持部と、力学量により変位する可動電
極を有する梁構造体と、梁構造体の可動電極に対向して
配置された固定電極とを備えた半導体力学量センサの製
造方法であって、 半導体基板の上面から異方性エッチングを行い、少なく
とも梁構造体と固定電極を区画形成するための縦方向に
延びる溝を形成する工程と、 前記半導体基板における前記溝の側壁に不純物を導入す
る工程と、 前記溝の底面から前記半導体基板に対し前記不純物の層
をエッチング抑制部として等方性エッチングを行い、横
方向に延びる空洞を形成し、支持部と梁構造体と固定電
極とを区画形成する工程と、を備えたことを特徴とする
半導体力学量センサの製造方法。 - 【請求項３】 前記半導体基板における前記溝の側壁に
不純物を導入する工程において、不純物を導入するとと
もに当該溝の底面を除く溝の側壁に保護膜を形成するよ
うにしたことを特徴とする請求項２に記載の半導体力学
量センサの製造方法。 - 【請求項４】 前記溝の側壁に不純物を導入する工程
は、溝側壁に該不純物を含む物質の層を形成し、かつ熱
処理により溝側壁に浸透させることによることを特徴と
する請求項２または３に記載の半導体力学量センサの製
造方法。 - 【請求項５】 前記溝の側壁に不純物を導入する工程
は、溝底面を含む溝側壁に該不純物を含む物質の層を形
成し、異方性エッチングにより溝底部の該物質層のみ除
去した後、熱処理により溝側壁に浸透させることによる
ことを特徴とする請求項２または３に記載の半導体力学
量センサの製造方法。 - 【請求項６】 前記溝の側壁に不純物を導入する工程
は、該不純物原子を含む気体雰囲気中に曝すことによっ
て溝側壁に浸透させることによることを特徴とする請求
項２または３に記載の半導体力学量センサの製造方法。 - 【請求項７】 前記溝の側壁に不純物を導入する工程
は、該不純物をイオン注入により溝側壁に注入した後、
熱処理によって活性化させることによることを特徴とす
る請求項２または３に記載の半導体力学量センサの製造
方法。 - 【請求項８】 前記溝の側壁に不純物を導入する工程
は、溝側壁に該不純物を含む基板材料を成膜することに
よることを特徴とする請求項２または３に記載の半導体
力学量センサの製造方法。 - 【請求項９】 前記溝の側壁に不純物を導入する工程
は、溝の底面を含む側壁に不純物を導入した後、溝底部
の不純物層のみ異方性エッチングによって除去すること
を特徴とする請求項２〜４、６〜８のいずれかに記載の
半導体力学量センサの製造方法。 - 【請求項１０】 前記溝の側壁に不純物を導入する工程
は、溝の底面を含む側壁に不純物を導入した後、溝底部
にのみ選択的に別の不純物を導入することを特徴とする
請求項２〜４、６〜８のいずれかに記載の半導体力学量
センサの製造方法。 - 【請求項１１】 前記溝底部にのみ選択的に別の不純物
を導入する方法は、イオン注入によることを特徴とする
請求項１０に記載の半導体力学量センサの製造方法。 - 【請求項１２】 支持部と、力学量により変位する可動
電極を有する梁構造体と、梁構造体の可動電極に対向し
て配置された固定電極とを備えた半導体力学量センサの
製造方法であって、 半導体基板の上面から異方性エッチングを行い、少なく
とも梁構造体と固定電極を形成する領域に縦方向に延び
る第１の溝を形成する工程と、 前記第１の溝にエッチングを抑制する不純物を含む基板
材料を埋め込む工程と、 半導体基板の上面からエッチングを行い、少なくとも梁
構造体と固定電極を区画形成するための縦方向に延びる
第２の溝を形成する工程と、 前記第２の溝の底面から前記半導体基板に対し前記不純
物を含む基板材料をエッチング抑制部として等方性エッ
チングを行い、横方向に延びる空洞を形成し、支持部と
梁構造体と固定電極とを区画形成する工程と、を備えた
ことを特徴とする半導体力学量センサの製造方法。 - 【請求項１３】 支持部と、力学量により変位する可動
電極を有する梁構造体と、梁構造体の可動電極に対向し
て配置された固定電極とを備えた半導体力学量センサの
製造方法であって、 半導体基板の上面から異方性エッチングを行い、少なく
とも梁構造体と固定電極を形成する領域内における外周
部に縦方向に延びる第１の溝を形成する工程と、 前記第１の溝にエッチングを抑制する不純物を含む基板
材料を埋め込む工程と、 半導体基板の上面からエッチングを行い、少なくとも梁
構造体と固定電極を区画形成するための縦方向に延びる
第２の溝を形成する工程と、 前記第２の溝の底面から前記半導体基板に対し前記不純
物を含む基板材料をエッチング抑制部として等方性エッ
チングを行い、横方向に延びる空洞を形成し、支持部と
梁構造体と固定電極とを区画形成する工程と、を備えた
ことを特徴とする半導体力学量センサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001019667A JP4432264B2 (ja) | 2001-01-29 | 2001-01-29 | 半導体力学量センサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001019667A JP4432264B2 (ja) | 2001-01-29 | 2001-01-29 | 半導体力学量センサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002221533A true JP2002221533A (ja) | 2002-08-09 |
| JP4432264B2 JP4432264B2 (ja) | 2010-03-17 |
Family
ID=18885508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001019667A Expired - Fee Related JP4432264B2 (ja) | 2001-01-29 | 2001-01-29 | 半導体力学量センサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4432264B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010175482A (ja) * | 2009-01-30 | 2010-08-12 | Rohm Co Ltd | Ｍｅｍｓセンサ |
| US20100320873A1 (en) * | 2009-06-18 | 2010-12-23 | Rohm Co., Ltd. | Semiconductor device and method of fabricating the semiconductor device |
| JP2012122772A (ja) * | 2010-12-06 | 2012-06-28 | Rohm Co Ltd | Ｍｅｍｓセンサおよびその製造方法、ならびにｍｅｍｓパッケージ |
-
2001
- 2001-01-29 JP JP2001019667A patent/JP4432264B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010175482A (ja) * | 2009-01-30 | 2010-08-12 | Rohm Co Ltd | Ｍｅｍｓセンサ |
| US20100320873A1 (en) * | 2009-06-18 | 2010-12-23 | Rohm Co., Ltd. | Semiconductor device and method of fabricating the semiconductor device |
| US8258673B2 (en) * | 2009-06-18 | 2012-09-04 | Rohm Co., Ltd. | Semiconductor device and method of fabricating the semiconductor device |
| JP2012122772A (ja) * | 2010-12-06 | 2012-06-28 | Rohm Co Ltd | Ｍｅｍｓセンサおよびその製造方法、ならびにｍｅｍｓパッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4432264B2 (ja) | 2010-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5545586A (en) | Method of making a transistor having easily controllable impurity profile | |
| JPH0799241A (ja) | スマート・パワー・チップ用基板内に絶縁トレンチを形成する方法 | |
| KR100348177B1 (ko) | 단결정 실리콘의 마이크로머시닝 기법에서의 깊은 트렌치절연막을 이용한 절연 방법 | |
| JPH02156552A (ja) | 半導体装置およびその製造方法 | |
| US20100297781A1 (en) | Method for manufacturing mems structures | |
| KR20070046087A (ko) | 기판상의 층을 에칭하기 위한 방법 | |
| JPH0799326A (ja) | マイクロメカニックセンサおよびその製造方法 | |
| KR20020004135A (ko) | 삼중막을 이용한 단결정 실리콘 미세 구조물의 절연 방법 | |
| JPH09172061A (ja) | 半導体装置の製造方法 | |
| JP2002221533A (ja) | 半導体力学量センサとその製造方法 | |
| JPH02284443A (ja) | 半導体領域を横方向に分離した素子およびその製法 | |
| US6291353B1 (en) | Lateral patterning | |
| EP0834189A1 (en) | Manufacture of a semiconductor device with an epitaxial semiconductor zone | |
| JPH1131825A (ja) | 半導体力学量センサの製造方法 | |
| JP5812558B2 (ja) | モノリシック集積回路を有するマイクロメカニカルエレメント、ならびにエレメントの製造方法 | |
| KR20030017589A (ko) | 단결정 실리콘 기판 내에 공동부를 제조하기 위한 방법 및에피택셜 커버층을 가진 단결정 실리콘 기판 내에공동부를 구비한 반도체 모듈 | |
| JP4281250B2 (ja) | 半導体力学量センサの製造方法 | |
| EP1846321A1 (en) | Method of fabricating a silicon-on-insulator structure | |
| US11967633B2 (en) | Method for fabricating a doped region of a microelectronic device | |
| KR100645205B1 (ko) | 선택적 에피텍셜 성장 공정을 적용하는 반도체 소자의제조 방법 | |
| JP2578808B2 (ja) | 溝堀り型キャパシタの製造方法 | |
| JPH01129439A (ja) | 半導体装置の製造方法 | |
| JPH01105567A (ja) | キャパシタの形成方法 | |
| JPH04167465A (ja) | 半導体記憶装置の製造方法 | |
| JPS62298157A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20070314 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20090327 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20090428 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20090626 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20090728 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091026 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20091105 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20091201 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20091214 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |