JPH01105567A - キャパシタの形成方法 - Google Patents
キャパシタの形成方法Info
- Publication number
- JPH01105567A JPH01105567A JP62262430A JP26243087A JPH01105567A JP H01105567 A JPH01105567 A JP H01105567A JP 62262430 A JP62262430 A JP 62262430A JP 26243087 A JP26243087 A JP 26243087A JP H01105567 A JPH01105567 A JP H01105567A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- film
- capacitor
- oxide film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 150000003377 silicon compounds Chemical class 0.000 claims description 19
- 239000007864 aqueous solution Substances 0.000 abstract description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 3
- 150000001875 compounds Chemical class 0.000 abstract 3
- 238000000407 epitaxy Methods 0.000 abstract 2
- 239000010408 film Substances 0.000 description 50
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 229910052814 silicon oxide Inorganic materials 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 12
- 239000012535 impurity Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 239000013039 cover film Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕 ・−
シリコン基板に設けたトレンチ内にキャパシタを形成す
る方法の改良に関し、 簡単に実施し得る工程により、高精度の深さを有するト
レンチの形成が可能で、高精度の容量を有するキャパシ
タを形成できるキャパシタの形成方法の提供を目的とし
、 キャパシタをトレンチ内に形成する方法であって、形成
しようとするトレンチに相当する形状のエツチングによ
り容易に除去可能なシリコンの化合物をシリコン基板の
表面に形成し、前記シリコンの化合物の周囲にエピタキ
シーシリコン膜を形成する工程と、前記シリコンの化合
物をエツチングにより除去してトレンチを形成する工程
とを含み構成する。
る方法の改良に関し、 簡単に実施し得る工程により、高精度の深さを有するト
レンチの形成が可能で、高精度の容量を有するキャパシ
タを形成できるキャパシタの形成方法の提供を目的とし
、 キャパシタをトレンチ内に形成する方法であって、形成
しようとするトレンチに相当する形状のエツチングによ
り容易に除去可能なシリコンの化合物をシリコン基板の
表面に形成し、前記シリコンの化合物の周囲にエピタキ
シーシリコン膜を形成する工程と、前記シリコンの化合
物をエツチングにより除去してトレンチを形成する工程
とを含み構成する。
〔産業上の利用分野〕 １
本発明は、半導体装置の製造方法に係り、特にシリコン
基板に設けたトレンチ内にキャパシタを形成する方法の
改良に関するものである。
基板に設けたトレンチ内にキャパシタを形成する方法の
改良に関するものである。
半導体装置の高集積化に伴いキャパシタとして使用する
領域ψ縮小が要求され、その−手段としてシリコン基板
に微細孔のトレンチを設け、このトレンチ内にキャパシ
タを形成する技術が開発されている。
領域ψ縮小が要求され、その−手段としてシリコン基板
に微細孔のトレンチを設け、このトレンチ内にキャパシ
タを形成する技術が開発されている。
容量が高精度のキャパシタを形成するためには寸法の正
確なトレンチの形成が必要となるが、現状のトレンチの
形成方法ではトレンチの深さの制御が困難である。
確なトレンチの形成が必要となるが、現状のトレンチの
形成方法ではトレンチの深さの制御が困難である。
以上のような状況からトレンチの深さの正確な制御が可
能で、容量が高精度のキャパシタを形成することが可能
となるキャパシタの形成方法が要望されている。
能で、容量が高精度のキャパシタを形成することが可能
となるキャパシタの形成方法が要望されている。
従来のキャパシタの形成方法を第２図により説明する。
先ず第２図（ａｌに示すように、シリコン基板２１の表
面に熱シリコン酸化膜よりなるフィールド酸化膜２７を
形成する。
面に熱シリコン酸化膜よりなるフィールド酸化膜２７を
形成する。
次に第２図伜）に示すようにシリコン酸化膜２２を形成
し、その上にレジスト膜２３を形成する。
し、その上にレジスト膜２３を形成する。
次いで第２図（Ｃ）に示すように、リソグラフィー技術
を用いて形成しようとするトレンチ２４の孔径に相当す
る窓２３ａをこのレジスト膜２３に形成し、このレジス
ト膜２３の窓２３ａによりシリコン酸化膜２２をエツチ
ングする。
を用いて形成しようとするトレンチ２４の孔径に相当す
る窓２３ａをこのレジスト膜２３に形成し、このレジス
ト膜２３の窓２３ａによりシリコン酸化膜２２をエツチ
ングする。
このようにして形成したシリコン酸化膜２２に設けた窓
２２ａをマスクとして、第２図（ｄ）に示すようにシリ
コン基板２１をエツチングしてトレンチ２４を形成する
が、ストッパーが存在しないのでトレンチ２４の深さの
正確な制御が困難である。
２２ａをマスクとして、第２図（ｄ）に示すようにシリ
コン基板２１をエツチングしてトレンチ２４を形成する
が、ストッパーが存在しないのでトレンチ２４の深さの
正確な制御が困難である。
その後、第２図（ｅ）に示すように、先ずＰ゛型不純物
のドーピング１ｉ２８ａを形成し、その表面にｎ゛型不
純物のドーピング層２８ｂを形成し、次にトレンチ２４
内に熱シリコン酸化膜よりなる誘電層２９を形成し、こ
のトレンチ２４内を熱ＣＶＤポリシリコン膜で埋めてセ
ルプレート３０とし、トレンチキャパシタを形成する。
のドーピング１ｉ２８ａを形成し、その表面にｎ゛型不
純物のドーピング層２８ｂを形成し、次にトレンチ２４
内に熱シリコン酸化膜よりなる誘電層２９を形成し、こ
のトレンチ２４内を熱ＣＶＤポリシリコン膜で埋めてセ
ルプレート３０とし、トレンチキャパシタを形成する。
その後、第２図（ｆ）に示すようにＭＯＳトランジスタ
３１を形成し、表面をＰＳＧよりなるカバー絶縁膜３２
で覆ってメモリーセルを形成する。
３１を形成し、表面をＰＳＧよりなるカバー絶縁膜３２
で覆ってメモリーセルを形成する。
以上説明の従来のキャパシタの形成方法で問題となるの
は、トレンチを形成する場合に行うトレンチエツチング
の碌に、トレンチの正確な深さを制御することが困難な
ことである。
は、トレンチを形成する場合に行うトレンチエツチング
の碌に、トレンチの正確な深さを制御することが困難な
ことである。
即ち、通常のエツチング工程においてよく用いられるエ
ツチングのストッパーがないために、所望のトレンチを
高精度に形成することが困難である。
ツチングのストッパーがないために、所望のトレンチを
高精度に形成することが困難である。
本発明は以上のような状況から簡単に実施し得る工程に
より、高精度の深さを有するトレンチの形成が可能で、
高精度の容量を有するキャパシタを形成できるキャパシ
タの形成方法の提供を目的としたものである。
より、高精度の深さを有するトレンチの形成が可能で、
高精度の容量を有するキャパシタを形成できるキャパシ
タの形成方法の提供を目的としたものである。
上記問題点は、キャパシタをトレンチ内に形成する方法
であって、形成しようとするトレンチに相当する形状の
エツチングにより容易に除去可能なシリコンの化合物を
シリコン基板の表面に形成し、このシリコンの化合物の
周囲にエピタキシーシリコン膜を形成する工程と、前記
シリコンの化合物をエツチングにより除去してトレンチ
を形成する工程とを含む本発明によるキャパシタの形成
方法によって解決される。
であって、形成しようとするトレンチに相当する形状の
エツチングにより容易に除去可能なシリコンの化合物を
シリコン基板の表面に形成し、このシリコンの化合物の
周囲にエピタキシーシリコン膜を形成する工程と、前記
シリコンの化合物をエツチングにより除去してトレンチ
を形成する工程とを含む本発明によるキャパシタの形成
方法によって解決される。
〔作用〕 、即ち本発
明においては、形成しようとするトレンチに相当する形
状のエツチングにより容易に除去可能なシリコンの化合
物をシリコン基板の表面に形成し、このシリコンの化合
物の周囲に所望のトレンチの深さに等しい厚さのエピタ
キシーシリコン膜を形成し、あたかもシリコン基板に上
記のシリコンの化合物が埋め込まれたような形状にし、
その後上記のシリコンの化合物をエツチングにより除去
する。
明においては、形成しようとするトレンチに相当する形
状のエツチングにより容易に除去可能なシリコンの化合
物をシリコン基板の表面に形成し、このシリコンの化合
物の周囲に所望のトレンチの深さに等しい厚さのエピタ
キシーシリコン膜を形成し、あたかもシリコン基板に上
記のシリコンの化合物が埋め込まれたような形状にし、
その後上記のシリコンの化合物をエツチングにより除去
する。
従ってこのシリコンの化合物の形状を所望のトレンチの
直径←等しくシ、エピタキシーシリコン膜の厚さを所望
のトレンチの深さに等しく高精度に形成することにより
、このシリコンの化合物を除去して得られるトレンチの
形状は精度の高いものとなり、このトレンチ内に高精度
の容量を有するキャパシタを形成することが可能となる
。
直径←等しくシ、エピタキシーシリコン膜の厚さを所望
のトレンチの深さに等しく高精度に形成することにより
、このシリコンの化合物を除去して得られるトレンチの
形状は精度の高いものとなり、このトレンチ内に高精度
の容量を有するキャパシタを形成することが可能となる
。
以下第１図について本発明の一実施例のシリコンの化合
物がシリコン酸化膜の場合について工程順に説明する。
物がシリコン酸化膜の場合について工程順に説明する。
先ず第１図（ａ）に示すように、Ｐ＋型のシリコン基板
１の表面に厚さ１〜５μｍのプラズマＣＶＤ酸化膜を形
成し、リソグラフィー技術を用いて図示のような形成し
ようとするトレンチ４と同寸法の直径のシリコン酸化膜
２を形成する。
１の表面に厚さ１〜５μｍのプラズマＣＶＤ酸化膜を形
成し、リソグラフィー技術を用いて図示のような形成し
ようとするトレンチ４と同寸法の直径のシリコン酸化膜
２を形成する。
次に第１図（ｂ）に示すように、このシリコン酸化膜２
の周囲を囲むようにトレンチ４の深さと同じ厚さのＰ型
のエピタキシーシリコン膜３を選択生長して形成する。
の周囲を囲むようにトレンチ４の深さと同じ厚さのＰ型
のエピタキシーシリコン膜３を選択生長して形成する。
次いで東１図（Ｃ）に示すように、弗化水素（ＨＦ）の
水溶液を用いてシリコン酸化膜２をエツチングにより除
去し、トレンチ４を形成する。
水溶液を用いてシリコン酸化膜２をエツチングにより除
去し、トレンチ４を形成する。
さらに、熱シリコン酸化膜を形成し、その上にＣＶＤシ
リコン窒化膜を形成した後、レジストを塗布し、フィー
ルド酸化膜形成領域の抜はパターンを形成する。
リコン窒化膜を形成した後、レジストを塗布し、フィー
ルド酸化膜形成領域の抜はパターンを形成する。
そして、リアクティブ・イオン・エツチングで抜はパタ
ーン内のＣＶＤシリコン窒化膜を除去し、レジストを除
いた後、熱シリコン酸化膜を生長させる。
ーン内のＣＶＤシリコン窒化膜を除去し、レジストを除
いた後、熱シリコン酸化膜を生長させる。
次いで、弗化水素（ＨＦ）の水溶液を用いてレジストで
覆われていた部分の熱シリコン酸化膜及びＣＶＤシリコ
ン窒化膜を除くと第１図（ｄ＋に示すようにフィールド
酸化膜７が形成される。
覆われていた部分の熱シリコン酸化膜及びＣＶＤシリコ
ン窒化膜を除くと第１図（ｄ＋に示すようにフィールド
酸化膜７が形成される。
その後、第１図（ｅ）に示すように、先ずｎ＋型不純物
のドーピング層８を形成し、次にトレンチ４内に熱シリ
コン酸化膜よりなる誘電層９を形成し、このトレンチ４
内を熱ＣＶＤポリシリコン膜で埋めてセルプレート１０
とし、トレンチキャパシタを形成する。
のドーピング層８を形成し、次にトレンチ４内に熱シリ
コン酸化膜よりなる誘電層９を形成し、このトレンチ４
内を熱ＣＶＤポリシリコン膜で埋めてセルプレート１０
とし、トレンチキャパシタを形成する。
その後、第１図（ｆ）に示すようにＭＯＳ）ランジスタ
１１を形成し、表面をＰＳＧよりなるカバー絶縁膜１２
で覆ってメモリーセルを形成する。
１１を形成し、表面をＰＳＧよりなるカバー絶縁膜１２
で覆ってメモリーセルを形成する。
このように形成しようとするキャパシタに第１図（ｄ）
の工程で生じる若干の寸法シフトを考慮した寸法のシリ
コン酸化膜２を形成し、その周囲にキャパシタの深さと
同じ厚さのエピタキシーシリコン膜３を形成し、エツチ
ングによりこのシリコン酸化膜２を除去すると、高精度
のトレンチ４を形成することができ、このトレンチ４内
にキャパシタを形成すると、高精度の容量を有するキャ
パシタを形成することが可能となる。
の工程で生じる若干の寸法シフトを考慮した寸法のシリ
コン酸化膜２を形成し、その周囲にキャパシタの深さと
同じ厚さのエピタキシーシリコン膜３を形成し、エツチ
ングによりこのシリコン酸化膜２を除去すると、高精度
のトレンチ４を形成することができ、このトレンチ４内
にキャパシタを形成すると、高精度の容量を有するキャ
パシタを形成することが可能となる。
′なお、第１図（ａ）においてプラズマＣＶＤ酸化膜で
はな（、シリコン熱酸化膜を用いてシリコン酸化膜２を
形成することも可能である。
はな（、シリコン熱酸化膜を用いてシリコン酸化膜２を
形成することも可能である。
本発明は上記のシリコンの化合物がシリコン酸化膜の場
合に限定されるものではなく、ＥＣＲＣＶＤにより形成
したシリコン窒化膜等のエラチンＺ゛により容易に除去
可能なその他の材料の場合においても実施が可能である
。
合に限定されるものではなく、ＥＣＲＣＶＤにより形成
したシリコン窒化膜等のエラチンＺ゛により容易に除去
可能なその他の材料の場合においても実施が可能である
。
以上の説明から明らかなように本発明によれば極めて簡
単な工程により、高精度のトレンチの形成が可能であり
、このトレンチ内に高精度の容量ヲ有スルキャパシタを
形成することが可能となる等の利点があり、著しい経済
的及び、信頼性向上の効果が期待でき工業的には極めて
有用なものである。
単な工程により、高精度のトレンチの形成が可能であり
、このトレンチ内に高精度の容量ヲ有スルキャパシタを
形成することが可能となる等の利点があり、著しい経済
的及び、信頼性向上の効果が期待でき工業的には極めて
有用なものである。
第１図は本発明による一実施例を工程順に示す側断面図
、 第２図は従来のキャパシタの形成方法を工程順に示す側
断面図、 である。 図において、 ｌはシリコン基板、 ２はシリコン酸化膜、 ３はエピタキシーシリコン膜、 ４はトレンチ、 ７はフィールド酸化膜、 ８はドーピング層、 ９は誘電層、 １０はセルプレート、 １１はトランジスタ、 １２はカバー絶縁膜、 を示す。 ｌａｌ シリコン酸化膜の形成 ｔ） エピタキシーシリコン膜の形成 （Ｃ）トレンチの形成（シリコン酸化膜のエツチング）
（ｄ） フィールド酸化膜の形成 本発明による一実施例を工程順に示す側面図第１図 １ｅｔ 不純物ドーピング層、誘電層、セルプレート
の形成（ｒ）トランジスタ及びカバー絶縁膜の形成本発
明による一実施例を工程順に示す側面図第１図 ｌａｌ フィールド酸化膜の形成 中） シリコン酸化膜及びレジスト膜の形成従来のキャ
パシタの形成方法を工程順に示す側断面図ｔＪ２図 ［Ｃ１レジスト膜及びシリコン酸化膜のパターニング（
ｄ）トレンチの形成 ｌｅ） 不純物ドーピング層、誘電層、セルプレート
の形成ト （ｆ）トランジスタ、カバー膜の形成 従来のキャパシタの形成方法を工程順に示す側断面図第
２図
、 第２図は従来のキャパシタの形成方法を工程順に示す側
断面図、 である。 図において、 ｌはシリコン基板、 ２はシリコン酸化膜、 ３はエピタキシーシリコン膜、 ４はトレンチ、 ７はフィールド酸化膜、 ８はドーピング層、 ９は誘電層、 １０はセルプレート、 １１はトランジスタ、 １２はカバー絶縁膜、 を示す。 ｌａｌ シリコン酸化膜の形成 ｔ） エピタキシーシリコン膜の形成 （Ｃ）トレンチの形成（シリコン酸化膜のエツチング）
（ｄ） フィールド酸化膜の形成 本発明による一実施例を工程順に示す側面図第１図 １ｅｔ 不純物ドーピング層、誘電層、セルプレート
の形成（ｒ）トランジスタ及びカバー絶縁膜の形成本発
明による一実施例を工程順に示す側面図第１図 ｌａｌ フィールド酸化膜の形成 中） シリコン酸化膜及びレジスト膜の形成従来のキャ
パシタの形成方法を工程順に示す側断面図ｔＪ２図 ［Ｃ１レジスト膜及びシリコン酸化膜のパターニング（
ｄ）トレンチの形成 ｌｅ） 不純物ドーピング層、誘電層、セルプレート
の形成ト （ｆ）トランジスタ、カバー膜の形成 従来のキャパシタの形成方法を工程順に示す側断面図第
２図
Claims (1)
- 【特許請求の範囲】 キャパシタをトレンチ内に形成する方法であって、形
成しようとするトレンチ（４）に相当する形状のエッチ
ングにより容易に除去可能なシリコンの化合物（２）を
シリコン基板（１）の表面に形成し、前記シリコンの化
合物（２）の周囲にエピタキシーシリコン膜（３）を形
成する工程と、 前記シリコンの化合物（２）をエッチングにより除去し
てトレンチ（４）を形成する工程と、を含むことを特徴
とするキャパシタの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62262430A JPH01105567A (ja) | 1987-10-16 | 1987-10-16 | キャパシタの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62262430A JPH01105567A (ja) | 1987-10-16 | 1987-10-16 | キャパシタの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01105567A true JPH01105567A (ja) | 1989-04-24 |
Family
ID=17375676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62262430A Pending JPH01105567A (ja) | 1987-10-16 | 1987-10-16 | キャパシタの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01105567A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5292679A (en) * | 1992-04-23 | 1994-03-08 | Nippon Steel Corporation | Process for producing a semiconductor memory device having memory cells including transistors and capacitors |
| JP2002203963A (ja) * | 2000-12-28 | 2002-07-19 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
-
1987
- 1987-10-16 JP JP62262430A patent/JPH01105567A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5292679A (en) * | 1992-04-23 | 1994-03-08 | Nippon Steel Corporation | Process for producing a semiconductor memory device having memory cells including transistors and capacitors |
| US5410503A (en) * | 1992-04-23 | 1995-04-25 | Nippon Steel Corporation | Semiconductor memory device having memory cells including transistors and capacitors |
| JP2002203963A (ja) * | 2000-12-28 | 2002-07-19 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63234534A (ja) | 半導体素子の製造方法 | |
| US5246537A (en) | Method of forming recessed oxide isolation | |
| US4624047A (en) | Fabrication process for a dielectric isolated complementary integrated circuit | |
| US5149663A (en) | Method for manufacturing a Bi-CMOS semiconductor device | |
| JPH01105567A (ja) | キャパシタの形成方法 | |
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| JP2800692B2 (ja) | 半導体装置の製造方法 | |
| JPH0661343A (ja) | 半導体装置の製造方法 | |
| KR930010112B1 (ko) | 트랜치 커패시터 제조방법 | |
| US5541136A (en) | Method of forming a field oxide film in a semiconductor device | |
| JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
| WO1987001239A1 (en) | Dielectric isolation structure for integrated circuits | |
| JPH0223628A (ja) | 半導体素子の製造方法 | |
| JPH07122627A (ja) | 半導体装置の製造方法 | |
| JPH03240255A (ja) | 半導体装置の製造方法 | |
| KR920003321B1 (ko) | 트랜치 캐패시터의 제조방법 | |
| JPS595644A (ja) | 半導体装置の製造方法 | |
| KR920000706B1 (ko) | 고농도 확산영역을 갖는 트렌치 제조방법 | |
| KR0183971B1 (ko) | 반도체소자 분리방법 | |
| JPS6399563A (ja) | 半導体装置の製造方法 | |
| JPS62108576A (ja) | 半導体装置の製造方法 | |
| JPH09129842A (ja) | 半導体装置の製造方法 | |
| JPS63128642A (ja) | 半導体装置の製造方法 | |
| JPH07249677A (ja) | 半導体装置の製造方法 | |
| JPH0824168B2 (ja) | 半導体メモリ装置の製造方法 |