KR102064936B1 - Ｒｆ 적용을 위한 ｍｅｍｓ 가변 커패시터의 라우팅 방법 - Google Patents
Ｒｆ 적용을 위한 ｍｅｍｓ 가변 커패시터의 라우팅 방법 Download PDFInfo
- Publication number
- KR102064936B1 KR102064936B1 KR1020147006673A KR20147006673A KR102064936B1 KR 102064936 B1 KR102064936 B1 KR 102064936B1 KR 1020147006673 A KR1020147006673 A KR 1020147006673A KR 20147006673 A KR20147006673 A KR 20147006673A KR 102064936 B1 KR102064936 B1 KR 102064936B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- cell
- coupled
- pad
- electrodes
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 56
- 230000008878 coupling Effects 0.000 claims abstract description 50
- 238000010168 coupling process Methods 0.000 claims abstract description 50
- 238000005859 coupling reaction Methods 0.000 claims abstract description 50
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 27
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000007789 sealing Methods 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000000463 material Substances 0.000 description 32
- 239000010410 layer Substances 0.000 description 31
- 239000004020 conductor Substances 0.000 description 24
- 238000000151 deposition Methods 0.000 description 14
- 230000003071 parasitic effect Effects 0.000 description 10
- 238000000231 atomic layer deposition Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 3
- 238000004873 anchoring Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 238000011217 control strategy Methods 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002318 adhesion promoter Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006353 environmental stress Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
- H01G5/16—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of distance between electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
- H01G5/38—Multiple capacitors, e.g. ganged
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H59/00—Electrostatic relays; Electro-adhesion relays
- H01H59/0009—Electrostatic relays; Electro-adhesion relays making use of micromechanics
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Micromachines (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명은 일반적으로 RF 및 마이크로파 응용을 위한 가변 커패시터에 관한 것이다. 상기 가변 커패시터는 거기에 전기적으로 결합된 복수의 셀을 가진 결합 패드를 포함한다. 복수의 셀의 각각은 그 내부에 복수의 MEMS 장치를 가진다. 상기 MEMS 장치는 공통의 RF 전극, 하나 이상의 접지 전극 및 하나 이상의 제어 전극을 공유한다. 상기 RF 전극, 접지 전극 및 제어 전극은 모두 상기 셀내에 서로 평행하게 배열된다. 상기 RF 전극은 상이한 레벨의 전기적 라우팅 금속을 사용하여 하나 이상의 결합 패드에 전기적으로 접속된다.
Description
본 발명의 구현예는 일반적으로 라디오 주파수(RF) 및 마이크로파 적용을 위한 가변 커패시터(variable capacitor)에 관한 것이다.
반도체의 크기는 계속 축소되고 있기 때문에, 반도체에 결합되는 미세 전자기계 시스템(MEMS)도 마찬가지다. MEMS 장치는 미니어쳐 릴레이 스위치, 정전용량 스위치, 비휘발성 메모리 소자 및 기타의 여러 응용 분야에 사용될 수 있다. 상기 MEMS 장치는 2개 이상의 위치 사이에서 이동하여 전기 임피던스를 직류 또는 교류로 수정하는 서스펜디드 구조를 가진다.
MEMS 장치는 반도체 공장에서 발견되는 것들과 유사한 가공 단계를 사용하여 제조되며, 그러므로, 웨이퍼 규모로 비용 효율적으로 제조될 수 있다. MEMS 장치에서 생기는 문제들의 일부로는 원치 않는 정전용량 커플링, 시리즈 인덕턴스 및 손실이 있다. 원치 않는 정전용량 커플링(capacitive coupling)을 최소화하기 위해, 사파이어 또는 석영과 같은 고급 기판이 반도체 공정의 이종 집적과 함께 고려되었다. 원치 않는 정전용량 커플링을 최소화하기 위한 또 다른 기술은 장치 성능(즉, 정전용량 동조비)에 대한 부유 정전용량의 상대적인 충격을 최소화하기 위해 고유의 MEMS 장치, 예컨대, 가변 커패시터의 크기를 증가시키는 것이다.
대형 횡단면 인터커넥트를 사용하여 시리즈 인덕턴스 및 손실을 최소화하고, 이로 인해 품질에 관한 인자를 최대화하려는 시도를 하여 왔다. 고전도성 금속화도 품질에 관한 인자를 최대화하기 위해 시도되었다. 또한, 품질에 관한 인자를 최대화하기 위하여, 칩 레벨 어셈블리 집적 전략을 채용에 의해 일어나는 패키징의 손실을 최소화하고, 사파이어 및 석영과 같은 고품질 저손실 기판 재료를 사용하려는 시도를 하여 왔다.
지금까지, 정전용량 커플링을 최소화하고, 시리즈 저항 및 인덕턴스를 최소화하며, 품질에 관한 인자를 최대화하기 위한 노력이 의도한 만큼 성공적이지는 못했다. 그러므로, 당해 분야에는 원치 않는 정전용량 커플링을 최소화하고, 시리즈 인덕턴스를 최소화하며 품질에 관한 인자를 최대화하는 MEMS 가변 커패시터에 대한 수요가 있다.
본 발명은 일반적으로 RF 및 마이크로파 응용을 위한 가변 커패시터에 관한 것이다. 상기 가변 커패시터는 CMOS 후단(back-end) 금속화 라우팅을 사용하여 전기적으로 결합된 복수의 셀(cell)을 가지는 결합 패드(bond pad)를 포함한다. 복수의 셀의 각각은 그 내부에 복수의 MEMS 장치를 가진다. 상기 MEMS 장치는 공통의 RF 전극, 하나 이상의 접지 전극 및 하나 이상의 제어 전극을 공유한다. 상기 RF 전극, 접지 전극 및 제어 전극은 상기 셀내에 완전히 둘러싸인 제2 레벨의 라우팅(인트라 캐비티 라우팅 또는 ICR)을 사용하여 실행된다. 상기 RF 전극, 접지 전극 및 제어 전극은 모두 셀 내에 서로 평행하게 배열된다.
한 실시예로서, 가변 커패시터는 기판, 이 기판 위에 배치되는 결합 패드 및 상기 기판 위에 배치되고 상기 결합 패드에 결합된 복수의 셀을 포함한다. 각각의 셀은 제1단 및 제2단을 가지며, 상기 결합 패드 및 각 셀의 제1단에 결합된 RF 전극, 이 전극 위에 배치되고 각각 제1단 및 제2단을 가진 복수의 MEMS 장치 및 각각의 MEMS 장치의 제1단 및 제2단에 및 상기 셀의 제2단에 결합된 하나 이상의 접지 전극을 포함한다.
또 다른 실시예로서, 가변 커패시터는 기판, 이 기판 위에 배치되는 결합 패드 및 상기 기판 위에 배치되고 상기 결합 패드에 결합된 복수의 셀을 포함한다. 각각의 셀은 제1단 및 제2단을 가지며, 상기 결합 패드 및 각 셀의 제1단에 결합된 RF 전극, 이 전극 위에 배치되고 각각 제1단 및 제2단을 가진 복수의 MEMS 장치, 각각의 MEMS 장치의 제1단 및 제2단에 및 상기 셀의 제2단에 각각 결합된 하나 이상의 접지 전극, 및 상기 RF 전극과 상응하는 접지 전극 사이에 각각 배치된 두 개의 제어 전극을 포함한다.
또 다른 구현예로, 가변 커패시터를 제조하는 방법은 결합 패드를 그 위에 가진 기판 위에 복수의 셀을 제조하는 단계에 있어서 각각의 셀이 RF 전극 및 이 전극에 거의 수직인 방향으로 각각의 제1단으로부터 각각의 제2단까지 뻗어나가고 그 내부에 배치된 복수의 MEMS 장치를 가지는 단계, 각각의 RF 전극을 상기 결합 패드에 전기적으로 접속하는 단계 및 각각의 셀을 실링하여 실링된 캐비티를 형성하는 단계를 포함한다.
본 발명의 상기 인용된 특징들이 상세히 이해될 수 있도록, 상기에 간략히 요약한 본 발명의 보다 구체적인 설명이 실시예들, 그 일부가 첨부 도면에 예시되어 있는 실시예들을 참조하여 제시될 것이다. 그러나, 첨부 도면은 본 발명의 대표적인 실시예를 예로서 보여줄 뿐이며, 그러므로, 본 발명이 다른 동등하게 유효한 실시예에 대해 인정될 수 있는 범위를 제한하는 것으로 간주되어서는 아니됨을 주목하여야 한다.
도 1a는 일 구현예에 따른 MEMS 장치의 개략적 횡단면도이다.
도 1b는 또 다른 구현예에 따른 MEMS 장치의 개략적 횡단면도이다.
도 2는 셀(200)을 개략적으로 예시한 것이다.
도 3은 인트라-캐비티 라우팅(ICR)과 함께 셀의 동등한 RLGC 회로의 단순화된 개략도이다.
도 4는 분기된 라우팅 토폴로지가 이용되는 션티드(shunted) 가변 커패시터의 개략적인 레이아웃이다.
도 5는 단일 브랜치가 중앙 패드 위치로부터 생기는 션티트 가변 커패시터의 개략적인 레이아웃이다.
도 6은 일 구현예에 따른 시리즈 가변 커패시터의 개략적인 레이아웃이다.
도 7은 또 다른 구현예에 따른 시리즈 가변 커패시터의 개략적인 레이아웃이다.
도 8은 패드들 사이에 미리 정해진 피치를 사용하는 추가의 최적화된 커패시터 장치의 개략적인 레이아웃이다.
도 9는 감소된 크기의 커패시터의 개략적인 레이아웃이다.
도 10은 패드들 사이에 미리 정해진 피치에 의해 구속되는 대형 커패시터의 개략적인 레이아웃이다.
도 1a는 일 구현예에 따른 MEMS 장치의 개략적 횡단면도이다.
도 1b는 또 다른 구현예에 따른 MEMS 장치의 개략적 횡단면도이다.
도 2는 셀(200)을 개략적으로 예시한 것이다.
도 3은 인트라-캐비티 라우팅(ICR)과 함께 셀의 동등한 RLGC 회로의 단순화된 개략도이다.
도 4는 분기된 라우팅 토폴로지가 이용되는 션티드(shunted) 가변 커패시터의 개략적인 레이아웃이다.
도 5는 단일 브랜치가 중앙 패드 위치로부터 생기는 션티트 가변 커패시터의 개략적인 레이아웃이다.
도 6은 일 구현예에 따른 시리즈 가변 커패시터의 개략적인 레이아웃이다.
도 7은 또 다른 구현예에 따른 시리즈 가변 커패시터의 개략적인 레이아웃이다.
도 8은 패드들 사이에 미리 정해진 피치를 사용하는 추가의 최적화된 커패시터 장치의 개략적인 레이아웃이다.
도 9는 감소된 크기의 커패시터의 개략적인 레이아웃이다.
도 10은 패드들 사이에 미리 정해진 피치에 의해 구속되는 대형 커패시터의 개략적인 레이아웃이다.
이해를 돕기 위해, 도면들에서 공통되는 동일한 소자들은 가능한 한 동일한 도면 부호를 사용하였다. 일 구현예에서 개시된 소자들이 구체적인 인용 없이 다른 구현예에 유용하게 이용될 수 있다는 것이 고려된다.
본 발명은 일반적으로 RF 및 마이크로파 응용을 위한 가변 커패시터에 관한 것이다. 상기 가변 커패시터는 CMOS 후단 금속화 라우팅을 사용하여 전기적으로 결합된 복수의 셀을 가지는 결합 패드를 포함한다. 복수의 셀의 각각은 그 내부에 복수의 MEMS 장치를 가진다. 상기 MEMS 장치는 공통의 RF 전극, 하나 이상의 접지 전극 및 하나 이상의 제어 전극을 공유한다. 상기 RF 전극, 접지 전극 및 제어 전극은 상기 셀 ICR내에 완전히 둘러싸인 제2 레벨의 라우팅을 사용하여 실행된다. 상기 RF 전극, 접지 전극 및 제어 전극은 모두 셀 내에 서로 평행하게 배열된다.
도 1a는 일 구현예에 따른 MEMS 장치(100)의 개략적 횡단면도이다. 상기 MEMS 장치(100)는 접지 전극(104A, 104E), 제어 전극(104B, 104D) 및 RF 전극(104C)을 형성함으로써 제조된다. 도 1b는 두 개의 RF 전극(104C1, 104C2)이 존재하는 또 다른 구현예에 따른 MEMS 장치의 개략적 횡단면도이다. 두 개의 접지 전극(104A, 104E) 및 두 개의 제어 전극(104B, 104D)이 도시되었지만, 단일의 접지 전극 및 단일의 제어 전극이 이용될 수 있다는 것이 이해되어야 한다. 상기 기판(102)은 독립형 MEMS 장치용으로 반도체 기반의 기판과 같은 단일층 재료를 포함하거나 또는 일반적으로 라인(BEOL) 공정의 후단에서 생성 다층 구조를 포함한다. 일 구현예에서, 상기 기판(102)은 상보성 금속 산화물 반도체(CMOS) 기판을 포함할 수 있다. 전극(104A-104E)에 사용될 수 있는 적합한 재료로는 구리, 알루미늄, 티타늄, 탄탈륨, 텅스텐, 티타늄 나이트라이드, 알루미늄 나이트라이드, 텅스텐 나이트라이드 및 이들의 조합과 같이 BEOL공정에 통상 이용되는 전기 전도성 재료를 포함한다. 상기 전극(104A-104E)은 물리적 증착(PVD), 화학적 증착(CVD), 전기도금 및 원자층 침착(ALD)과 같은 널리 알려진 침착 방법 및 에칭과 같은 널리 알려진 패턴화 방법 또는 널리 알려진 이중 다마신(dual damascene) 가공 단계에 의해 형성될 수 있다. 상기 제어 전극(104B, 104D)은 풀-인(pull-in) 전극으로서 기능하여 스위칭 소자를 상기 RF 전극(104C)에 인접한 위치로 이동시킬 것이다.
상기 전극들(104A-104E) 위로, 얇은 유전층(106)이 침착된 다음, 패턴화되어 접지 전극(104A, 104E)을 노출시킨다. 상기 얇은 유전층(106)에 이용될 수 있는 적합한 재료로는 실리콘 나이트라이드, 실리콘 카바이드, 실리콘 옥사이드, 알루미나, 실리콘 옥시나이트라이드 및 CMOS 장치에 사용하기 적합한 기타 유전체가 있다. 상기 유전층(106)은 CVD 및 ALD를 포함하는 널리 알려진 침착 방법에 의해 침착될 수 있다. 상기 얇은 유전층(106)은 여러 가지 이유로 유용한데, 상기 이유로는 스위칭 소자의 상기 전극(104B-104D)에의 접착을 감소시키고, 후술하는 희생 재료를 제거할 때 에칭 가스 이온의 재조합을 감소시키는 것을 포함한다.
상기 얇은 유전층(106) 위로, 전기 전도성 재료를 블랭킷 침착시킨 다음, 패턴화하여 접지 전극(104A, 104E)으로의 전기 인터커넥트(108A)를 형성할 수 있다. 또한, 상기 전기 전도성 재료는 패턴화되어 나중에 침착될 앵커링 재료의 침착용 시드 재료로서 이용될 수 있는 패드(108B)를 형성할 수 있다. 전기 인터커넥트(108A) 및 패드(108B)용으로 적합한 재료로는 구리, 알루미늄, 티타늄, 탄탈륨, 텅스텐, 티타늄 나이트라이드, 텅스텐 나이트라이드, 알루미늄 나이트라이드 및 이들의 조합과 같이 BEOL 공정에 통상 이용되는 전기 전도성 재료를 포함한다. 상기 전기 전도성 재료는 PVD, CVD, 전기 도금 및 ALD와 같은 널리 알려진 침착 방법에 의해 침착된 다음, 에칭과 같은 널리 알려진 패턴화 방법에 의해 패턴화될 수 있다.
그 다음, 희생 재료는 노출된 유전층(106) 뿐만 아니라 전기 인터커넥트(108A) 및 패드(108B) 위로 침착된다. 접착 촉진제는 상기 희생 재료를 거기에 접착시키는 것을 돕기 위하여 상기 희생 재료의 침착 전에 상기 유전층(106) 위로 침착시킬 수 있다는 것이 고려된다. 상기 희생 재료에 적합한 재료로는 스핀-온 유리 또는 탄소 주쇄를 가진 장쇄 분자를 보유하는 스핀-온(spin-on) 유전체를 포함한다. 상기 희생 재료는 스핀 코팅, CVD 및 ALD와 같은 널리 알려진 침착 방법에 의해 침착될 수 있다. 상기 희생 재료는 그것이 적어도 부분적으로 캐비티를 정하는 데 사용되고 제조 공정에서 나중에 제거될 것이기 때문에 희생 재료라 명명된다. 따라서, 상기 희생 재료는 사용되고 '희생되거나' 또는 제거되어 캐비티를 형성한다.
상기 희생 재료의 침착후에, 스위칭 소자(110)가 형성될 수 있다. 상기 스위칭 소자(110)는 제1 구조층(112)을 포함하는 다층 구조를 포함할 수 있다. 상기 제1 구조층(112)은 전기 인터커넥트(108A)에 결합되고 전기 인터커넥트(108A) 사이의 길이에 걸친다. 그 다음, 제2 구조층(114)이 상기 제1 구조층(112) 위로 배치되고 복수의 기둥(116)에 의해 상기 제1 구조층에 결합된다. 상기 제1 구조층(112), 제2 구조층(114) 및 기둥(116)에 사용될 수 있는 적합한 재료로는 티타늄 나이트라이드, 티타늄 알루미늄, 텅스텐, 구리, 티타늄 알루미늄 나이트라이드, 알루미늄 및 이들의 조합과 다층 구조, 예컨대, 티타늄 나이트라이드/티타늄 알루미늄 나이트라이드/티타늄 나이트라이드가 있다. 상기 제1 스위칭 소자(110)는 PVD, CVD 및 ALD와 같은 널리 알려진 침착 방법을 사용하여 상기 재료를 침착시킨 다음, 상기 재료를 에칭과 같은 널리 알려진 패턴화 방법에 의해 패턴화함으로써 형성될 수 있다. 상기 제2 구조층(114)은 패턴화되어 접지 전극(104A, 104E)과 축방향으로 정렬되는 제1 부분(118A) 및 상기 스위칭 소자(110)의 가요성 부분(120)의 일부가 될 제2 부분(118B)을 가진다. 완성된 그대로, 상기 스위칭 소자(110)는 와플과 같은 모양을 가진다.
추가의 희생 재료를 상기 스위칭 소자(110) 위로 및 제1 구조층(112)과 제2 구조층(114)의 형성 사이에 침착시킬 수 있다. 추가의 희생 재료는 침착된 제1 희생 재료와 함께 상기 스위칭 소자(110)가 이동할 캐비티의 모양 및 경계를 정한다. 마지막에 침착된 희생 재료 위로, 제2 유전층(122)을 침착시킬 수 있다. 상기 제2 유전층(122)은 유전층(106)과 관련하여 전술한 널리 알려진 침착 방법 및 재료를 사용하여 침착시킬 수 있다.
그 다음, 상기 제2 유전층(122)은 패턴화하고 에칭하여 캐비티의 윤곽을 정한다. 동일한 단계에서, 상기 희생층은 에칭함으로써 구조층(118A, 112)이 하드마스크로서 작용하여 캐비티 측벽의 점진적인 감소를 제공하게 한다. 이러한 다단계 감소는 캐비티 월(126)의 완전성(integrity)을 개선한다.
그 다음, 전기 전도성 재료를 침착시키고 패턴화하여 캐비티 월(126) 뿐만 아니니라 풀-오프(pull-off) 전극(124)을 형성한다. 따라서, 상기 침착 중에, 캐비티 월(126) 뿐만 아니라 풀-오프 전극(124)을 둘다 형성하는 데 사용될 재료를 침착시킨다. 패턴화중에, 상기 풀-오프 전극(124) 및 캐비티월(126)은 별개의 소자가 된다. 상기 풀-오프 전극(124)이 상기 스위칭 소자(110) 위에 있는 것으로 도시되어 있지만, 상기 풀-오프 전극(124)은 상기 스위칭 소자(110) 아래에 배치된 재료에 전기적으로 접속될 수 있다는 것을 이해하여야 한다. 또한, 상기 캐비티 월(126)은 상기 접지 전극(104A, 104E)를 통해 접지된다. 상기 전기 전도성 재료에 적합한 재료로는 구리, 알루미늄, 티타늄, 탄탈륨, 텅스텐, 티타늄 나이트라이드, 및 이들의 조합과 같이 BEOL공정에 통상 이용되는 전기 전도성 재료를 포함한다. 상기 전도성 재료는 PVD, CVD 및 ALD와 같은 널리 알려진 침착 방법을 사용하여 침착시킨 다음, 상기 재료를 에칭과 같은 널리 알려진 패턴화 방법에 의해 패턴화할 수 있다.
상기 전기 전도성 재료가 패턴화된 후, 유전체 루프(128)는 상기 전기 전도성 재료 위로 침착시킬 수 있다. 상기 유전체 루프(128)는 풀-오프 전극(122)과 상기 전기 전도성 재료를 포함하는 월(126) 사이에 전기적 절연을 제공한다. 상기 유전체 루프(128)는 상기 MEMS 장치(100)를 둘러싼다. 상기 유전체 루프(128)는 유전층(106)과 관련하여 상기한 바와 같이 널리 알려진 침착 방법 및 재료를 사용하여 침착시킬 수 있다. 캐비티 월(126)을 형성하는 데 사용되는 상기 전기 전도성 재료는 상기 유전체 루프(128)가 상기 캐비티 월(126)을 형성하기에 충분한 양으로 침착되도록 상기 캐비티 월(126)로부터 제거될 수 있다는 것이 고려된다.
그 다음, 하나 이상의 릴리스 홀(release hole)을 상기 유전체 루프(128) 및 제2 유전층(122)을 통해 형성할 수 있다. 그 다음, 에칭 가스를 주입하여 상기 희생 재료를 제거하고 상기 스위칭 소자가 캐비티내에서 이동하도록 유리시킨다. 사용될 수 있는 적합한 에칭 가스로는 H2, NH3, O2, O3, N2O, 또는 H, O 또는 N을 생성시키는 임의의 기타 에칭 가스가 있다. 그 다음, 상기 캐비티는 실링층(130)을 상기 유전체 루프(128) 위로 및 상기 릴리스 홀 내부에 침착시킴으로써 실링한다.
작동시에, 상기 스위칭 소자(110)는 풀-인 전극에 또는 풀-오프 전극(124)에 전기적 바이어스를 가함으로써 이동시킨다. 앵커부(120B(118A))가 접지 전극(104A)에 고정 부착되는 동안, 상기 스위칭 소자(110)의 가요성 부분(120A(118B))이 이동한다. 상기 실링층(130) 및 상기 전기 전도성 월(126)은 둘다 추가적인 레버리지를 제공하여 상기 앵커부(120B)가 상기 접지 전극(104A, 104E)으로부터 탈착되지 않도록 한다. 도 1a에 도시한 바와 같이, 상기 스위칭 소자(110)의 양단은 앵커링 부분(120B)을 가지며, 두 앵커링 부분(120B)은 풀-오프 전극(124)을 형성하도록 침착된 상기 전기 전도성 재료 뿐만 아니라 실링층(130) 둘다에 직접 결합된다.
전술한 MEMS 장치(100)는 RF 및 마이크로파 적용을 위한 MEMS 가변 커패시터 장치에 이용되는 MEMS 장치의 구현예인데, 여기서 기생성 및 손실을 최소화하는 것이 주요한 관심사이다. 상기 MEMS 장치(100)는 CMOS 후단내에 매립된 실링된 캐비티에 통합된 MEMS 기반의 가변 커패시터에 사용될 수 있다.
가변 커패시터에 상기 MEMS 장치(100)를 이용하는 것은 여러 가지 장점이 있다. 한 가지 장점은 손실을 최소화하는 것(즉, 최선의 Q 인자)과 원치 않는 정전용량 커플링을 최소화하는 것(즉, 최선의 정전용량 동조비) 사이의 타협점(trade-off)이 또 다른 전통적인 장치 구조에 비해 우수하다는 것이다. ICR에 의해 실행되는 제2 레벨의 라우팅은 다음 사항들 덕분에 감소된 정전용량 커플링을 제공한다: (1) 상기 ICR 금속화 두께는 낮은 기생성 정전용량과 낮은 손실 사이에 최적의 타협점을 제공하기 위해 최적화될 수 있는 반면에, 모든 셀을 최대의 전류를 운반하는 패드에 연결하는 제1 레벨의 라우팅은 기생적 정전용량에 유의 수준으로 첨가하지 않고도 더 두꺼운 금속에서 실행될 수 있고; (2) 상기 ICR은 효과적인 차폐가 동일한 기판상에 기타 단일체 집적회로로의 정전용량 커플링에 대항하여 제공되는 방식으로 셀 내에 동봉되며; (3) 상기 ICR은 최저의 CMOS 금속층에서 실행된 활성 기판 또는 하부의 접지판에 더 큰 거리를 제공하면서 표준 CMOS 후단 금속화 위로 통합될 수 있다. 또 다른 장점은 실링된 캐비티의 제조가 캐비티(후술함)의 좁고 긴 모양(이것이 릴리스 및 구조 강도를 돕는다)으로 인해 용이하게 된다는 것이다. 또한, 서열 그룹(hierarchical grouping)은 디지털 가변 커패시터의 해상도 요건(즉, 제어에 대한 정전용량의 분산에서의 최소 단계 크기)에 맞춰진 제어 그룹(즉, 동일한 제어 전극을 공유하는 장치)의 정의를 가능하게 한다. 그러나, 라우팅은 전통적인 라우팅 체계에서 발견된 단일층 대신에 두 개의 상이한 금속화층에 의해 수행될 것이란 점에서 집적 복합도 및 비용에 약간의 영향이 있다.
MEMS 가변 커패시터 장치의 배열은 셀(cell)이라 불리는 제1의 그룹 서열(grouping hierarchy)을 생성시킴으로써 수행된다. 도 2는 션티드 셀(shunted cell)(200)을 개략적으로 예시한 것이다. 상기 셀(200)은 공통의 캐비티내에 집합적으로 존재하는 복수의 MEMS 장치(100)을 포함할 것이다. 상기 MEMS 장치(100)는 하나 이상의 제어 전극(206) 및 하나 이상의 접지 전극(204) 뿐만 아니라 RF 전극(202)을 공유할 것이다. 전극(202, 204, 206)은 각각 서로에게 평행한 셀 내에 배열될 것이다. 상기 MEMS 장치(100)는 이 장치의 제2 부분(118B)(도 1a 및 도 1b 참조)이 상기 RF 전극(202), 제어 전극(206) 및 접지 전극(204)에 수직인 방향으로 상기 접지 전극(204)으로부터 연장하도록 배열될 것이다.
제2 레벨의 RF 라우팅은 임의의 주어진 셀 내에 생성되는데, 그러한 라우팅은 인트라 캐비티 라우팅(ICR)으로 명명된다. 하나의 셀(200)의 일부인 모든 MEMS 장치(100)(전체적으로 대시 라인으로 도시됨)는 다음과 같은 특성을 가지다. 하나의 셀(200)의 모든 MEMS 장치는 동일한 실링된 캐비티를 공유한다. 단일의 RF 도체는 상기 셀(200)의 모든 MEMS 장치중에 공유되는데, 그러한 도체는 ICR RF 전극(202)이라 명명된다. 상기 MEMS 장치(100)가 두 개의 RF 전극(202)(예컨대, 연속 모양의 가변 커패시터)을 이용하는 경우에, 상기 전극들의 각각은 임의의 주어진 셀(200)내에 하나의 단일 도체와 함께 실행될 것이다. 단일의 RF-접지 도체는 상기 셀(200)의 모든 MEMS 장치(100)중에 공유되는데, 그러한 도체는 ICR 접지 전극(204)이라 명명된다. 별개의 접지 전극(204)이 상기 MEMS 장치(100)의 각면을 위해 고려된다는 것을 이해하여야 한다. 단일의 제어 도체는 상기 셀(100)의 모든 MEMS 장치(100)중에 공유되는데, 그러한 도체는 ICR 제어 전극(206)이라 명명된다. 상기 MEMS 장치(100)가 두 개 이상의 제어 전극(206)을 이용하는 경우에, 그러한 제어 전극(206)의 각각은 임의의 주어진 셀(200)내의 하나의 단일 도체와 함께 실행될 것이다. 도 2는 3개의 전극, 즉 RF 전극(202), 접지 전극(204) 및 제어 전극(206)을 나타내는 션트 구조로 가변 커패시터용 ICR의 레이아웃의 일례를 도시한 것이다.
상기 셀(200)내의 상기 MEMS 장치(100)는 하나의 차원을 따라 배열되어 다른 차원(즉, "Y" 차원)보다 현저히 더 큰 하나의 차원(즉, "X" 차원)을 가진 장방형 영역을 차지한다. 상기 MEMS 장치(100)는 이 장치의 제2 부분(118B)이 상기 RF 전극(202)에 수직인 방향으로 상기 RF 전극(202) 위로 연장하도록 배열된다. 이 배열 내부에서 셀 캐비티는 환경적 응력 조건하에 제조 가능성 및 신뢰성을 개선하는 것으로서 길고 좁다.
상기 RF 전극(202)은 상기 셀(200)에 포함될 MEMS 장치(100)의 총수에 의해 주어진 길이와 주어진 폭의 직선 경로로서 형성된다. 이것은 ICR 접지 전극(204) 및 모든 제어 전극(206)에도 동일하게 적용된다. 상기 셀(200)내의 RF, 접지 및 제어 전극(202, 204, 206)의 위치는 가변 커패시터 디자인 모양(예컨대, 시리즈 대 션트(series vs. shunt)에 및 상기 MEMS 장치 소자의 전기 화학적 디자인 토폴로지에 따라 달라질 것이다.
어떤 경우에도, 하나의 셀 내부의 ICR RF 전극의 단위 길이당 인덕턴스는 각각의 MEMS 장치(100)에 의해 실행된 단위 정전용량과 합하여 분배된 LC 네트워크를 생성시킬 것이다. 시리즈 저항(series resistance)과 평행 컨덕턴스 형태에서의 손실은 동등한 분배된 RLGC 네트워크로서 상기 셀(200)의 전체 전기 반응에도 기여할 것이다. 단위 길이당 인덕턴스 및 MEMS 장치(100)당 단위 정전용량의 최적화는 작동 주파수 범위의 관점에서 설정된 목표내역(target specification)에 따라 상기 분배된 네트워크의 상응하는 기생성을 최소화시킨다. 최적화는 전통적인 라우팅 체계와 함께 이용할 수 없는 디자인 공정에 대한 융통성의 레벨을 얻는다. 이것이 고주파수 작동을 위해 기생성을 최소화하는 전반적인 노력에 있어서, 제2 레벨의 라우팅 접근법이 갖는 중요한 장점이다. 도 2는 션트 구조의 가변 커패시터의 경우에 있어서, ICR의 실시예이다.
후단 금속 라우팅으로의 상기 셀 소자의 전기 접속은 상기 셀 ICR의 어느 하나의 단에서 접속을 통해 수행된다. 도 3은 어느 하나의 단에서 후단 라우팅으로의 셀의 접속을 나타내는 포트를 포함하여 ICR과 함께 셀의 동등한 RLGC 회로의 단순화된 개략도이며; 이 경우에, 두 개의 제어 전극과 단일의 RF 전극의 존재는 래칭(latching) MEMS 장치 디자인을 가진 션트 모양의 가변 커패시터에 상응한다. 본 명세서에 기재된 구현예들의 경우, 래칭은 편향되지 않은 독립 상태로는 결코 작동하지 않으면서 풀-인 또는 풀-오프 상태에서 항상 활성적으로 편향되는 장치를 의미하는 것으로 이해된다. 도 3에 도시된 개략도에서, ICR과의 셀의 실시예를 기술하는 분배된 네트워크가 도시되어 있는데, 이것은 RF, 접지 및 제어 전극에 대한 말단 접속을 포함한다. RF 및 접지 전극은 최소 기생성을 허용하면서 상기 셀의 반대쪽에서 접속을 가져야 한다.
목적하는 크기의 가변 커패시터를 실행하기 위해 주어진 수의 셀을 그룹화하는 것은 또한 추가의 기생성을 최소화하는 것을 목표로 하는 토폴로지 개념을 따른다. BEOL RF 라우팅은 응용 회로에의 접속을 제공하는 중앙 패드 주위에 전개된다. 길고 좁은 셀의 종횡비는 이하에서 "후프" 모양으로 명명되는 것을 따라 다수의 셀들이 상기 중앙 패드 주위에 원형에 가까운 준-원형(quasi-circular)으로 배열되게 한다. 이것은 합산된 모든 흔적(trace)들의 총 유효 전기적 길이를 최소화하며, 가능한 최저의 등가의(equivalent) 시리즈 RL 및 션트 기생 정전용량을 초래한다. RF 라우팅의 모양은 추가의 원치 않는 부유 정전용량 커플링과 저항성/유도성 시리즈 손실 사이에서 최선의 타협점이 달성되도록 하는 것이다. 상기 RF 라우팅은 후크로서 형성되고, 셀들은 그 외부 가장자리에 접속된다. 동등한 시리즈 인덕턴스 및 저항은 부유 정전용량 커플링으로 직접 연결되는 최소량의 라우팅 금속 영역을 사용하여 동시에 패드 접속점을 참고로 한 모든 셀의 반응을 볼 때 최소화된다. 이러한 신규한 접속 방법은 또한 주어진 필요 커패시터 크기에 대해 사용된 RF 패드의 수를 최소화한다. 이것은 선택된 칩 규모의 패키징 기술에 의해 지시된 주어진 피치에 대해 RF 및 GND 패드 주위의 이용 가능한 칩 영역의 최적 용법에 의해 달성된다. 그러므로, RF 패드의 결과적인 작은 숫자는 다이의 풋프린트의 아래에 더 깊은 위치에 도달해야 하는 긴 구리 흔적으로 인해 다음 레벨의 어셈블리(RF판 또는 모듈)를 고려할 때 여분의 기생성 증가를 피하면서 다이 가장자리에 매우 가까이 유지될 수 있다.
구체적인 구현예로 더 들어가면, 추가의 요건들이 상세한 후프 디자인 라우팅에 영향을 줄 수 있다. 그러한 한 가지 요건은 장치에 의해 유지된 최대 RF 파워이다. 도 4는 16개의 동일한 개개의 셀(402)에 기초하여 완전한 션트 모양 가변 커패시터 장치(400)의 실시예이다. 각각의 셀(402)은 공통의 RF 전극(202)을 공유하는 하나 이상의 MEMS 장치(100)를 가질 것이다. 각각의 셀(402)은 전술한 바와 같이 ICR을 사용하여 실행된다. 도 4에 도시된 바와 같이, 분기된 후프 라우팅 토폴로지를 적용하여 최대 파워 레이팅을 증가시킨다. 분기된 라우팅은 공통의 결합 패드(404)를 이용하며, 결합 패드(404)로부터 연장하는 전기 전도성 재료의 4개의 브랜치(406A-406D)를 가지는 것을 포함한다. 브랜치(406A, 406C)는 브랜치 (406B, 406D)에 대하여 거울대칭의 구조이다. 유사하게, 브랜치(406A, 406B)는 브랜치(406C, 406D)에 대하여 거울대칭의 구조이다. 그 다음, 각각의 셀(402)은 제1단(410)상의 상응하는 브랜치(406A-406D)에 개별적으로 접속되어 개별 셀(402)에 대해 RF 접속을 제공한다. 장치 토폴로지는 션트이고, 접지 라우팅은 셀(402)의 반대쪽(408)에 접속된다.
제2의 또 다른 실행예는 도 5에 도시되어 있다. 도 5는 16개의 동일한 개개의 셀(402)을 기반으로 한 완전 션트 모양 가변 커패시터 장치(500)의 실행예를 도시한다. 각각의 셀(402)은 공통의 RF 전극(202)을 공유하는 하나 이상의 MEMS 장치(100)를 가질 것이다. 상기 커패시터 장치(500)는 단일의 브랜치 후프 라우팅 토폴로지를 갖는 공통의 결합 패드(404)를 포함한다. 브랜치(506A, 506B)는 결합 패드(404)로부터 반대 방향으로 뻗어나간다. 브랜치(506A, 506B)는 전기 전도성 재료를 포함한다. 브랜치(506A, 506B)는 서로에 대하여 거울대칭의 구조이다. 각각의 셀(402)은 상응하는 브랜치(506A, 506B)에 또는 상기 결합 패드(404)를 둘러싸며 그로부터 브랜치(506A, 506B)가 개개의 셀(402)로의 RF 접속을 제공하도록 연장하는 트렁크(510)에 직접 개별적으로 접속된다. 접지 접속은 RF 접속으로부터 각각의 셀(402)의 반대쪽(408)에서 이루어진다. 도 4와 비교하여, 도 5는 약간 감소된 RF 파워 레이팅을 써서 원치 않는 부유 정전용량 커플링을 추가로 감소시킨다. 상기 BEOL 라우팅은 동일한 개념을 따르지만, 상기 부유 정전용량 커플링은 중앙 패드 위치로부터 생기는 단일 브랜치를 가짐으로써 감소된다. 이 최소화된 금속 영역은 도 4에서 분기된 디자인에 비해 감소된 RF 파워 핸들링을 사용하는 데서 생긴다.
도 4 및 도 5는 션트 구조의 예를 보여준다. 단 하나의 RF 전극(202)(도 2 참조)이 각 셀(402)에 존재하고, 상기 셀(100)의 제1단(410)에서 상기 결합 패드(404)에 결합되며, 나머지 전극들은 접지에 합쳐진다. 접지 접속은 반드시 상기 셀(402)의 다른 전극들중 하나에 결합되는 것은 아니다. 상기 셀(402)은 ICR을 사용하여 독립적으로 라우팅된 각각의 셀(402)내의 전극들(202, 204 및 206)(도 2 참조)과 함께 하나의 캐비티를 가진다.
한편, 시리즈 접속은 모두 결합 패드에 결합되고 하나 이상의 접지 접속이 존재하는 두 개 이상의 RF 전극(104C1, 104C2)(도 1b 참조)을 가진다. 션트 모양과 유사하게, 셀(100)은 각각 ICR을 사용하여 라우팅된 셀(100)내에 전극들(104A, 104B, 104C1, 104C2, 104D, 104E)과 함께 하나의 캐비티를 가진다(도 1b 참조). 도 6 및 도 7은 전체 커패시터의 시리즈 실행을 예로서 보여준다. 도 6은 두 개의 결합 패드(602, 604)를 이용하는 반면에, 도 7은 3개의 결합 패드(702, 704, 706)를 나타낸다. 시리즈 구성 부분을 위해, 결합 패드(602, 604, 702, 704, 706)는 상기 셀(402)의 어느 단(408 또는 410)인 RF 전극(104C1, 104C2)에 접속된다.
본원에 언급한 상기 MEMS 가변 커패시터는 후단 CMOS 공정 및 솔더 범프/칩 규모 어셈블리 기술이 적용되면 최저로 가능한 시리즈 저항 및 인덕턴스(RL)를 달성함으로써 원치 않는 정전용량 커플링을 최소화하고, 시리즈 인덕턴스를 최소화하며 품질 인자를 최대화한다.
원하는 적용기술이 극히 낮은 최소 정전용량을 요구할 때, 상기 RF 중앙 패드의 디자인은 저손실(높은 Q)을 유지하면서 부유 기생 정전용량을 최소화하도록 추가로 최적화된다. 도 8은 (1) 중앙 RF 패드/범프(802)가 선택된 솔더 범프 기술에 의해 최소 영역으로 이루어지고; (2) 상기 중앙 RF 패드/범프(802) 주위의 후프 모양으로 다수 셀(402)의 배열은 동등한 시리즈 손실이 최소화되도록 하여 최선으로 가능한 Q를 얻게 하며; (3) 커패시터 어레이의 어느 한 쪽의 접지 범프(804)는 선택된 패키징 기술에 의해 지시된 주어진 고정 피치에 배치되어 있는 구현예를 도시한다.
실행될 정전용량의 총 크기는 전술한 구현예들의 약간의 변화를 유도할 것이다. 도 9는 크기가 감소된 커패시터를 도시한다. 셀(402)의 총수는 감소되었고, 상기 셀(402)은 중앙 RF 패드(902)의 양족에서 2개의 준-원형(quasi-circular) 구조로 배열된다. 중앙 RF 패드(902)는 선택된 솔더 범프 기술에 의해 최소 영역으로 이루어진다. 상기 커패시터 어레이의 어느 한 쪽의 접지 범프(904)는 선택된 패키징 기술에 의해 지시된 주어진 고정 피치에 배치되어 있다. 필요하다면 약간 상이한 MEMS 장치 크기를 사용하기도 하는 적합한 셀 크기 디자인, 및 비트 및 CMOS 디자인에서 셀 그룹화에 의한 제어 전략은 디지털 커패시터의 균일한 단계 크기를 얻을 것이다.
도 10은 대형 크기의 커패시터 실행을 도시한다. 셀(402)의 크기는 RF와 GND 패드(1002, 1004) 사이에 미리 정해진 피치를 유지하면서 표적 정전용량치를 달성하는 것을 목표로 독립적으로 디자인되었다. 이것은 MEMS 셀(402) 내외에서 독립적인 타협점(trade-off)을 허용하는 ICR 디자인 방법에 의해 가능해진다. 달성되는 것은 (1) Q 인자 및 정전용량 범위의 관점에서 커패시터의 RF 성능을 최대화하는, 시리즈 손실과 션트 기생성 사이에서 전체적으로 최선의 타협점; 및 (2) 이진수의 가중치(binary weight)를 갖는 정전용량 크기가 생성되는 방식으로 적절한 정전용량 크기와 CMOS 제어기를 가진 각각의 셀을 디자인하는 선형 정전용량 제어를 유지하는 것이다. 접속(범프) 패드들(1002, 1004) 사이의 피치는 선택된 패키징 기술에 의해 정해지고, 증가될 수 없다. 그 다음, 셀 크기는 셀(4, 5, 6, 7, 8, 9, 10 및 11)과 같은 두 범프(1002, 1004) 사이에 구속되는 셀들에 대해 더 작을 것이다. 그러나 다른 셀(402)은 셀(0, 1, 2, 3, 12, 13, 14, 15, 16 및 17)에서와 같이 총 정전용량 크기를 증가시키기 위해 범프 패드(1002, 1004)의 양쪽에서 연장할 수 있다. 필요하다면 약간 상이한 MEMS 장치 크기를 사용하기도 하는 적합한 셀 크기 디자인, 및 비트 및 CMOS 디자인에서 셀 그룹화에 의한 제어 전략은 디지털 커패시터의 균일한 단계 크기를 얻을 것이다.
상기 설명은 본 발명의 구현예에 대한 것이지만, 본 발명의 기타 및 추가의 구현예들이 본 발명의 기본 범위로부터 벗어나지 않고 고안될 수 있고, 그 범위는 후술하는 특허청구의 범위에 의해 결정된다.
Claims (29)
- 기판;
상기 기판 위에 배치되는 하나 이상의 결합 패드; 및
상기 기판 위에 배치되고 상기 하나 이상의 결합 패드에 결합된 복수의 셀;을 포함하는 가변 커패시터로서,
각각의 셀은 제1단 및 제2단을 구비하고,
상기 셀은,
각 셀의 제1단에서 상기 하나 이상의 결합 패드와 결합하는 하나 이상의 RF 전극;
상기 하나 이상의 RF 전극 중 공통의 RF 전극 위에 배치되고, 각각 제1단 및 제2단을 가진 복수의 MEMS 장치; 및
각 MEMS 장치의 제1단 및 제2단 및 상기 셀의 제2단에 결합된 하나 이상의 접지 전극;을 포함하고,
상기 가변 커패시터는 시리즈 구조로 되어 있고, 상기 하나 이상의 RF 전극은 제1 RF 전극 및 제2 RF 전극을 포함하며, 상기 하나 이상의 결합 패드는 제1 결합 패드 및 제2 결합 패드를 포함하며, 제1 RF 전극은 각각의 셀의 제1단을 통해 상기 제1 결합 패드에 결합되고, 제2 RF 전극은 각각의 셀의 제2단을 통해 제2 결합 패드에 결합된 것을 특징으로 하는 가변 커패시터. - 제1항에 있어서,
상기 복수의 셀은 상기 하나 이상의 결합 패드에 결합되고, 준-원형(quasi-circular)의 최소 거리 모양을 가진 것을 특징으로 하는 가변 커패시터. - 제1항에 있어서,
상기 복수의 셀은 상기 하나 이상의 결합 패드에 분기된 방식으로 결합된 것을 특징으로 하는 가변 커패시터. - 제1항에 있어서,
상기 복수의 셀은 상기 하나 이상의 결합 패드에 단일 브랜치 방식으로 결합된 것을 특징으로 하는 가변 커패시터. - 제1항에 있어서,
상기 하나 이상의 RF 전극 및 상기 하나 이상의 접지 전극이 서로 평행하고, 상기 복수의 MEMS 장치는 각각 하나 이상의 접지 전극과 하나 이상의 RF 전극에 수직인 방향으로 각 셀의 제1단으로부터 제2단까지 뻗어있는 것을 특징으로 하는 가변 커패시터. - 제5항에 있어서,
상기 복수의 셀의 각각의 셀내에 배치된 하나 이상의 제어 전극을 추가로 포함하며, 각각의 제어 전극은 하나 이상의 접지 전극 및 하나 이상의 RF 전극에 평행하게 뻗어나가는 것을 특징으로 하는 가변 커패시터. - 제1항에 있어서,
상기 가변 커패시터는 션티드(shunted) 구조로 되어 있고, 하나 이상의 RF 전극은 제1 RF 전극을 포함하며, 상기 하나 이상의 결합 패드는 제1 결합 패드를 포함하며, 제1 RF 전극은 각각의 셀의 제1단을 통해 상기 제1 결합 패드에 결합된 것을 특징으로 하는 가변 커패시터. - 제1항에 있어서,
각각의 셀은 실링된 캐비티내에 집합적으로 동봉된 복수의 MEMS 장치를 포함하는 실링된 캐비티인 것을 특징으로 하는 가변 커패시터. - 제1항에 있어서,
상기 복수의 MEMS 장치의 하나 이상의 MEMS 장치는 티타늄 나이트라이드-알루미늄-티타늄 나이트라이드를 포함하는 다층 구조를 포함하는 것을 특징으로 하는 가변 커패시터. - 제1항에 있어서,
상기 복수의 MEMS 장치가 하나 이상의 RF 전극과 하나 이상의 풀-오프 전극 사이에 배치되도록, 각각의 셀은 상기 셀에 배치된 하나 이상의 풀-오프 전극을 더 포함하는 것을 특징으로 하는 가변 커패시터. - 기판;
상기 기판 위에 배치되는 하나 이상의 결합 패드; 및
상기 기판 위에 배치되고 상기 하나 이상의 결합 패드에 결합된 복수의 셀;을 포함하는 가변 커패시터로서,
각각의 셀은 제1단 및 제2단을 구비하고,
상기 셀은,
각 셀의 제1단에서 상기 하나 이상의 결합 패드와 결합하는 하나 이상의 RF 전극;
상기 하나 이상의 RF 전극 중 공통의 RF 전극 위에 배치되고, 각각 제1단 및 제2단을 가진 복수의 MEMS 장치; 및
각 MEMS 장치의 제1단 및 제2단 및 상기 셀의 제2단에 결합된 하나 이상의 접지 전극;을 포함하고,
상기 기판은 제1 레벨의 전기적 라우팅을 갖는 CMOS 기판을 포함하며, 상기 복수의 셀은 상기 제1 레벨의 라우팅으로부터 분리된 제2 레벨의 전기적 라우팅을 가지는 것을 특징으로 하는 가변 커패시터. - 기판;
상기 기판 위에 배치되는 하나 이상의 결합 패드; 및
상기 기판 위에 배치되고 상기 하나 이상의 결합 패드에 결합된 복수의 셀;을 포함하는 가변 커패시터로서,
각각의 셀은 제1단 및 제2단을 구비하고,
상기 셀은,
각 셀의 제1단에서 상기 하나 이상의 결합 패드와 결합하는 하나 이상의 RF 전극;
상기 하나 이상의 RF 전극 중 공통 RF 전극 위에 배치되고, 각각 제1단 및 제2단을 가진 복수의 MEMS 장치;
각 MEMS 장치의 제1단 및 제2단 및 상기 셀의 제2단에 각각 결합된 하나 이상의 접지 전극; 및
상기 하나 이상의 RF 전극과 상응하는 접지 전극 사이에 각각 배치된 두 개의 제어 전극;을 포함하고,
상기 가변 커패시터는 시리즈 구조로 되어 있고, 상기 하나 이상의 RF 전극은 제1 RF 전극 및 제2 RF 전극을 포함하며, 상기 하나 이상의 결합 패드는 제1 결합 패드 및 제2 결합 패드를 포함하며, 제1 RF 전극은 각각의 셀의 제1단을 통해 상기 제1 결합 패드에 결합되고, 제2 RF 전극은 각각의 셀의 제2단을 통해 제2 결합 패드에 결합된 것을 특징으로 하는 가변 커패시터. - 제12항에 있어서,
상기 복수의 셀은 상기 하나 이상의 결합 패드에 결합되고, 준-원형(quasi-circular)의 최소 거리 모양을 가진 것을 특징으로 하는 가변 커패시터. - 제12항에 있어서,
상기 복수의 셀은 상기 하나 이상의 결합 패드에 분기된 방식으로 결합된 것을 특징으로 하는 가변 커패시터. - 제12항에 있어서,
상기 복수의 셀은 상기 하나 이상의 결합 패드에 단일 브랜치 방식으로 결합된 것을 특징으로 하는 가변 커패시터. - 제12항에 있어서,
상기 하나 이상의 RF 전극 및 상기 하나 이상의 접지 전극이 서로 평행하고, 상기 복수의 MEMS 장치는 각각 하나 이상의 접지 전극과 하나 이상의 RF 전극에 수직인 방향으로 각 셀의 제1단으로부터 제2단까지 뻗어있는 것을 특징으로 하는 가변 커패시터. - 제12항에 있어서,
상기 가변 커패시터는 션티드(shunted) 구조로 되어 있고, 하나 이상의 RF 전극은 제1 RF 전극을 포함하며, 상기 하나 이상의 결합 패드는 제1 결합 패드를 포함하며, 제1 RF 전극은 각각의 셀의 제1단을 통해 상기 제1 결합 패드에 결합된 것을 특징으로 하는 가변 커패시터. - 제12항에 있어서,
각각의 셀은 실링된 캐비티내에 집합적으로 동봉된 복수의 MEMS 장치를 포함하는 실링된 캐비티인 것을 특징으로 하는 가변 커패시터. - 제12항에 있어서,
상기 복수의 MEMS 장치의 하나 이상의 MEMS 장치는 티타늄 나이트라이드-알루미늄-티타늄 나이트라이드를 포함하는 다층 구조를 포함하는 것을 특징으로 하는 가변 커패시터. - 제12항에 있어서,
상기 복수의 MEMS 장치가 하나 이상의 RF 전극과 하나 이상의 풀-오프 전극 사이에 배치되도록, 각각의 셀은 상기 셀에 배치된 하나 이상의 풀-오프 전극을 더 포함하는 것을 특징으로 하는 가변 커패시터. - 기판;
상기 기판 위에 배치되는 하나 이상의 결합 패드; 및
상기 기판 위에 배치되고 상기 하나 이상의 결합 패드에 결합된 복수의 셀;을 포함하는 가변 커패시터로서,
각각의 셀은 제1단 및 제2단을 구비하고,
상기 셀은,
각 셀의 제1단에서 상기 하나 이상의 결합 패드와 결합하는 하나 이상의 RF 전극;
상기 하나 이상의 RF 전극 중 공통 RF 전극 위에 배치되고, 각각 제1단 및 제2단을 가진 복수의 MEMS 장치;
각 MEMS 장치의 제1단 및 제2단 및 상기 셀의 제2단에 각각 결합된 하나 이상의 접지 전극; 및
상기 하나 이상의 RF 전극과 상응하는 접지 전극 사이에 각각 배치된 두 개의 제어 전극;을 포함하고,
상기 기판은 제1 레벨의 전기적 라우팅을 갖는 CMOS 기판을 포함하며, 상기 복수의 셀은 상기 제1 레벨의 라우팅으로부터 분리된 제2 레벨의 전기적 라우팅을 가지는 것을 특징으로 하는 가변 커패시터. - 가변 커패시터를 제조하는 방법으로서,
하나 이상의 결합 패드를 갖는 기판 위에 복수의 셀을 제조하는 단계에 있어서, 각각의 셀이 하나 이상의 RF 전극 및 내부에 배치된 복수의 MEMS 장치를 갖고, 상기 복수의 MEMS 장치는 하나 이상의 RF 전극에 수직인 방향으로 각 셀의 제1단으로부터 제2단까지 뻗어있는, 하나 이상의 결합 패드를 갖는 기판 위에 복수의 셀을 제조하는 단계;
상이한 레벨의 라우팅 금속을 사용하여 각각의 RF 전극을 상기 하나 이상의 결합 패드에 전기적으로 접속하는 단계로서, 상기 가변 커패시터는 시리즈 구조로 되어 있고, 상기 하나 이상의 RF 전극은 제1 RF 전극 및 제2 RF 전극을 포함하며, 상기 하나 이상의 결합 패드는 제1 결합 패드 및 제2 결합 패드를 포함하며, 제1 RF 전극은 각각의 셀의 제1단을 통해 상기 제1 결합 패드에 결합되고, 제2 RF 전극은 각각의 셀의 제2단을 통해 제2 결합 패드에 결합된, 전기적으로 접속하는 단계; 및
각각의 셀을 실링하여 실링된 캐비티를 형성하는 단계;를 포함하는 것을 특징으로 하는 가변 커패시터를 제조하는 방법. - 제22항에 있어서,
상기 복수의 셀은 상기 하나 이상의 결합 패드에 결합되고, 준-원형(quasi-circular)의 최소 거리 모양을 가진 것을 특징으로 하는 가변 커패시터를 제조하는 방법. - 제22항에 있어서,
상기 복수의 셀은 상기 하나 이상의 결합 패드에 분기된 방식으로 결합된 것을 특징으로 하는 가변 커패시터를 제조하는 방법. - 제22항에 있어서,
상기 복수의 셀은 상기 하나 이상의 결합 패드에 단일 브랜치 방식으로 결합된 것을 특징으로 하는 가변 커패시터를 제조하는 방법. - 제22항에 있어서,
상기 방법은 각각의 접지 전극을 전기적으로 접지시키는 단계를 더 포함하는 것을 특징으로 하는 가변 커패시터를 제조하는 방법. - 제22항에 있어서,
각각의 RF 전극이, 대응하는 셀의 말단으로부터 결합 패드에 연결되고, 상기 셀의 말단은 하나 이상의 접지 전극이 전기적으로 접지되는 상기 셀의 말단에 반대쪽에 있는 것을 특징으로 하는 가변 커패시터를 제조하는 방법.
- 삭제
- 삭제
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161525224P | 2011-08-19 | 2011-08-19 | |
| US61/525,224 | 2011-08-19 | ||
| US201161530534P | 2011-09-02 | 2011-09-02 | |
| US61/530,534 | 2011-09-02 | ||
| PCT/US2012/051427 WO2013028546A1 (en) | 2011-08-19 | 2012-08-17 | Routing of mems variable capacitors for rf applications |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140073501A KR20140073501A (ko) | 2014-06-16 |
| KR102064936B1 true KR102064936B1 (ko) | 2020-01-10 |
Family
ID=46875955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020147006673A KR102064936B1 (ko) | 2011-08-19 | 2012-08-17 | Ｒｆ 적용을 위한 ｍｅｍｓ 가변 커패시터의 라우팅 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9373447B2 (ko) |
| EP (1) | EP2745301B1 (ko) |
| JP (1) | JP6084614B2 (ko) |
| KR (1) | KR102064936B1 (ko) |
| CN (1) | CN103748646B (ko) |
| WO (1) | WO2013028546A1 (ko) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8962411B2 (en) * | 2012-08-09 | 2015-02-24 | Nanya Technology Corp. | Circuit pattern with high aspect ratio and method of manufacturing the same |
| US9443658B2 (en) * | 2012-08-10 | 2016-09-13 | Cavendish Kinetics, Inc. | Variable capacitor compromising MEMS devices for radio frequency applications |
| EP2992540B1 (en) * | 2013-04-29 | 2019-11-13 | Cavendish Kinetics, Inc. | Control-electrode shielding for improved linearity of a mems dvc device |
| US9086709B2 (en) | 2013-05-28 | 2015-07-21 | Newlans, Inc. | Apparatus and methods for variable capacitor arrays |
| US9570222B2 (en) | 2013-05-28 | 2017-02-14 | Tdk Corporation | Vector inductor having multiple mutually coupled metalization layers providing high quality factor |
| EP3014639B1 (en) * | 2013-06-28 | 2019-05-15 | Cavendish Kinetics, Inc. | Stress control during processing of a mems digital variable capacitor (dvc) |
| US9461610B2 (en) | 2014-12-03 | 2016-10-04 | Tdk Corporation | Apparatus and methods for high voltage variable capacitors |
| US9735752B2 (en) | 2014-12-03 | 2017-08-15 | Tdk Corporation | Apparatus and methods for tunable filters |
| US9671812B2 (en) | 2014-12-17 | 2017-06-06 | Tdk Corporation | Apparatus and methods for temperature compensation of variable capacitors |
| US9362882B1 (en) | 2015-01-23 | 2016-06-07 | Tdk Corporation | Apparatus and methods for segmented variable capacitor arrays |
| US9680426B2 (en) | 2015-03-27 | 2017-06-13 | Tdk Corporation | Power amplifiers with tunable notches |
| US10382002B2 (en) | 2015-03-27 | 2019-08-13 | Tdk Corporation | Apparatus and methods for tunable phase networks |
| US10042376B2 (en) | 2015-03-30 | 2018-08-07 | Tdk Corporation | MOS capacitors for variable capacitor arrays and methods of forming the same |
| US9595942B2 (en) | 2015-03-30 | 2017-03-14 | Tdk Corporation | MOS capacitors with interleaved fingers and methods of forming the same |
| US10073482B2 (en) | 2015-03-30 | 2018-09-11 | Tdk Corporation | Apparatus and methods for MOS capacitor structures for variable capacitor arrays |
| US9973155B2 (en) | 2015-07-09 | 2018-05-15 | Tdk Corporation | Apparatus and methods for tunable power amplifiers |
| EP3796013B1 (en) * | 2019-09-18 | 2023-08-02 | Infineon Technologies AG | Interface adapted to receive a radio frequency probe for testing an electric device, and method for testing an electric device arranged on a substrate |
| CN114974895B (zh) * | 2022-06-30 | 2024-01-23 | 天津市哈德布莱特科技发展有限公司 | 一种基于mlcc与slc的多层陶瓷二进制电容及电容调节方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008278147A (ja) * | 2007-04-27 | 2008-11-13 | Fujitsu Ltd | 可変フィルタ素子、可変フィルタモジュール、およびこれらの製造方法 |
| JP2010012534A (ja) | 2008-07-01 | 2010-01-21 | Nikon Corp | デバイス及びその製造方法 |
| JP2011066156A (ja) * | 2009-09-16 | 2011-03-31 | Toshiba Corp | Ｍｅｍｓデバイス |
| JP2011101227A (ja) * | 2009-11-06 | 2011-05-19 | Fujitsu Ltd | 可変分布定数線路、可変フィルタ、および通信モジュール |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7907033B2 (en) * | 2006-03-08 | 2011-03-15 | Wispry, Inc. | Tunable impedance matching networks and tunable diplexer matching systems |
| US7936553B2 (en) * | 2007-03-22 | 2011-05-03 | Paratek Microwave, Inc. | Capacitors adapted for acoustic resonance cancellation |
| WO2008152559A2 (en) * | 2007-06-13 | 2008-12-18 | Nxp B.V. | Controller for tunable mems capacitor |
| KR101413067B1 (ko) * | 2008-01-23 | 2014-07-01 | 재단법인서울대학교산학협력재단 | 어레이 타입의 가변 캐패시터 장치 |
| JP4888418B2 (ja) * | 2008-02-29 | 2012-02-29 | ソニー株式会社 | 可変容量素子とその制御方法、電子デバイス及び通信モバイル機器 |
| WO2010054244A2 (en) * | 2008-11-07 | 2010-05-14 | Cavendish Kinetics, Inc. | Method of using a plurality of smaller mems devices to replace a larger mems device |
| JP5304398B2 (ja) * | 2009-04-06 | 2013-10-02 | 富士通株式会社 | 可変容量素子 |
| DE102009059873A1 (de) * | 2009-12-21 | 2011-06-22 | Epcos Ag, 81669 | Varaktor und Verfahren zur Herstellung eines Varaktors |
| JP5565091B2 (ja) * | 2010-05-19 | 2014-08-06 | 富士通株式会社 | 可変バンドパスフィルタ及び通信装置 |
-
2012
- 2012-08-17 US US14/239,115 patent/US9373447B2/en active Active
- 2012-08-17 CN CN201280040288.4A patent/CN103748646B/zh not_active Expired - Fee Related
- 2012-08-17 WO PCT/US2012/051427 patent/WO2013028546A1/en active Application Filing
- 2012-08-17 KR KR1020147006673A patent/KR102064936B1/ko active IP Right Grant
- 2012-08-17 JP JP2014526254A patent/JP6084614B2/ja active Active
- 2012-08-17 EP EP12759849.8A patent/EP2745301B1/en not_active Not-in-force
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008278147A (ja) * | 2007-04-27 | 2008-11-13 | Fujitsu Ltd | 可変フィルタ素子、可変フィルタモジュール、およびこれらの製造方法 |
| JP2010012534A (ja) | 2008-07-01 | 2010-01-21 | Nikon Corp | デバイス及びその製造方法 |
| JP2011066156A (ja) * | 2009-09-16 | 2011-03-31 | Toshiba Corp | Ｍｅｍｓデバイス |
| JP2011101227A (ja) * | 2009-11-06 | 2011-05-19 | Fujitsu Ltd | 可変分布定数線路、可変フィルタ、および通信モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014529893A (ja) | 2014-11-13 |
| CN103748646B (zh) | 2017-05-10 |
| US20140218839A1 (en) | 2014-08-07 |
| JP6084614B2 (ja) | 2017-02-22 |
| WO2013028546A1 (en) | 2013-02-28 |
| CN103748646A (zh) | 2014-04-23 |
| EP2745301A1 (en) | 2014-06-25 |
| US9373447B2 (en) | 2016-06-21 |
| EP2745301B1 (en) | 2018-06-06 |
| KR20140073501A (ko) | 2014-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102064936B1 (ko) | Ｒｆ 적용을 위한 ｍｅｍｓ 가변 커패시터의 라우팅 방법 | |
| TWI472000B (zh) | 微機電系統裝置及其製造方法 | |
| CN109660227B (zh) | 薄膜体声波滤波器及其封装方法 | |
| CN100555669C (zh) | 微电动机械系统可变电容器的制造方法 | |
| US7990676B2 (en) | Density-conforming vertical plate capacitors exhibiting enhanced capacitance and methods of fabricating the same | |
| US7894205B2 (en) | Variable device circuit and method for manufacturing the same | |
| US7449366B2 (en) | Wafer level packaging cap and fabrication method thereof | |
| CN106252800A (zh) | 中心频率可调的基片集成波导滤波器及其制作方法 | |
| US9711291B2 (en) | MEMS digital variable capacitor design with high linearity | |
| US9324706B2 (en) | Method of making an integrated switchable capacitive device | |
| US7169684B2 (en) | Device having inductors and capacitors and a fabrication method thereof | |
| US9443658B2 (en) | Variable capacitor compromising MEMS devices for radio frequency applications | |
| US7485546B2 (en) | Method of manufacturing semiconductor device | |
| JP2008277743A (ja) | 可変素子回路およびその製造方法 | |
| CN110098054B (zh) | 电容器组件 | |
| US20230094771A1 (en) | Device for controlling trapped ions with low heat dissipation | |
| KR102262273B1 (ko) | 건식 식각에 의한 커패시터 및 이의 제조 방법 | |
| CN117747587A (zh) | 封装载板及其制作方法、半导体器件及半导体组件 | |
| KR20240125676A (ko) | 다층 공진기 어셈블리 및 이를 제조하기 위한 방법 | |
| CN116130907A (zh) | 双工器及其制造方法、以及多工器 | |
| CN113937107A (zh) | 三维存储器件及其制备方法 | |
| KR20050032171A (ko) | 소자간 연결라인으로 사용되는 ｍｅｍｓ구조물 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |