JP2003531475A - 集積回路コンポーネントを備えたマイクロ電気機械システムデバイスの真空パッケージの製造 - Google Patents

集積回路コンポーネントを備えたマイクロ電気機械システムデバイスの真空パッケージの製造

Info

Publication number
JP2003531475A
JP2003531475A JP2001556778A JP2001556778A JP2003531475A JP 2003531475 A JP2003531475 A JP 2003531475A JP 2001556778 A JP2001556778 A JP 2001556778A JP 2001556778 A JP2001556778 A JP 2001556778A JP 2003531475 A JP2003531475 A JP 2003531475A
Authority
JP
Japan
Prior art keywords
wafer
integrated circuit
sealing rings
vacuum
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001556778A
Other languages
English (en)
Inventor
ローランド・ダブリュー・グーチ
トーマス・アール・シマート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/496,826 external-priority patent/US6479320B1/en
Priority claimed from US09/496,820 external-priority patent/US6521477B1/en
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2003531475A publication Critical patent/JP2003531475A/ja
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

(57)【要約】 デバイスウエハ上に複数のＭＥＭＳデバイスを形成する工程を含むＭＥＭＳデバイスを真空パッケージするための方法を提供する。第１シーリングリングはＭＥＭＳデバイスの１つと全ての噛合パッドを取り囲むように形成される。複数の集積回路デバイスはリッドウエハ上に形成され、各集積回路デバイスは１以上の関連する噛合パッドと１以上の関連するボンディングパッドとを有する。複数の第２シーリングリングはリッドウエハ上に形成され、第２シーリングリングの各々は集積回路デバイスの１つと全ての関連するボンディングパッドを取り囲む。第２シーリングリングは集積回路デバイスの周囲と関連するボンディングパッドとの間に配置される。デバイスウエハはリッドウエハと真空環境下で噛合され、複数の真空パッケージが形成される。各真空パッケージは１以上のＭＥＭＳデバイスと１以上の集積回路デバイスとを封入する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は集積回路の製造に関し、詳細には製造中に集積回路コンポーネント
を備えるマイクロ電気機械（ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ）
システムデバイスを真空パッケージ（ｖａｃｕｕｍ ｐａｃｋａｇｉｎｇ）する
ための方法に関する。
【０００２】
【従来の技術】
マイクロ電気機械システム（ＭＥＭＳ）は電気コンポーネントと機械コンポー
ネントを結合させる集積マイクロデバイスまたはシステムである。ＭＥＭＳデバ
イスは標準集積回路バッチプロセス技術を用いて製造される。ＭＥＭＳ装置はマ
イクロスケールでの感知、制御、起動を含む多くの様式で使用される。ＭＥＭＳ
装置は個々に機能し、または配列して機能し、マクロスケールで効果が生じる。
【０００３】 多くのＭＥＭＳデバイスは最大の性能を得るために真空環境を必要とする。真
空パッケージはまたＭＥＭＳデバイスを保護し、最適な動作環境を提供する。こ
れらのＭＥＭＳデバイスの例としては、ボロメーターなどの赤外ＭＥＭＳおよび
ジャイロ、加速度計などの所定の慣性ＭＥＭＳなどが挙げられる。現在、ＭＥＭ
ＳデバイスはＭＥＭＳデバイスの製造、ダイシング後に真空適合パッケージ中に
個々にパッケージされる。しばしば、ＭＥＭＳデバイスのパッケージングコスト
は製造コストの１０から１００倍である。このようにパッケージングコストが高
いため商業上実現可能な真空パッケージＭＥＭＳデバイスを開発することは困難
である。
【０００４】 ＭＥＭＳデバイスは、特にダイシング後は壊れ易くなる。これらのデバイスの
取り扱いには注意しなくてはならない。従来の集積回路製造装置ではＭＥＭＳデ
バイスの取り扱いおよび保護が十分ではない。そのため、真空パッケージングが
完成するまで、ＭＥＭＳデバイスを保護するために特別な取り扱い技術が開発さ
れている。これらの特別な取り扱い手順によりＭＥＭＳデバイスの製造コストが
加算される。
【０００５】
【課題を解決するための手段】
前述のように、製造中に集積回路コンポーネントを備えたＭＥＭＳまたは同様
のデバイスを真空パッケージするための改良方法が必要とされている。本発明に
よれば、集積回路コンポーネントを備えたＭＥＭＳまたは同様のデバイスを真空
パッケージする従来の方法に関連する欠点または問題を実質的に減少させるため
に、製造中に集積回路コンポーネントを備えるＭＥＭＳまたは同様のデバイスを
真空パッケージするための改良方法を提供する。
【０００６】 本発明のある実施形態では、ＭＥＭＳデバイスを真空パッケージするための方
法であって、デバイスシリコンウエハ上に複数のＭＥＭＳデバイスを形成する工
程を含む方法を提供する。それぞれのＭＥＭＳデバイス、及び全ての関連する噛
合（ｍａｔｉｎｇ）パッドが、複数の第１シーリングリングのうちの１つにより
囲まれている。次に、リッド（ｌｉｄ）ウエア上に、複数の集積回路デバイスを
形成する。リッド（ｌｉｄ）ウエア上では、複数の集積回路デバイスの各々が、
１以上の噛合パッドを備える。噛合パッドは、ＭＥＭＳデバイスに結合した関連
する噛合パッドと位置が対応する集積回路デバイスをＭＥＭＳデバイスに接続す
ることが可能となり、集積回路デバイスと電気接続を提供するＭＥＭＳデバイス
とを結びつけることができる。次に、複数の第２シーリングリングをリッドウエ
ハ上に形成する。リッドウエハでは、複数の第２シーリングリングの各々が、複
数の集積回路デバイスのうちの１つと集積回路デバイスに結合された１以上の噛
合パッドとを取り囲む。複数の第２シーリングリングの各々は、集積回路デバイ
スの周囲と集積回路デバイスに結合された１以上のボンディングパッドとの間に
配置される。次に、シーリング層を複数の第１シーリングリングの各々または複
数の第２シーリングリングの各々の上に形成する。次に、デバイスウエハを真空
環境でリッドウエハと噛合し、複数の真空パッケージを形成する。ここで、各真
空パッケージは、複数ある中の１以上のＭＥＭＳデバイスと複数の集積回路デバ
イスとを封入する。
【０００７】 この発明によって、従来の真空パッケージング法に比べ様々な利点が与えられ
る。本発明のある技術的な利点として、真空パッケージングがＭＥＭＳデバイス
の製造プロセスに組み込まれることがあげられる。他の技術的な利点として、個
々のＭＥＭＳ真空パッケージングおよび個々のチップの取り扱いを省略できるこ
とがあげられる。この発明のさらに他の利点として、シリコンウエハ上の全ての
ＭＥＭＳデバイスがデバイス製造中に一度に真空パッケージされ、これによりＭ
ＥＭＳデバイスの真空パッケージングに関連するコストを劇的に減少させること
ができることである。このようにコストを減少させることにより、商業上実現可
能なＭＥＭＳデバイスが開発されるはずである。さらに本発明の他の利点として
、ＭＥＭＳデバイスが製造の初期の段階で保護されることである。他の利点とし
て、ＭＥＭＳデバイスを真空パッケージし、ダイシングした後に、従来の集積回
路の取り扱い方法を用いることができることである。さらに本発明の他の利点と
して、真空パッケージング後、ダイシング前に、従来の集積回路試験手順を用い
て全てのＭＥＭＳデバイスを試験することができることである。当業者であれば
容易に他の利点を確認できるであろう。
【０００８】
【発明の実施の形態】
赤外マイクロ電気機械システム（ＭＥＭＳ）デバイスおよび所定の他の慣性Ｍ
ＥＭＳデバイスでは最大の性能を得るために真空環境が必要とされる。例えば、
赤外マイクロボロメーターは、検出器要素から基板およびパッケージ壁への熱伝
導を最小に抑えるために１０ ｍｉｌｌｉｔｏｒｒ未満の動作圧を必要とする。
このように真空適合材料プロセスおよび装置を使用しなければならない。赤外デ
バイスは、また光学的に透明なカバーを必要とする。これらのパッケージングが
要求されることにより、労働力および資本が高くなり、商業上実現可能なＭＥＭ
Ｓデバイスに対するコスト障壁が大きくなる。ＭＥＭＳデバイスパッケージング
コストは通常、合理的な高容積であっても基本的な製造コストの１０から１００
倍である。
【０００９】 高いパッケージングコストの解決策として、従来、完成したチップを個々に真
空パッケージングしていたのを省略することである。本発明では、これはパッケ
ージング工程をウエハ製造領域に移動させることにより達成される。リッドウエ
アをはんだの環状シールリング、または他のシーリング材料を備えたデバイスウ
エハに整合して配置し、各チップの位置に封入セルを形成する。このリッド取り
付けプロセスは真空環境で行われ、各ＭＥＭＳデバイスは真空セル内に残される
。はんだシールリングの下に相互接続し、それらは誘電体層により分離される。
【００１０】 図１では、シリコンデバイスウエハは一般に１０で示される。シリコンデバイ
スウエハ１０は、集積回路デバイス、ＭＥＭＳデバイス、または同様のデバイス
の製造のために使用される標準基板である。しかしながら、任意の基板材料で適
したものを使用してもよい。例えば、集積回路読み出しデバイスが中に埋め込ま
れた基板材料をデバイスウエハ１０として使用してもよい。シリコンデバイスウ
エハは、通常、多くのＭＥＭＳデバイス１２を有する。ＭＥＭＳデバイス１２は
、従来の集積回路製造方法を用いてその上に形成される。本発明のこの実施の形
態では、ＭＥＭＳデバイスの真空パッケージングについて説明しているが、この
方法は、基板材料上に形成され、真空パッケージ内に含まれる任意の集積回路デ
バイス、または同様のデバイスの真空パッケージングのために使用してもよい。
各ＭＥＭＳデバイス１２は、通常１以上の関連するボンディングパッド（ｂｏｎ
ｄｉｎｇ ｐａｄ）１４を有する。ボンディングパッド１４によって、ＭＥＭＳ
デバイス１２は、電気接続される。図１では、各ＭＥＭＳデバイス１２は、２つ
の関連するボンディングパッド１４を有する。この実施の形態では、ＭＥＭＳデ
バイス１２の１つの側にボンディングパッドを有する場合について説明するが、
ボンディングパッドは、ＭＥＭＳデバイス１２の特定の用途および設計によりＭ
ＥＭＳデバイス１２の１以上の側に存在することができる。上述したように、Ｍ
ＥＭＳデバイス１２は、適した基板上に形成され、真空パッケージの恩恵を受け
るＭＥＭＳデバイスまたは他のマイクロデバイスとすることができる。この中で
マイクロデバイスという用語は集積回路デバイス、ＭＥＭＳデバイスまたは同様
のデバイスを含むこれらのデバイスを示すために使用される。
【００１１】 図２では、ＭＥＭＳデバイス１２と関連するボンディングパッド１４とを備え
るデバイスウエハ１０が図示されている。デバイスウエハ１０の各ＭＥＭＳデバ
イス１２上に個々の真空パッケージを形成するには、各ＭＥＭＳデバイス１２の
周りにシーリングリング１６を配置するために十分な領域を空けなければならな
い。シーリングリング１６は、ＭＥＭＳデバイス１２の周りの真空パッケージを
規定する。この実施の形態では、１つの真空パッケージまたは真空セルに対して
、１つのＭＥＭＳデバイス１２またはマイクロデバイスを説明しているが、最終
的に得られるデバイスの要求、機能、および設計に基づき１以上のマイクロデバ
イスを１つの真空セル内に封入してもよい。
【００１２】 図３では、デバイスウエハ１０上の配置をより完全に示すために１つのＭＥＭ
Ｓデバイス１２が図示されている。リード線１８は各ボンディングパッド１４と
ＭＥＭＳデバイス１２を接続する。ＭＥＭＳデバイス１２とボンディングパッド
１４との間に空間が空いており、デバイスシーリングリング１６が形成される。
デバイスシーリングリング１６内に構築すべき作成層の真下をリード線１８が走
っていることに注意しなければならない。デバイスシーリングリング１６は、真
空パッケージが形成されるデバイスウエハ１０の領域を規定するので、ＭＥＭＳ
デバイス１２の周りに存在する真空シールに影響を与えずにボンディングパッド
１４に電気接続される。
【００１３】 図４では、真空パッケージ内に封入される１つのＭＥＭＳデバイス１２の一例
が図示されている。デバイスウエハ１０は、二酸化珪素の層２０を含む。二酸化
珪素の層２０は、ＭＥＭＳデバイス１２の製造前に、その表面上に析出、もしく
は、成長させる。ＭＥＭＳデバイス１２のサイド上のリード線１８によって、ボ
ンディングパッド１４への結合が可能となる。この実施の形態では、ＭＥＭＳデ
バイス１２のあるサイド上にリード線があるように図示されているが、リード線
１８は、ＭＥＭＳデバイス１２の１以上のサイド上に存在することができる。Ｍ
ＥＭＳデバイス１２とボンディングパッド１４との間には十分な空間が設けられ
、デバイスシーリングリング１６のためのシーリング層の製造が可能となる。
【００１４】 ボンディングパッド１４は、その後に電気接続を形成するために、１つ、もし
くは、複数の任意の金属であって、適した金属から構成してもよい。ある実施の
形態では、ボンディングパッド１４はチタンの第１の層と、パラジウムの第２の
層と、最後の金の層から構成される。ボンディングパッド１４はリード線１８上
に配置されるので、ボンディングパッド１４には、はんだベース層は必要ではな
いかもしれない。ボンディングパッドは、ＭＥＭＳデバイス１２と共に製造され
、ここでは完璧さのためだけに説明する。ボンディングパッドは真空パッケージ
ングプロセスの一部ではない。
【００１５】 以下の説明は、１つのＭＥＭＳデバイス１２を取り囲むシーリングリング１６
の形成に関して記載されているが、デバイスウエハ１０上のＭＥＭＳデバイスは
すべて同時に形成されたシーリングリングを有する。集積回路製造技術を用いて
デバイスシーリングリング１６（特に図示せず）を製造する第１の工程として、
誘電体層２２を形成する。任意の適した誘電体を使用してもよいけれども、好ま
しくは、誘電体層２２は窒化珪素から構成される。誘電体層２２は、リード線に
対して、電気的に絶縁する。
【００１６】 はんだ接着表面２４は、デバイスシーリングリング１６を完成する次の工程と
して、誘電体層２２上に形成される。はんだ接着表面２４は、チタンの第１層と
、パラジウムの中間層と、金の第３層とから構成されるように図示されている。
しかしながら、はんだ接着表面２４の形成において使用される、多くの適した金
属および金属の組合せが存在する。はんだ接着表面２４は、ボンディングパッド
１４と同時に析出させてもよい。デバイスシーリングリング１６は熱活性化（ｈ
ｅａｔ ａｃｔｉｖａｔｅｄ）はんだを使用するものとして説明されているが、
インジウム圧縮シール（ｃｏｍｐｒｅｓｓｉｏｎ ｓｅａｌ）などの圧縮シール
を使用してもよい。圧縮シールを使用する場合、誘電体層２２の上面には、はん
だ接着層２４は形成されない。この時点で、デバイスウエハ１０上でのシーリン
グリング１６の作成は完了する。デバイスウエハ１０上のＭＥＭＳデバイス１２
はすべて、シーリングリング１６を有する。シーリングリング１６は、真空パッ
ケージリッドを密閉する熱活性化はんだを得る。
【００１７】 図５には、シリコンリッドウエハ３０が示されている。好ましい実施の形態で
は、リッドウエハ３０用の基板のとしてシリコンウエハが使用されているが、任
意の適した基板材料を使用してもよい。リッドウエハ３０は、複数のリッドシー
リングリング３２を含む。リッドシーリングリング３２は、デバイスウエハ１０
上のデバイスシーリングリング１６と、数が一致している。各リッドシーリング
リング３２は、デバイスシーリングリング１６と鏡像の関係にあり、リッドウエ
ハ３０はデバイスウエハ１０と噛合する。ウエットエッチングまたはドライエッ
チングなどの適当なプロセスを用いて、空洞３４とボンディングパッドチャネル
３６をリッドウエハ３０内にエッチングする。空洞３４、及びボンディングパッ
ドチャネル３６に対するエッチングプロセスは、窒化珪素の層を析出させる工程
と、窒化珪素層のパターニングを行い、適当なエッチマスクを形成する工程を含
む。その後、方向依存エッチ、または他の適当なプロセスを用いて、空洞３４、
及びボンディングパッドチャネル３６を形成する。窒化珪素層は、シールリング
３２を析出させる前に除去してもよい。各空洞３４は、リッドシーリングリング
３２に取り囲まれる。空洞３４の機能は、真空パッケージされたＭＥＭＳデバイ
ス１２に対する容積を増大させることである。後述するように、真空パッケージ
されたＭＥＭＳデバイス１２の容積が増大すると、真空セル内の真空レベルがよ
り高くなる。空洞３４は、高い真空を必要としない本発明のいくつかの実施形態
では必須ではない。ボンディングパッドチャネル３６の機能は、ボンディングパ
ッド１４上に隙間を与えることであり、後の工程でダイシングソー、エッチング
プロセスまたは他の適したプロセスを使用してリッドウエハを切り開き、ウエハ
のダイシング前にデバイス試験を行うためにボンディングパッドを露出させても
よい。
【００１８】 図６では、リッドウエハ３０の一部の断面が示されている。リッドシーリング
リング３２が、リッドウエハ３０上に作成され、デバイスウエハ１０上のデバイ
スシーリングリング１６と噛合する。エッチングプロセス、もしくは他の適した
プロセスを使用して、リッドウエハ３０の表面をエッチングし、空洞３４および
ボンディングパッドチャネル３６を形成する。エッチングプロセスによって、リ
ッドウエハ３０上に空洞３４、及びリッドウエハ３０内にボンディングパッドチ
ャネル３６を形成する。空洞３４は、デバイスウエハ１０上の各ＭＥＭＳデバイ
ス１２に対応する。また、ボンディングパッドチャネル３６は、デバイスウエハ
１０上のボンディングパッド１４の各列に対応する。
【００１９】 リッドウエハ３０をパターニングする他のプロセスとしては、その後リッドウ
エハに結合されるウインドウウエハの形成が含まれる。ウインドウウエハは、ウ
エハを通過する空洞３４およびボンディングパッドチャネル３６を完全にエッチ
ングすることにより形成してもよい。前記ウエハは、その後エッチングされてい
ないリッドウエハ３０に結合される。このプロセスによって、リッドウエハ３０
に結合された時に、空洞３４、及びボンディングパッドチャネル３７内の表面が
平滑となる。
【００２０】 リッドウエハ３０をパターニングするための他のプロセスとしては、表面上で
高くなっているリッドシーリングリング３２を残し、リッドウエハの全表面をエ
ッチングするプロセスが含まれる。リッドシーリングリング３２を除くリッドウ
エハ３０の全表面は所定の深さまでエッチングされるであろう。
【００２１】 ＭＥＭＳデバイス１２の最適性能を得るためには、リッドウエハ３０の表面に
光コーティングが必要であるかもしれない。ＭＥＭＳデバイス１２が、赤外検出
器または他の光デバイスである場合、反射防止コーティング３５がリッドウエハ
３０の外表面に塗布される。さらに、リッドウエハ３０内の空洞３４を反射防止
コーティング３７でコートしてもよい。
【００２２】 空洞３４は、製造が完了し、ＭＥＭＳデバイス１２のパッケージが形成された
時に、ＭＥＭＳデバイス１２のすぐ上にくるリッドウエハ３０の領域を示す。空
洞３４は０．５から０．７５ｍｍのオーダーの深さであってもよい。個々のＭＥ
ＭＳデバイス１２上の領域に対応するリッドウエハ３０中の空洞をエッチングす
ることにより、リッドウエハ３０をデバイスウエハ１０と噛合させることにより
形成される個々のパッケージの内側では、より小さな表面対体積比が得られる。
このように表面対体積比がより小さくなると、真空パッケージされたＭＥＭＳデ
バイス１２内の内圧はより低くなる。圧力は単位体積あたりの分子数に比例する
ので、一定数の分子では、体積が増加すると必然的に圧力が減少する。
【００２３】 リッドウエハ３０を形成した後、はんだ接着表面２８を析出させ、リッドシー
リングリング３２を形成する。前述したように、熱活性化はんだ以外の付着方法
を使用する場合、はんだ接着表面３８は必要ない。好ましい実施の形態では、熱
活性化はんだが使用され、そのため、リッドはんだ接着表面３８が析出されリッ
ドシーリングリング３２が形成される。リッドはんだ接着表面３８は、はんだに
よる濡れた表面およびデバイスウエハ１０への確実な取り付けを提供する金属ま
たは金属合金の任意の組合せから構成される。好ましくは、リッドはんだ接着表
面３８は、チタンの第１層と、パラジウムの中間層と、外側の金の層とから成る
。
【００２４】 はんだ層４０は、リッドはんだ接着表面３８上に析出される。熱活性化はんだ
以外のシーリング方法を用いる場合、はんだ層４０は、真空気密シールを得るた
めに必要な材料に置き換えられる。他の実施の形態では、インジウム圧縮シール
が使用される。しかしながら、好ましい実施の形態では、熱活性化はんだ層４０
が使用される。はんだ層４０は、従来の集積回路製造術または他の適した析出プ
ロセスにより析出させてもよい。例えば、リッドウエハ３０の電気めっきを行う
と、はんだ層４０が、リッドはんだ接着表面３８上に析出される。はんだ層４０
を析出させる他の方法には、無電解めっきを用いる方法が含まれる。はんだ層４
０を析出させる他の方法には、真空蒸着を用いる方法が含まれる。はんだ層４０
を析出させるさらに他の方法には、予め形成され、予め穴開けされたはんだ層で
あって、リッドはんだ接着層３８上で整合され、これに付着されるはんだ層を用
いる方法が含まれる。予め形成され、予め穴開けされたはんだ層をリッドはんだ
接着層３８にスポット溶接する方法を含む任意の適した取り付け方法を使用して
もよい。はんだ層４０を析出させるさらに他の方法では、はんだボール法を使用
して、はんだ層４０を析出させることができる。はんだボール法は、はんだが析
出される別個の複数の穴を有する鋳型を作成する工程を含む。鋳型は、その穴の
中にはんだボールを有し、リッドウエハ３０上に整合され、配置される。その後
、はんだボールは鋳型から放出され、リッドはんだ接着表面３８に付着される。
リッドウエハ３０が適当なレベルまで加熱されると、はんだボールは融解し、連
続するはんだ層４０が形成される。はんだ層４０は、インジウム圧縮シール、イ
ンジウムはんだ、金属はんだ、金属合金はんだ、またははんだボールなどの任意
の適した材料から構成されてもよい。好ましい実施の形態では、リッドはんだ接
着表面３８上にはんだ層４０が析出されるが、はんだ層４０は、またデバイスウ
エハ１０のはんだ接着表面２４上に析出させることもできる。
【００２５】 図７には、真空炉（特に図示しない）内に配置する前に最終的に組み立てる準
備のできたデバイスウエハ１０とリッドウエハ３０とを含むアセンブリ５０が示
されている。真空炉内に配置するためのアセンブリ５０を作製するために、リッ
ドウエハ３０はアセンブリホルダ（特に図示しない）内にはんだ層４０の表を上
にして配置される。デバイスシーリングリング１６が、対応するリッドシーリン
グリング３２の上方で整合されるように、デバイスウエハ１０は、リッドウエハ
３０上方で整合される。はんだ層４０が、デバイスウエハ１０上のはんだ接着表
面２４上に析出される場合、デバイスウエハは、アセンブリホルダ内にはんだ層
４０の表を上にして配置され、リッドウエハ３０は、デバイスウエハ１０上方で
整合される。リッドウエハ３０とデバイスウエハ１０は、一定のギャップを有す
るように整合されて保持され、全ての表面領域の脱ガスが可能となる。このギャ
ップは２ｍｍのオーダーとしてもよい。このようにアセンブリ５０は、アセンブ
リホルダ内で一定のギャップを有するように整合されたリッドウエハ３０とデバ
イスウエハ１０とを含み、脱ガスが可能である。ギャップによって、各真空セル
をより完全に排気し、このように、より高い真空レベルが達成され、真空パッケ
ージされたＭＥＭＳデバイス１２が得られる。
【００２６】 アセンブリ５０は、真空炉内に配置される。真空炉は、２×１０−７ｔｏｒｒ
のオーダーの最小圧力レベルまで排気される。その後、真空炉は、はんだ層４０
の融点の直前のレベルまで加熱される。例えば、はんだ層４０の融点が２８０℃
である場合、真空炉は約２７５℃まで加熱される。真空炉温度は、はんだ層４０
の融点に依存する。全ての表面の脱ガスが起こるのに十分な期間、アセンブリ５
０を真空炉内に保持する。この期間は数時間のオーダーであってもよい。保持期
間は、真空パッケージされたＭＥＭＳデバイス内で必要とされる最終的な真空圧
力により決定される。
【００２７】 全ての表面の脱ガスが完了した後、真空炉温度をはんだ層４０の融点まで上昇
させる。はんだ層４０が融解すると、短期間ではんだの脱ガスが可能となり、そ
の後、デバイスウエハ１０は、リッドウエハ３０と接触し、リッドシーリングリ
ング３２とデバイスシーリングリング１６との間に真空シールを形成している。
このように、デバイスウエハ１０上の全てのＭＥＭＳデバイス１２が真空パッケ
ージ内に封入される。
【００２８】 シーリング層４０が熱活性化されない場合、真空炉の代わりに真空チャンバを
使用して、適当な真空環境を提供してもよい。そのような状況では、はんだ層４
０の融解は必要でない。その後、力を加え、デバイスウエハ１０とリッドウエハ
３０とを密閉させてもよい。
【００２９】 デバイスウエハ１０がリッドウエハ３０と接触すると、はんだ層４０の厚さが
不均一となることがある。はんだが不均一な厚さになることによって、真空パッ
ケージされたＭＥＭＳデバイス１２に、かなりの損失が起こることがある。これ
は、はんだ層４０の裂け目によって、真空セル内の真空が破れるためである。図
８、９および１０は、アセンブリ５０上の全てのＭＥＭＳデバイス１２に対して
、はんだを均一な厚さに維持するためのはんだの厚さの制御について示したもの
である。はんだを均一な厚さに維持することにより、デバイスウエハ１０上の各
真空パッケージされたＭＥＭＳデバイス１２は、適当な真空シールと十分な真空
を得るであろう。
【００３０】 図８では、各空洞３４の周りのリッドシーリングリング３２を残して、空洞３
４とボンディングパッドチャネル３６をエッチングした後のリッドウエハ３０が
示されている。前述したように、空洞３４とボンディングパッドチャネル３６を
エッチングする前に、窒化珪素の層１０２をリッドウエハ３０の表面上に析出さ
せ、パターニングしエッチマスクを形成する。方向依存性エッチまたは他の適し
たプロセスを使用して、空洞３４およびボンディングパッドチャネル３６を形成
すると、図８に示したリッドウエハ３０の構造が得られる。
【００３１】 図９には、スペーサ１００を有するリッドウエハ３０が示されている。スペー
サ１００は、リッドシーリングリング３２上に形成されている。任意の適したエ
ッチングプロセスを用いて窒化珪素層１０２をパターニングしエッチングし、ス
ペーサ１００を規定する材料の小さな島を形成する。窒化珪素１０２の小さな島
は、直径が２０μｍのオーダーとしてもよい。リッドシーリングリング３２上に
形成された窒化珪素の島１０２の数は、全てのリッドシーリングリング３２上の
はんだ層４０の最小厚さが確保されるように決定される。その後、リッドウエハ
３０に方向依存エッチ、または任意の他の適したパターニング技術を適用し、リ
ッドシーリングリング３２上のスペーサ１００を形成する。各スペーサ１００の
上面上の窒化物はそのままでもよい。しかしながら、必要であれば、窒化物層は
除去してもよい。
【００３２】 図１０には、パターニング、エッチングされ、空洞３４、リッドシーリングリ
ング３２およびスペーサ１００が形成された後のリッドウエハ３０の一部が示さ
れている。空洞３４は、リッドウエハ３０上の最も深くエッチングされた領域で
ある。リッドシーリングリング３２は、空洞３４の上方であってその周囲にある
。リッドシーリングリング３２の上部には、スペーサ１００が存在する。スペー
サ１００は、リッドウエハ３０とデバイスウエハ１０を噛合させた後、確実に均
一な厚さのはんだがリッドシーリングリング３２上に存在するようにするもので
ある。スペーサ１００をリッドウエハ３０上に形成させた後、図６および図７に
関して説明したように、はんだ接着表面３８とはんだ層４０とを用いてリッドシ
ーリングリング３２を作成する。スペーサ１００が、リッドシーリングリング３
２内に配置されると、均一な厚さのはんだが形成される。スペーサ１００は、５
から２０μｍオーダーの高さであってもよい。リッドシーリングリング３２の表
面をエッチングする代わりにリッドシーリングリング３２の表面に珪素などの材
料の小さな点を付着させるプロセスを含む任意の適したプロセスを使用してスペ
ーサ１００を形成してもよい。スペーサ１００を形成するプロセスをＭＥＭＳデ
バイス１２の真空パッケージングと関連させて説明してきたが、スペーサ１００
は基礎のコンポーネントまたはデバイスに関わらず、リッドウエハがデバイスウ
エハと噛合されるどのウエハレベルパッケージングプロセスに組み入れても良い
。
【００３３】 加熱したアセンブリ５０を冷却すると、さらに表面からの脱ガスが起こり、こ
れにより真空パッケージされたＭＥＭＳデバイス１２内の圧力レベルが上昇する
。真空パッケージされたＭＥＭＳデバイス１２内での後の表面からの脱ガスを最
小に抑えるために、アセンブリ５０への熱応力のポテンシャルを最小に抑えなが
ら表面からのその後の脱ガスを最小に抑える速度でアセンブリ５０を冷却させる
。熱応力によりクラックが生じることがあり、これにより真空パッケージの完全
性が損なわれる。アセンブリ５０を迅速に冷却することにより、真空パッケージ
されたＭＥＭＳデバイス１２内で所望の（最も低い）真空圧レベルが達成される
。さらに、前述したように、空洞３４により、真空パッケージされたＭＥＭＳデ
バイス１２の内側の表面対体積比が減少し、圧力が下がる。空洞３４により、真
空パッケージされたＭＥＭＳデバイス１２は、その後にパッケージ内の表面から
脱ガスすることに対して、より耐性を有するようになる。この発明によれば、５
ｍｉｌｌｉｔｏｒｒもの低い圧力レベルが達成されるが、より低い圧力レベル
も可能である。真空圧を最小に抑えることにより、特定のＭＥＭＳデバイスの性
能は最大化される。例えば、赤外マイクロボロメーターでは、検出器要素から基
板またはパッケージ壁への熱伝導を最小に抑えるために１０ ｍｉｌｌｉｔｏｒ
ｒ未満の動作圧が必要とされる。
【００３４】 図１１では、ボンディングパッドチャネル３６上方のリッドウエハ３０を除去
することにより、プローブチャネル５４がリッドウエハ３０内に形成されている
。プローブチャネル５４が、リッドウエハ３０内に形成された後、ボンディング
パッド１４はプローブチャネルを介してアクセスすることができる。真空パッケ
ージ領域５２は、リッドウエハ３０とデバイスウエハ１０との間の領域を示し、
そこには真空パッケージが存在する。各真空パッケージ領域５２内には、１以上
のＭＥＭＳデバイス１２が存在する。プローブチャネル５４は、好ましくは、前
にエッチングされたボンディングパッドチャネル３６の上方のリッドウエハ３０
を通過するチャネルを鋸引きする（ｓａｗｉｎｇ）ことにより形成される。プロ
ーブチャネル５４は、またエッチングプロセスまたは他の適した技術により形成
してもよい。
【００３５】 プローブチャネル５４をリッドウエハ３０内に形成した後、ボンディングパッ
ド１４を露出させる。その後、ボンディングパッド１４を使用して、各ボンディ
ングパッド１４のプロービングを含む従来の集積回路バルク試験手順を用いて、
デバイスウエハ１０上の個々の真空パッケージされたＭＥＭＳデバイス１２を試
験することができる。この発明の重要な利点は、真空パッケージされたデバイス
１２はウエハレベルで試験してもよく、このため各真空パッケージされたＭＥＭ
Ｓデバイス１２の動作が完全であるかどうかを確かめるコストが最小に抑えられ
ることである。
【００３６】 ＭＥＭＳデバイス１２の試験を行った後、ボンディングパッド１４間のプロー
ブチャネル５４に沿って、鋸引きすることによりデバイスウエハ１０を切断する
。さらに、ダイシング鋸を真空パッケージ領域５２全ての間で移動させる。完成
した集積回路を備えるシリコンウエハを従来のようにダイシングする方法を用い
て、アセンブリ５０をダイシングしてもよい。ウエハレベルでＭＥＭＳデバイス
１２を真空パッケージングすることにより、従来の集積回路デバイスの取り扱い
方法を使用してもよい。真空パッケージは、精密なＭＥＭＳデバイス１２を保護
するためである。
【００３７】 真空パッケージされたＭＥＭＳデバイス１２を代表する完成ダイをチップオン
ボード法により裁置してもよく、あるいは射出成形してプラスチックパッケージ
としてもよい。さらに、完成ダイは、他のコンポーネントを備える非真空パッケ
ージ内に配置してもよい。
【００３８】 図１２および１３は、本発明の他の実施の形態を示すものであり、ＭＥＭＳデ
バイスを有するデバイスウエハは、他の半導体デバイスを含むリッドウエハを噛
合させることができる。相補型金属酸化物半導体（ＣＭＯＳ）の製造後、ＣＭＯ
Ｓ回路は、一般に約４００℃を超える温度にさらすことはできない。この温度限
界は、他の特定の集積回路（ＩＣ）デバイスでも存在することがある。典型的な
ＭＥＭＳ製造技術では、４００℃を超える温度がしばしば使用される。このよう
に、ＣＭＯＳデバイスを有するウエハ上でＭＥＭＳデバイスを作成する場合、有
効なＭＥＭＳ製造技術は厳しく制限される。この問題に対する１つの解決策とし
て、ＣＭＯＳデバイスが、４００℃を超える温度に曝されることがないように、
ＭＥＭＳデバイスとＣＭＯＳデバイスとを別個に製造することである。その後、
ＭＥＭＳダイおよびＣＭＯＳダイを１つのパッケージ内に配置し、電気的に接続
させる。このプロセスでは、高価な個々のダイの取り扱いが必要とされる。
【００３９】 本発明の他の実施の形態では、ＭＥＭＳデバイスはデバイスウエハ上に作成さ
れ、ＣＭＯＳデバイスはリッドウエハ上に作成される。その後、これらのウエハ
を共に真空密閉し、多くの真空パッケージされたＭＥＭＳ／ＣＭＯＳデバイスを
備えるウエハを作成する。他の実施の形態の利点の１つは、ＭＥＭＳデバイスが
、プロセスに対する制限無く製造されることである。他の利点は、ＭＥＭＳデバ
イス製造におけるウエハの損失が、完全に製造されたＩＣウエハの損失とはなら
ないことである。他の実施の形態は、リッドウエハ上に形成されたＣＭＯＳまた
は他のＩＣデバイスを使用するので、他の実施の形態は、光学的に透明なリッド
を必要とするＭＥＭＳデバイスと共に使用するには適していないかもしれない。
他のプロセスから利益を得るＭＥＭＳデバイスの具体例として、ＣＭＯＳまたは
他のＩＣデバイスに接続され完全な動作デバイスを形成する機械ＭＥＭＳデバイ
スがあげられる。他の実施の形態において、共に真空パッケージされた単一のＭ
ＥＭＳデバイス１２と単一のＣＭＯＳデバイスについて議論されているが、１以
上のＭＥＭＳデバイス１２および１以上のＣＭＯＳデバイスを単一の真空パッケ
ージダイに組み込むこともできる。さらに、ウエハ製造設計では、いずれのＭＥ
ＭＳデバイスもＣＭＯＳデバイスと共にパッケージされる必要はない。例えば、
得られたダイの半分は、ＭＥＭＳのみが真空パッケージされたデバイスであり、
残りの半分はＭＥＭＳ／ＣＭＯＳの真空パッケージされたデバイスとしてもよい
。
【００４０】 図１２では、ＭＥＭＳデバイス１２を有するデバイスウエハ１０の一部が示さ
れている。典型的なデバイスウエハ１０は、多くのＭＥＭＳデバイス１２を有す
る。１以上のデバイス噛合パッド７０は、リード線７２を介してＭＥＭＳデバイ
ス１２に結合される。デバイス噛合パッド７０を使用してＭＥＭＳデバイス１２
とリッドウエハ上のＣＭＯＳまたは他の集積回路（ＩＣ）デバイスと間の電気接
続が提供される。デバイス噛合パッド７０は、ボンディングパッド１４について
説明したようなはんだ接着層から構成されてもよく、デバイスシーリングリング
１６により境界が決定された領域内、このため最終的な真空パッケージ内に配置
される。デバイスシーリングリング１６は、前述したようにリッドウエハ３０上
のリッドシーリングリングと噛合させるために作成される。このように、デバイ
スシーリングリング１６は、その上に析出され、形成されたはんだ接着表面を含
む。他の実施の形態では、完成した真空パッケージされたダイに電気接続しない
ためＭＥＭＳデバイス１２に結合されたボンディングパッドを使用しないので、
デバイスシーリングリング１６には誘電体層は必要ではない。デバイスシーリン
グリング１６により境界が決定された領域は、真空パッケージの内側の領域を示
す。真空領域内には空いているスペースが残されており、リッドウエハ３０上に
形成されたＣＭＯＳまたは他のＩＣデバイスが収容される。
【００４１】 図１３には、その上にＣＭＯＳまたは他のＩＣデバイス８０が形成されたリッ
ドウエハ３０の一部が示されている。リッドウエハ３０は、多くのＣＭＯＳデバ
イス８０を有しても良い。リッドシーリングリング３２は、前述したようにリッ
ドはんだ接着表面３８を形成するための領域を規定する。１以上のリッド噛合パ
ッド８２が、リッドウエハ３０上に作成される。これらのリッド噛合パッド８２
は、デバイス噛合パッド７０の鏡像であり、デバイスウエハ１０とリッドウエハ
３０を正しく整合すると、デバイス噛合パッド７０とリッド噛合パッド８２は接
触し、ＭＥＭＳデバイス１２とＣＭＯＳデバイス８０との間に電気的接続される
。リッド噛合パッド８２は、リード線８４を介してＣＭＯＳデバイス８０に接続
される。ボンディングパッド１４について説明したように、リッド噛合パッド８
２は、はんだ接着表面から構成される。リッドウエハ３０上の各ＣＭＯＳデバイ
ス８０に対し、１以上のパッケージボンディングパッド８６がリード線８８を介
してＣＭＯＳデバイス８０に接続される。リード線８８は、リッドシーリングリ
ング３２の下を通る。デバイスシーリングリング１６について前述したように、
リッドシーリングリング３２は、二酸化珪素の層を有し、デバイスシーリングリ
ング１６とリッドシーリングリング３２により形成されたはんだシーリングリン
グとリード線８８との間で電気絶縁される。パッケージボンディングパッド８６
は、得られた真空パッケージされたデバイスに対し電気接続する。前述したよう
に、リッドシーリングリング３２は、リッドはんだ接着層上に析出させたはんだ
の層を含む。しかしながら、はんだ層は、正確に作成されたデバイスシーリング
リング１６または正確に作成されたリッドシーリングリング３２のいずれか上に
析出させることができる。
【００４２】 はんだ層は、デバイス噛合パッド７０またはリッド噛合パッド８２のいずれか
上に析出させることもでき、デバイスウエハ１０がリッドウエハ３０と噛合され
ると永久的な電気接続が形成される。はんだは、任意の適した金属または金属合
金としてもよい。より融点の高いはんだでは、真空パッケージされたＭＥＭＳデ
バイス１２内の真空がより低くなると予想される。パッケージ表面領域からの脱
ガスがより完全になるからである。真空パッケージされたＭＥＭＳデバイス１２
内の真空は、融点がより低いはんだの場合、はんだをリッドウエハ３０に塗布し
、デバイスウエハ１０を別個にはんだの融点より高い温度まで加熱し、デバイス
ウエハ１０の表面からの脱ガスをより完全なものとすることにより増強される。
完成した真空パッケージされたＭＥＭＳデバイス１２内の望ましい真空レベルお
よびリッドウエハ３０の温度耐性により、使用すべきはんだの型、炉の温度、お
よび炉の真空レベルが決定される。
【００４３】 ＭＥＭＳデバイス１２をデバイスウエハ１０上に作成し、ＣＭＯＳデバイス８
０をリッドウエハ３０上に作成した後、リッドウエハをアセンブリホルダ内に置
き、デバイスウエハ１０をリッドウエハ上方で整合させる。噛合プロセスで使用
される炉の温度がリッドウエハ３０上のＣＭＯＳデバイス８０を損傷しない場合
、デバイスウエハ１０とリッドウエハ３０アセンブリは前述したプロセスを用い
て噛合される。リッドウエハ３０上のＣＭＯＳデバイス８０を損傷することがあ
る炉の温度が使用される場合、デバイスウエハ１０は別個に加熱してもよい。そ
の後、デバイスウエハ１０をリッドウエハ１０と整合し、２つのウエハを真空環
境で接触させ、真空パッケージされたＭＥＭＳデバイス１２を製造する。完成し
たアセンブリを冷却した後、プローブアクセスチャネルをパッケージボンディン
グパッド上で開き（この場合、デバイスウエハ１０を介して）、バルクＩＣ試験
手順を用いて真空パッケージされたＭＥＭＳデバイス１２の試験を行う。完成し
たアセンブリ上の全てのダイの試験を行った後、完成アセンブリを個々のダイに
切断する。
【００４４】 好ましい実施の形態のように、真空パッケージされたＭＥＭＳデバイス１２に
おいてより高い真空レベルが必要とされる場合、デバイスウエハ１０内の１つの
領域がエッチングされ空洞が与えられ、得られた真空パッケージの表面対体積比
が増大する。
【００４５】 図１４のフローチャートには、製造中に集積回路コンポーネントを真空パッケ
ージするのに関連する工程が示されている。ステップ２００では、複数のＭＥＭ
Ｓデバイス１２が、デバイスウエハ１０上に形成される。その後、この方法はス
テップ２０２に進み、そこで誘電体層２２が各ＭＥＭＳデバイス１２の周囲と、
関連するボンディングパッド１４との間に形成される。誘電体層２２は、ＭＥＭ
Ｓデバイス１２を取り囲む連続リングを形成する。ＭＥＭＳデバイス１２の構造
に固有の誘電体層を使用してもよい。その後、この方法はステップ２０４に進み
、シーリングリングが誘電体層２２上に形成される。シーリングリング１６は、
リッドはんだ接着表面を含んでもよく、熱活性化はんだを使用するデバイスウエ
ハ１０のリッドウエハ３０との噛合が容易になる。その後、この方法はステップ
２０６に進み、位置および数がデバイスシーリングリング１６に対応する複数の
リッドシーリングリング３２が形成される。その後、方法はステップ２０８に進
み、シーリング層が各リッドシーリングリング３２上に形成される。シーリング
層は、熱活性化はんだから構成されてもよいが、任意の適当なシーリング材料か
ら形成されてもよい。ＭＥＭＳデバイス１２が、ＭＥＭＳデバイス１２の任意の
移動部分に対する支持層を有する場合、支持層はステップ２１０に進む前にエッ
チプロセスなどの適当なプロセスにより除去される。
【００４６】 その後、この方法はステップ２１０に進み、デバイスウエハ１０はリッドウエ
ハ３０と整合される。整合後、各デバイスシーリングリング１６は、対応するリ
ッドシーリングリング３２と整合される。その後、この方法はステップ２１２に
進み、デバイスウエハ１０は、真空環境でリッドウエハ３０と噛合され、複数の
真空パッケージされたＭＥＭＳデバイス１２が作成される。その後、この方法は
ステップ２１４に進み、各真空パッケージされたＭＥＭＳデバイス１２は、従来
の集積回路試験手順を用いて試験される。試験を容易にするために、プローブア
クセスチャネルが、真空パッケージされたＭＥＭＳデバイスに結合されているボ
ンディングパッド１４上方に開けられる。その後、この方法はステップ２１６に
進み、完成アセンブリ５０が従来の集積回路ダイシング技術を用い切断される。
【００４７】 この発明について詳細に説明してきたが、請求の範囲により規定されるこの発
明の精神および範囲内であれば、様々な変更、置換、および改変が可能であるこ
とを理解すべきである。
【図面の簡単な説明】
本発明、及びその利点をより完全に理解するために、添付の図面に関して以下
に説明する。
【図１】 その上に形成されたＭＥＭＳデバイスを有するシリコンウエハの
上面図である。
【図２】 ウエハ上の各ＭＥＭＳデバイスを取り囲むシーリングリングを示
す図１のシリコンウエハの上面図である。
【図３】 ＭＥＭＳデバイス、関連するボンディングパッド、周囲のシーリ
ングリングを示す１つのＭＥＭＳデバイスの上面図である。
【図４】 ＭＥＭＳデバイスの様々な層を示す１つのＭＥＭＳデバイスの断
面図である。
【図５】 シリコンリッドウエハのパターン形成された側の上面図である。
【図６】 図５のシリコンリッドウエハの断面図である。
【図７】 真空パッケージされたＭＥＭＳデバイスを得るための噛合プロセ
スを示したリッドウエハおよびデバイスウエハの断面図である。
【図８】 各リッドシーリングリング上にスペーサを形成する前のリッドウ
エハの断面図である。
【図９】 各リッドシーリングリング上にスペーサを形成した後のリッドウ
エハの断面図である。
【図１０】 リッドシーリングリングとその上に形成されたスペーサとを有
するリッドウエハの一部の概略図である。
【図１１】 ウエハアセンブリ内のデバイスを試験するためにリッドウエハ
領域を除去しボンディングバッドを露出させた後の完全なデバイスウエハとリッ
ドウエハアセンブリの上面図である。
【図１２】 他の集積回路デバイスと噛合するために準備したＭＥＭＳデバ
イスの概略図である。
【図１３】 ＭＥＭＳデバイスと噛合するために準備した半導体デバイスの
概略図である。
【図１４】 ＭＥＭＳデバイスのウエハレベルの真空パッケージングに関連
する基本工程を示す流れ図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ， ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，Ｇ Ｍ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ， ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ， ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，Ｂ Ｚ，ＣＡ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ， ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，Ｊ Ｐ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ， ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，Ｒ Ｏ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ， ＹＵ，ＺＡ，ＺＷ

Claims (55)

    【特許請求の範囲】
  1. 【請求項１】 １つのデバイスウエハ上に複数のＭＥＭＳデバイスを形成す
    る工程と、 前記複数のＭＥＭＳデバイスの１つと前記ＭＥＭＳデバイスに選択的に結合さ
    れた１以上の噛合パッドの両方を取り囲む複数の第１のシーリングリングを形成
    する工程と、 １つのリッドウエハ上に複数のＣＭＯＳまたは他の集積回路デバイスを形成す
    る工程であって、前記複数のＣＭＯＳまたは他の集積回路デバイスの各々は前記
    ＭＥＭＳデバイスに選択的に結合された前記１以上の噛合パッドに位置が対応す
    る１以上の噛合パッドを有し、選択されたＭＥＭＳデバイスに対する前記ＣＭＯ
    Ｓまたは他の集積回路デバイスの選択的な電気接続が可能となる工程と、 前記リッドウエハ上に複数の第２のシーリングリングを形成する工程であって
    、前記複数の第２のシーリングリングの各々は前記複数のＣＭＯＳまたは他の集
    積回路デバイスの１つと前記ＣＭＯＳまたは他の集積回路デバイスの前記１以上
    の噛合パッドを取り囲み、前記複数の第２のシーリングリングの各々は前記ＣＭ
    ＯＳまたは他の集積回路デバイスの周囲と前記ＣＭＯＳまたは他の集積回路デバ
    イスに結合された１以上のボンディングパッドとの間に配置される工程と、 前記複数の第１のシーリングリングの各々または前記複数の第２のシーリング
    リングの各々のいずれかの上にシーリング層を形成する工程と、 前記デバイスウエハを前記リッドウエハと真空環境下で噛合させ、前記複数の
    第１のシーリングリングと第２のシーリングリングの各々の内側で真空パッケー
    ジを形成させる工程であって、各真空パッケージは１以上の前記複数ＭＥＭＳデ
    バイスおよび１以上の前記ＣＭＯＳまたは他の集積回路デバイスとを封入する工
    程と、 を含むＭＥＭＳデバイスを真空パッケージするための方法。
  2. 【請求項２】 複数の第１のシーリングリングを形成する工程は、最初に、
    前記複数のＭＥＭＳデバイスの１つと前記ＭＥＭＳデバイスに結合された１以上
    の噛合パッドの両方を取り囲む誘電体層リングを形成する工程を含む請求項１記
    載の方法。
  3. 【請求項３】 複数の第１のシーリングリングを形成する工程が、前記複数
    の誘電体層リングの各々上にはんだ接着表面を形成する工程を含む請求項２記載
    の方法。
  4. 【請求項４】 複数のはんだ接着層を形成する工程が、 チタンの層を析出させる工程と、 前記チタンの層上にパラジウムの層を析出させる工程と、 前記パラジウムの層上に金の層を析出させる工程と、 を含む請求項３記載の方法。
  5. 【請求項５】 前記デバイスウエハを前記リッドウエハと噛合させる工程が
    、 前記デバイスウエハを前記リッドウエハと整合させ、前記複数の第１のシーリ
    ングリングを前記複数の第２のシーリングリングと整合させ、前記デバイスウエ
    ハと前記リッドウエハとの間にギャップを残す工程と、 前記整合させたデバイスウエハとリッドウエハを真空炉内に入れる工程と、 前記真空炉内で真空を生じさせる工程と、 前記デバイスウエハと前記リッドウエハとの間のギャップを閉じ、これにより
    前記複数の第１のシーリングリングを前記複数の第２のシーリングリングと接触
    させ、複数の真空パッケージを形成する工程であって、各真空パッケージは１以
    上の前記複数のＭＥＭＳデバイスと１以上の前記ＣＭＯＳまたは他の集積回路デ
    バイスを封入する工程と、 を含む請求項１記載の方法。
  6. 【請求項６】 前記デバイスウエハを前記リッドウエハと噛合させる工程が
    、 前記デバイスウエハを前記リッドウエハと整合させ、前記複数の第１のシーリ
    ングリングを前記複数の第２のシーリングリングと整合させ、前記デバイスウエ
    ハと前記リッドウエハとの間にギャップを残す工程と、 前記整合させたデバイスウエハとリッドウエハを真空炉内に入れる工程と、 前記真空炉内で真空を生じさせる工程と、 前記真空炉を表面領域からの脱ガスが起こるのに十分な温度まで加熱すること
    により、前記デバイスウエハおよびリッドウエハアセンブリの前記表面領域から
    脱ガスさせる工程と、 前記デバイスウエハと前記リッドウエハとの間のギャップを閉じ、これにより
    前記複数の第１のシーリングリングを前記複数の第２のシーリングリングと接触
    させ、複数の真空パッケージを形成する工程であって、各真空パッケージは１以
    上の前記複数のＭＥＭＳデバイスと１以上の前記ＣＭＯＳまたは他の集積回路デ
    バイスを封入する工程と、 デバイスウエハとリッドウエハの前記完成アセンブリを、前記複数の真空パッ
    ケージ上の熱応力を最小に抑えながら、後程行う前記複数の真空パッケージ内の
    表面からの脱ガスを最小に抑えるように決定された速度で冷却する工程と、 を含む請求項１記載の方法。
  7. 【請求項７】 前記デバイスウエハを前記リッドウエハと噛合させる工程が
    、 前記デバイスウエハを前記リッドウエハと整合させ、前記複数の第１のシーリ
    ングリングを前記複数の第２のシーリングリングと整合させ、前記デバイスウエ
    ハと前記リッドウエハとの間にギャップを残す工程と、 前記整合させたデバイスウエハとリッドウエハを真空炉内に入れる工程と、 前記真空炉内で加熱し、真空を生じさせる工程と、 前記デバイスウエハと前記リッドウエハとの間のギャップを閉じ、これにより
    前記複数の第１のシーリングリングを前記複数の第２のシーリングリングと接触
    させ、複数の真空パッケージを形成する工程であって、各真空パッケージは１以
    上の前記複数のＭＥＭＳデバイスと１以上の前記ＣＭＯＳまたは他の集積回路デ
    バイスを封入する工程と、 デバイスウエハとリッドウエハの前記完成アセンブリを、前記複数の真空パッ
    ケージ上の熱応力を最小に抑えながら、後程行う前記複数の真空パッケージ内の
    表面からの脱ガスを最小に抑えるために決定された速度で冷却する工程と、 を含む請求項１記載の方法。
  8. 【請求項８】 シーリング層を形成する工程が、前記第２のシーリングリン
    グの各々上でインジウム圧縮シールを形成する工程を含む請求項１記載の方法。
  9. 【請求項９】 １つのデバイスウエハ上に複数のＭＥＭＳデバイスを形成す
    る工程と、 前記複数のＭＥＭＳデバイスの１つと前記ＭＥＭＳデバイスに選択的に結合さ
    れた１以上の噛合パッドの両方を取り囲む複数の第１のシーリングリングを形成
    する工程と、 １つのリッドウエハ上に複数の集積回路デバイスを形成する工程であって、前
    記複数のＣＭＯＳまたは他の集積回路デバイスの各々は前記ＭＥＭＳデバイスに
    選択的に結合された前記１以上の噛合パッドに位置が対応する１以上の噛合パッ
    ドを有し、選択されたＭＥＭＳデバイスに対する前記集積回路デバイスの選択的
    な電気接続が可能となる工程と、 前記リッドウエハ上に複数の第２のシーリングリングを形成する工程であって
    、前記複数の第２のシーリングリングの各々は前記複数のＣＭＯＳまたは他の集
    積回路デバイスの１つと前記他の集積回路デバイスの前記１以上の噛合パッドを
    取り囲み、前記複数の第２のシーリングリングの各々は前記集積回路デバイスの
    周囲と前記集積回路デバイスに結合された１以上のボンディングパッドとの間に
    配置される工程と、 前記複数の第１のシーリングリングの各々または前記複数の第２のシーリング
    リングの各々のいずれかの上にはんだ層を形成する工程と、 前記デバイスウエハを前記リッドウエハと真空環境下で噛合させ、前記複数の
    第１のシーリングリングと第２のシーリングリングの各々の内側で真空パッケー
    ジを形成させる工程であって、各真空パッケージは１以上の前記複数ＭＥＭＳデ
    バイスおよび１以上の前記ＣＭＯＳまたは他の集積回路デバイスとを封入する工
    程と、 を含むＭＥＭＳデバイスを真空パッケージするための方法。
  10. 【請求項１０】 さらに、前記デバイスウエハを前記リッドウエハと噛合さ
    せる前に、前記はんだ層を加熱する工程を含む請求項９記載の方法。
  11. 【請求項１１】 はんだ層を析出させる工程は、前もって形成されたはんだ
    パターンを前記複数の第１のシーリングリングまたは前記複数の第２のシーリン
    グリングのいずれかと整合させて配置する工程を含む請求項９記載の方法。
  12. 【請求項１２】 はんだ層を析出させる工程が、ウエハに電気メッキして前
    記はんだ層を析出させる工程を含む請求項９記載の方法。
  13. 【請求項１３】 はんだ層を析出させる工程が、前記はんだ層の真空蒸着を
    含む請求項９記載の方法。
  14. 【請求項１４】 はんだ層を析出させる工程が、無電解めっきを含む請求項
    ９記載の方法。
  15. 【請求項１５】 複数の第２のシーリングリングを形成する工程が、リッド
    ウエハ上に、前記複数の第１のシーリングリングに数と位置が対応する複数のは
    んだ接着表面を形成する工程を含む請求項９記載の方法。
  16. 【請求項１６】 さらに、 前記第２のシーリングリングの各々内のリッドウエハの内面に反射防止コーテ
    ィングをコートする工程と、 前記リッドウエハの前記外表面に反射防止コーティングをコートする工程と、 を含む請求項１記載の方法。
  17. 【請求項１７】 さらに、 前記複数の第２のシーリングリング上に１以上のスペーサを形成する工程を含
    む請求項１記載の方法。
  18. 【請求項１８】 さらに、 前記デバイスウエハ内に、前記リッドウエハ上の前記ボンディングパッドと位
    置が対応する１以上のボンディングパッドチャネルを形成する工程を含む請求項
    １記載の方法。
  19. 【請求項１９】 １つのデバイスウエハ上に複数のＭＥＭＳデバイスを形成
    する工程と、 前記複数のＭＥＭＳデバイスの１つと前記ＭＥＭＳデバイスに選択的に結合さ
    れた１以上の噛合パッドの両方を取り囲む複数の第１のシーリングリングを形成
    する工程と、 １つのリッドウエハ上に複数のＣＭＯＳまたは他の集積回路デバイスを形成す
    る工程であって、前記複数のＣＭＯＳまたは他の集積回路デバイスの各々は前記
    ＭＥＭＳデバイスに選択的に結合された前記１以上の噛合パッドに位置が対応す
    る１以上の噛合パッドを有し、選択されたＭＥＭＳデバイスに対する前記ＣＭＯ
    Ｓまたは他の集積回路デバイスの選択的な電気接続が可能となる工程と、 前記リッドウエハ上に複数の第２のシーリングリングを形成する工程であって
    、前記複数の第２のシーリングリングの各々は前記複数のＣＭＯＳまたは他の集
    積回路デバイスの１つと、ＣＭＯＳもしくは前記他の集積回路デバイスの前記１
    以上の噛合パッドを取り囲み、前記複数の第２のシーリングリングの各々は前記
    ＣＭＯＳまたは他の集積回路デバイスの周囲と、前記ＣＭＯＳまたは他の集積回
    路デバイスに結合された１以上のボンディングパッドとの間に配置される工程と
    、 前記複数の第１のシーリングリングの各々または前記複数の第２のシーリング
    リングの各々のいずれかの上にシーリング層を形成する工程と、 前記デバイスウエハを前記リッドウエハと真空環境下で噛合させ、前記複数の
    第１のシーリングリングと第２のシーリングリングの各々の内側で真空パッケー
    ジを形成させる工程であって、各真空パッケージは１以上の前記複数のＭＥＭＳ
    デバイスおよび１以上の前記ＣＭＯＳまたは他の集積回路デバイスを封入する工
    程と、 複数の真空パッケージを形成した後リッドウエハ内に複数のプローブアクセス
    チャネルを開く工程であって、前記複数のプローブアクセスチャネルにより複数
    の真空パッケージされた集積回路デバイスの試験を行うためのボンディングパッ
    ドへのアクセスが提供される工程と、 各集積回路デバイスに結合された前記ボンディングパッドをプローブすること
    により前記複数の真空パッケージされた集積回路デバイスの各々の試験を行う工
    程と、 試験後に、前記複数の真空パッケージされた集積回路デバイスを切断する工程
    と、 を含むＭＥＭＳデバイスを真空パッケージするための方法。
  20. 【請求項２０】 さらに、 前記リッドウエハ上に複数の空洞を形成する工程であって、前記複数の空洞の
    各々は前記複数の第２のシーリングリングの１つの内側に、およびそれに取り囲
    まれるように形成され、形成された前記空洞は前記複数の第２のシーリングリン
    グの各々の内側に封入された前記ＣＭＯＳまたは他の集積回路デバイスおよび前
    記１以上の噛合パッドを妨害しないように形成される工程と、 を含む請求項１９記載の方法。
  21. 【請求項２１】 複数の空洞を形成する工程が、前記リッドウエハ内で複数
    のピットをエッチする工程を含み、各ピッチは前記複数の第２のシーリングリン
    グの１つにより取り囲まれ、これにより前記複数の第２のシーリングリングの１
    つにより取り囲まれた空洞が残る請求項２０記載の方法。
  22. 【請求項２２】 デバイスウエハ上に形成された、１以上の関連するデバイ
    ス噛合パッドを有するＭＥＭＳデバイスと、 前記ＭＥＭＳデバイスと、前記ＭＥＭＳデバイスと関連する前記１以上のデバ
    イス噛合パッドの周りに形成された、前記ＭＥＭＳデバイスと前記デバイス噛合
    パッドとを取り囲むシーリングリングと、 リッドウエハ上に形成された、前記１以上のデバイス噛合パッドと数および位
    置が対応する１以上のリッド噛合パッドを有すると共に１以上のボンディングパ
    ッドを有する１以上の集積回路デバイスと、 を備え、 前記シーリングリングは、前記リッドウエハを前記デバイスウエハにシールし
    、前記ＭＥＭＳデバイスと前記１以上の集積回路デバイスとを封入する真空パッ
    ケージが与えられ、前記１以上のデバイス噛合パッドの各々は前記１以上のリッ
    ド噛合パッドの対応する１つに結合され、前記ボンディングパッドは、前記シー
    リングリングの周囲の外側を通るＭＥＭＳデバイスと１以上の集積回路デバイス
    とを含む真空パッケージ。
  23. 【請求項２３】 さらに、 前記シーリングリング上に形成された１以上のスペーサを備える請求項２２記
    載のデバイス。
  24. 【請求項２４】 １つのデバイスウエハ上に複数の集積回路デバイスを形成
    する工程と、 複数の第１のシーリングリングを形成する工程であって、前記複数の第１のシ
    ーリングリングの各々は１以上の集積回路デバイスを取り囲み、各第１のシーリ
    ングリングは１以上の前記複数の集積回路デバイスの周囲と前記１以上の集積回
    路デバイスの各々に結合された１以上のボンディングパッドとの間に配置される
    工程と、 リッドウエハ上に、前記複数の第１のシーリングに数および位置が対応する複
    数の第２のシーリングリングを形成する工程と、 各前記複数の第１のシーリングリングまたは各前記複数の第２のシーリングリ
    ングのいずれか上にシーリング層を形成する工程と、 前記デバイスウエハと前記リッドウエハとを整合させる工程であって、前記複
    数の第１のシーリングリングの各々は前記複数の第２のシーリングリングの前記
    対応する１つと整合し、前記デバイスウエハと前記リッドウエハとの間にギャッ
    プが残される工程と、 前記デバイスウエハを前記リッドウエハと真空環境下で噛合させ、前記複数の
    第１のシーリングリングと第２のシーリングリングの各々の内側で真空パッケー
    ジを形成させる工程であって、各真空パッケージは１以上の前記複数の集積回路
    デバイスを封入する工程と、 を含む集積回路デバイスを真空パッケージするための方法。
  25. 【請求項２５】 さらに、 前記リッドウエハ上に複数の空洞を形成する工程であって、前記複数の空洞の
    各々は前記複数の第２のシーリングリングの１つの内側に、およびそれに取り囲
    まれるように形成される工程と、 を含む請求項２４記載の方法。
  26. 【請求項２６】 複数の空洞を形成する工程が、前記リッドウエハ内で複数
    のピットをエッチする工程を含み、各ピッチは前記複数の第２のシーリングリン
    グの１つにより取り囲まれ、これにより前記複数の第２のシーリングリングの１
    つにより取り囲まれた空洞が残る請求項２５記載の方法。
  27. 【請求項２７】 複数の空洞を形成する前記工程が、 前記複数の集積回路デバイスに対応して、ウインドウウエハ内に複数の穴をエ
    ッチする工程と、 前記ウインドウウエハを前記リッドウエハに結合させ、前記複数の集積回路デ
    バイスに対応する複数の空洞を形成させる工程と、 を含む請求項２５記載の方法。
  28. 【請求項２８】 前記デバイスウエハを前記リッドウエハと噛合させる前記
    工程が、 前記整合させたデバイスウエハとリッドウエハとを真空チャンバ内に置く工程
    と、 前記真空チャンバ内で真空を発生させる工程と、 前記デバイスウエハとリッドウエハとの間のギャップを閉じ、これにより前記
    複数の第１のシーリングリングを前記複数の第２のシーリングリングと接触させ
    複数の真空パッケージを形成させる工程であって、各真空パッケージは１以上の
    前記複数の集積回路デバイスを封入する工程と、 を含む請求項２４記載の方法。
  29. 【請求項２９】 前記デバイスウエハを前記リッドウエハと噛合させる前記
    工程が、 前記整合させたデバイスウエハとリッドウエハを真空炉に入れる工程と、 前記真空炉内で真空を発生させる工程と、 前記真空炉を表面領域からの脱ガスが起こるのに十分な温度まで加熱すること
    により、前記デバイスウエハおよびリッドウエハの前記表面領域から脱ガスさせ
    る工程と、 前記デバイスウエハと前記リッドウエハとの間のギャップを閉じ、これにより
    前記複数の第１のシーリングリングを前記複数の第２のシーリングリングと接触
    させ、複数の真空パッケージを形成する工程であって、各真空パッケージは１以
    上の前記複数の集積回路デバイスを封入する工程と、 前記ギャップを閉じた後、デバイスウエハとリッドウエハのアセンブリを、前
    記複数の真空パッケージ上の熱応力を最小に抑えながら、後程行う前記複数の真
    空パッケージ内の表面からの脱ガスを最小に抑えるように決定された速度で冷却
    する工程と、 を含む請求項２４記載の方法。
  30. 【請求項３０】 シーリング層を形成する前記工程が、前記第２のシーリン
    グの各々上でインジウム圧縮シールを形成する工程を含む請求項２４記載の方法
    。
  31. 【請求項３１】 複数の第１のシーリングリングを形成する前記工程が、最
    初に複数の誘電体層リングを形成する工程を含み、前記複数の誘電体層リングの
    各々は１以上の集積回路デバイスを取り囲み、各誘電体層リングは前記１以上の
    集積回路デバイスの前記周囲と前記１以上の集積回路デバイスの各々に結合され
    た１以上のボンディングパッドとの間に配置される請求項２４記載の方法。
  32. 【請求項３２】 さらに、 前記第２のシーリングリングの各々内のリッドウエハの内面に反射防止コーテ
    ィングをコートする工程と、 前記リッドウエハの前記外表面に反射防止コーティングをコートする工程と、 を含む請求項２４記載の方法。
  33. 【請求項３３】 さらに、 前記複数の第２のシーリングリング上に１以上のスペーサを形成する工程を含
    む請求項２４記載の方法。
  34. 【請求項３４】 さらに、 前記リッドウエハ内に、前記デバイスウエハ上の前記ボンディングパッドと位
    置が対応する１以上のボンディングパッドチャネルを形成する工程を含む請求項
    ２４記載の方法。
  35. 【請求項３５】 さらに、 複数の真空パッケージを形成した後リッドウエハ内に複数のプローブアクセス
    チャネルを開く工程であって、前記複数のプローブアクセスチャネルにより複数
    の真空パッケージされた集積回路デバイスの試験を行うためのボンディングパッ
    ドへのアクセスが提供される工程と、 各集積回路デバイスに結合された前記ボンディングパッドをプローブすること
    により前記複数の真空パッケージされた集積回路デバイスの各々の試験を行う工
    程と、 試験後に、前記複数の真空パッケージされた集積回路デバイスを切断する工程
    と、 を含む請求項２４記載の方法。
  36. 【請求項３６】 １つのデバイスウエハ上に複数の集積回路デバイスを形成
    する工程と、 複数の第１のシーリングリングを形成する工程であって、前記複数の第１のシ
    ーリングリングの各々は１以上の集積回路デバイスを取り囲み、各第１のシーリ
    ングリングは前記１以上の複数の集積回路デバイスの周囲と前記１以上の集積回
    路デバイスの各々に結合された１以上のボンディングパッドとの間に配置される
    工程と、 リッドウエハ上に、前記複数の第１のシーリングリングに数および位置が対応
    する複数の第２のシーリングリングを形成する工程と、 各前記複数の第１のシーリングリングまたは各前記複数の第２のシーリングリ
    ングのいずれか上にはんだ層を析出させる工程と、 前記デバイスウエハと前記リッドウエハとを整合させる工程であって、前記複
    数の第１のシーリングリングの各々は前記複数の第２のシーリングリングの前記
    対応する１つと整合し、前記デバイスウエハと前記リッドウエハとの間にギャッ
    プが残される工程と、 前記デバイスウエハを前記リッドウエハと真空環境下で噛合させ複数の真空パ
    ッケージを形成する工程であって、各真空パッケージは１以上の前記複数の集積
    回路デバイスを封入する工程と、 を含む集積回路デバイスを真空パッケージするための方法。
  37. 【請求項３７】 さらに、 前記デバイスウエハを前記リッドウエハと噛合させる前に前記はんだ層を加熱
    する工程を含む請求項３６記載の方法。
  38. 【請求項３８】 はんだ層を析出させる工程が、前もって形成されたはんだ
    パターンを前記複数の第１のシーリングリングまたは前記複数の第２のシーリン
    グリングのいずれかと整合させて前記リッドウエハ上に配置する工程を含む請求
    項３６記載の方法。
  39. 【請求項３９】 はんだ層を析出させる工程が、前記リッドウエハに電気メ
    ッキし、前記はんだ層を析出させる工程を含む請求項３６記載の方法。
  40. 【請求項４０】 はんだ層を析出させる工程が、前記はんだ層の真空蒸着を
    含む請求項３６記載の方法。
  41. 【請求項４１】 はんだ層を析出させる工程が、無電解めっきを含む請求項
    ３６記載の方法。
  42. 【請求項４２】 １つのデバイスウエハ上に複数の集積回路デバイスを形成
    する工程と、 複数の第１のシーリングリングを形成する工程であって、前記複数の第１のシ
    ーリングリングの各々は１以上の集積回路デバイスを取り囲み、各第１のシーリ
    ングリングは前記１以上の複数の集積回路デバイスの周囲と、前記１以上の集積
    回路デバイスの各々に結合された１以上のボンディングパッドとの間に配置され
    る工程と、 リッドウエハ上に、前記複数の第１のシーリングに数および位置が対応する複
    数の第２のシーリングリングを形成する工程と、 各前記複数の第１のシーリングリングまたは各前記複数の第２のシーリングリ
    ングのいずれか上にはんだ層を形成する工程と、 前記デバイスウエハと前記リッドウエハとを整合させる工程であって、前記複
    数の第１のシーリングリングの各々は前記複数の第２のシーリングリングの前記
    対応する１つと整合し、前記デバイスウエハと前記リッドウエハとの間にギャッ
    プが残される工程と、 前記デバイスウエハを前記リッドウエハと真空環境下で噛合させ複数の真空パ
    ッケージを形成する工程であって、各真空パッケージは１以上の前記複数の集積
    回路デバイスを封入する工程と、 を含む集積回路デバイスを真空パッケージするための方法。
  43. 【請求項４３】 複数の第１のシーリングリングを形成する工程が、前記複
    数の第１のシーリングリングの各々上にはんだ接着表面を形成する工程を含む請
    求項４２記載の方法。
  44. 【請求項４４】 はんだ接着表面を形成する工程が、 チタンの層を析出させる工程と、 前記チタンの層上にパラジウムの層を析出させる工程と、 前記パラジウムの層上に金の層を析出させる工程と、 を含む請求項４３記載の方法。
  45. 【請求項４５】 複数の第２のシーリングリングを形成する工程が、リッド
    ウエハ上に、前記第１のシーリングリングと数および位置が対応する複数のはん
    だ接着表面を形成する工程を含む請求項４２記載の方法。
  46. 【請求項４６】 複数のはんだ接着表面を形成する工程が、 チタンの層を析出させる工程と、 前記チタンの層上にパラジウムの層を析出させる工程と、 前記パラジウムの層上に金の層を析出させる工程と、 を含む請求項４５記載の方法。
  47. 【請求項４７】 デバイスウエハ上に形成された、１以上の関連するボンデ
    ィングパッドを有する１以上の集積回路デバイスと、 前記デバイスウエハ上の、前記１以上の集積回路デバイスの周囲と、前記１以
    上の集積回路デバイスに結合された前記１以上のボンディングパッド間に形成さ
    れたシーリングリングと、 前記１以上の集積回路デバイスに対し真空セルを提供する、前記シーリングリ
    ングにシールされた真空パッケージリッドと、 を備える１以上の集積回路デバイスを含む真空パッケージ。
  48. 【請求項４８】 さらに、 前記シーリングリング上に形成された１以上のスペーサを備える請求項４７記
    載の真空パッケージ。
  49. 【請求項４９】 前記真空パッケージリッドが、その中に形成され、前記真
    空セルの前記体積を増大させるように動作することができる空洞を含み、これに
    より前記真空セル内の前記圧力レベルが減少する請求項４７記載の真空パッケー
    ジ。
  50. 【請求項５０】 １以上のスペーサを有し、基板材料上の指定された領域内
    にあり、１以上の集積回路デバイスを取り囲むシーリングリングと、 前記シーリング上のシーリング層と、 を備える集積回路デバイス用の真空パッケージ。
  51. 【請求項５１】 さらに、 前記シーリングリングとして指定された前記領域上に形成された誘電体層を備
    える請求項５０記載の真空パッケージ。
  52. 【請求項５２】 前記１以上のスペーサが、窒化珪素を含む請求項５０記載
    の真空パッケージ。
  53. 【請求項５３】 前記１以上のスペーサが、前記基板材料から形成される請
    求項５０記載の真空パッケージ。
  54. 【請求項５４】 前記シーリング層が、インジウム圧縮シールを含む請求項
    ５０記載の真空パッケージ。
  55. 【請求項５５】 前記シーリング層が、はんだ層を含む請求項５０記載の真
    空パッケージ。
JP2001556778A 2000-02-02 2001-02-01 集積回路コンポーネントを備えたマイクロ電気機械システムデバイスの真空パッケージの製造 Pending JP2003531475A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US09/496,826 US6479320B1 (en) 2000-02-02 2000-02-02 Vacuum package fabrication of microelectromechanical system devices with integrated circuit components
US09/496,826 2000-02-02
US09/496,820 US6521477B1 (en) 2000-02-02 2000-02-02 Vacuum package fabrication of integrated circuit components
US09/496,820 2000-02-02
PCT/US2001/003371 WO2001056921A2 (en) 2000-02-02 2001-02-01 Vacuum package fabrication of microelectromechanical system devices with integrated circuit components

Publications (1)

Publication Number Publication Date
JP2003531475A true JP2003531475A (ja) 2003-10-21

Family

ID=27052296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001556778A Pending JP2003531475A (ja) 2000-02-02 2001-02-01 集積回路コンポーネントを備えたマイクロ電気機械システムデバイスの真空パッケージの製造

Country Status (5)

Country Link
EP (1) EP1272422A2 (ja)
JP (1) JP2003531475A (ja)
KR (1) KR20030023613A (ja)
AU (1) AU2001234750A1 (ja)
WO (1) WO2001056921A2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013174A (ja) * 2005-06-30 2007-01-18 Avago Technologies Wireless Ip (Singapore) Pte Ltd キャップ内でビアコンタクトを通って、ずらされたコンタクタへと延びる、ｆｂａｒチップのウェハレベルパッケージングのためのコンタクトを形成する方法
JP2007144617A (ja) * 2005-11-22 2007-06-14 Honeywell Internatl Inc Ｍｅｍｓ装置パッケージング方法
JP2007331099A (ja) * 2006-06-14 2007-12-27 Magnachip Semiconductor Ltd Ｍｅｍｓ素子のパッケージ及びその製造方法
JP2009516598A (ja) * 2005-11-23 2009-04-23 ヴィーテイアイ テクノロジーズ オーワイ 微小電気機械部品を作製する方法および微小電気機械部品
JP2009516597A (ja) * 2005-11-23 2009-04-23 ヴィーテイアイ テクノロジーズ オーワイ 微小電気機械素子を作製する方法及び微小電気機械素子
JP2009519834A (ja) * 2005-12-16 2009-05-21 イノベイティブ マイクロ テクノロジー 隆起特徴部を有する金属合金を用いたウェハレベル気密接合
US7867807B2 (en) 2006-03-29 2011-01-11 Hamamatsu Photonics K.K. Method for manufacturing photoelectric converting device
JP2013543268A (ja) * 2010-10-21 2013-11-28 レイセオン カンパニー 入射放射線検出器パッケージング
JP2014534608A (ja) * 2011-09-09 2014-12-18 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド 一体型受動要素付きのバックプレート相互接続部
JP2020017717A (ja) * 2018-07-11 2020-01-30 三菱電機株式会社 パッケージ素子の製造方法およびパッケージ素子
WO2022239153A1 (ja) 2021-05-12 2022-11-17 三菱電機株式会社 気密パッケージ素子および素子モジュール

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AUPR245701A0 (en) 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd An apparatus (WSM10)
AUPR245601A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd An apparatus (WSM09)
AUPR245401A0 (en) 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd An apparatus (WSM07)
US6744114B2 (en) 2001-08-29 2004-06-01 Honeywell International Inc. Package with integrated inductor and/or capacitor
KR100442830B1 (ko) 2001-12-04 2004-08-02 삼성전자주식회사 저온의 산화방지 허메틱 실링 방법
US7026223B2 (en) 2002-03-28 2006-04-11 M/A-Com, Inc Hermetic electric component package
DE10214769A1 (de) * 2002-04-03 2003-10-16 Bosch Gmbh Robert Vorrichtung und Sensor zur Aufnahme von Lichtsignalen sowie Herstellungsverfahren
US6929974B2 (en) * 2002-10-18 2005-08-16 Motorola, Inc. Feedthrough design and method for a hermetically sealed microdevice
EP1460037A1 (en) * 2003-03-18 2004-09-22 SensoNor asa A multi-layer device and method for producing the same
US6897469B2 (en) 2003-05-02 2005-05-24 Athanasios J. Syllaios Sub-wavelength structures for reduction of reflective properties
US7045868B2 (en) * 2003-07-31 2006-05-16 Motorola, Inc. Wafer-level sealed microdevice having trench isolation and methods for making the same
US6774327B1 (en) * 2003-09-24 2004-08-10 Agilent Technologies, Inc. Hermetic seals for electronic components
US7034393B2 (en) * 2003-12-15 2006-04-25 Analog Devices, Inc. Semiconductor assembly with conductive rim and method of producing the same
US7608534B2 (en) 2004-06-02 2009-10-27 Analog Devices, Inc. Interconnection of through-wafer vias using bridge structures
US8217473B2 (en) 2005-07-29 2012-07-10 Hewlett-Packard Development Company, L.P. Micro electro-mechanical system packaging and interconnect
US7884289B2 (en) 2006-04-13 2011-02-08 Nxp B.V. Method for manufacturing an electronic assembly; an electronic assembly, a cover and a substrate
US8100012B2 (en) 2007-01-11 2012-01-24 Analog Devices, Inc. MEMS sensor with cap electrode
WO2009104910A2 (ko) * 2008-02-22 2009-08-27 (주)에스엠엘전자 접합용 구조물 및 이를 이용한 기판 접합 방법
US8618670B2 (en) * 2008-08-15 2013-12-31 Qualcomm Incorporated Corrosion control of stacked integrated circuits
US8956904B2 (en) 2008-09-10 2015-02-17 Analog Devices, Inc. Apparatus and method of wafer bonding using compatible alloy
US7981765B2 (en) 2008-09-10 2011-07-19 Analog Devices, Inc. Substrate bonding with bonding material having rare earth metal
KR101471386B1 (ko) * 2012-12-21 2014-12-11 포항공과대학교 산학협력단 기판 레벨 패키지 및 그 제조방법
KR101450012B1 (ko) * 2013-02-12 2014-10-15 한국과학기술원 차등 두께를 가지는 캡핑 부재를 포함하는 멤스 패키지, 멤스 웨이퍼 레벨 패키지 및 캡핑 부재를 포함하는 멤스 패키지의 제조 방법
US10329142B2 (en) * 2015-12-18 2019-06-25 Samsung Electro-Mechanics Co., Ltd. Wafer level package and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
US6359333B1 (en) * 1998-03-31 2002-03-19 Honeywell International Inc. Wafer-pair having deposited layer sealed chambers
EP0951069A1 (en) * 1998-04-17 1999-10-20 Interuniversitair Microelektronica Centrum Vzw Method of fabrication of a microstructure having an inside cavity
FR2780200B1 (fr) * 1998-06-22 2003-09-05 Commissariat Energie Atomique Dispositif et procede de formation d'un dispositif presentant une cavite a atmosphere controlee

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013174A (ja) * 2005-06-30 2007-01-18 Avago Technologies Wireless Ip (Singapore) Pte Ltd キャップ内でビアコンタクトを通って、ずらされたコンタクタへと延びる、ｆｂａｒチップのウェハレベルパッケージングのためのコンタクトを形成する方法
JP2007144617A (ja) * 2005-11-22 2007-06-14 Honeywell Internatl Inc Ｍｅｍｓ装置パッケージング方法
TWI447867B (zh) * 2005-11-22 2014-08-01 Honeywell Int Inc 微機電元件封裝方法
JP2009516597A (ja) * 2005-11-23 2009-04-23 ヴィーテイアイ テクノロジーズ オーワイ 微小電気機械素子を作製する方法及び微小電気機械素子
JP2014111308A (ja) * 2005-11-23 2014-06-19 Murata Electronics Oy 微小機械素子を作成する方法及び微小機械素子
JP2014131830A (ja) * 2005-11-23 2014-07-17 Murata Electronics Oy 微小電気機械部品を作製する方法および微小電気機械部品
JP2009516598A (ja) * 2005-11-23 2009-04-23 ヴィーテイアイ テクノロジーズ オーワイ 微小電気機械部品を作製する方法および微小電気機械部品
US8124435B2 (en) 2005-11-23 2012-02-28 Vti Technologies Oy Method for manufacturing a microelectromechanical component, and a microelectromechanical component
US8450816B2 (en) 2005-11-23 2013-05-28 Murata Electronics Oy Method for manufacturing a microelectromechanical component; and a microelectromechanical component
JP2009519834A (ja) * 2005-12-16 2009-05-21 イノベイティブ マイクロ テクノロジー 隆起特徴部を有する金属合金を用いたウェハレベル気密接合
US7867807B2 (en) 2006-03-29 2011-01-11 Hamamatsu Photonics K.K. Method for manufacturing photoelectric converting device
JP2007331099A (ja) * 2006-06-14 2007-12-27 Magnachip Semiconductor Ltd Ｍｅｍｓ素子のパッケージ及びその製造方法
JP2013543268A (ja) * 2010-10-21 2013-11-28 レイセオン カンパニー 入射放射線検出器パッケージング
JP2014534608A (ja) * 2011-09-09 2014-12-18 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド 一体型受動要素付きのバックプレート相互接続部
JP2020017717A (ja) * 2018-07-11 2020-01-30 三菱電機株式会社 パッケージ素子の製造方法およびパッケージ素子
JP7292077B2 (ja) 2018-07-11 2023-06-16 三菱電機株式会社 パッケージ素子の製造方法およびパッケージ素子
JP7507924B2 (ja) 2018-07-11 2024-06-28 三菱電機株式会社 パッケージ素子の製造方法およびパッケージ素子
WO2022239153A1 (ja) 2021-05-12 2022-11-17 三菱電機株式会社 気密パッケージ素子および素子モジュール

Also Published As

Publication number Publication date
WO2001056921A3 (en) 2002-03-07
AU2001234750A1 (en) 2001-08-14
EP1272422A2 (en) 2003-01-08
KR20030023613A (ko) 2003-03-19
WO2001056921A2 (en) 2001-08-09

Similar Documents

Publication Publication Date Title
JP2003531475A (ja) 集積回路コンポーネントを備えたマイクロ電気機械システムデバイスの真空パッケージの製造
US6479320B1 (en) Vacuum package fabrication of microelectromechanical system devices with integrated circuit components
US6521477B1 (en) Vacuum package fabrication of integrated circuit components
US7015074B2 (en) Vacuum package fabrication of integrated circuit components
JP7239796B2 (ja) 浮遊ダイパッケージ
US6429511B2 (en) Microcap wafer-level package
US6376280B1 (en) Microcap wafer-level package
US6452238B1 (en) MEMS wafer level package
EP2915190B1 (en) Integrated bondline spacers for wafer level packaged circuit devices
TW200817278A (en) Mems device and method of fabricating the same
US6465281B1 (en) Method of manufacturing a semiconductor wafer level package
JPH07221278A (ja) 固体撮像素子及びその製造方法
JPH05291388A (ja) 半導体ウエハ・レベル・パッケージ
JP2002521837A (ja) 密閉蓋を半導体ダイにシールする方法及び装置
CN105600738B (zh) 一种用于晶圆级封装的密闭结构及其制造方法
JP2012054553A (ja) 金属間化合物を含む封止用ビードを介する対象の組立体
TW201103107A (en) Method for packaging micromachined devices
US7524704B2 (en) Method for encapsulating a component, especially an electric or electronic component, by means of an improved solder seam
JP2005019966A (ja) 半導体装置及びその製造方法
US9718674B2 (en) Thin capping for MEMS devices
EP1199744B1 (en) Microcap wafer-level package
CN105347289A (zh) 适用于芯片级封装的密闭结构及其制造方法
JP2005516221A (ja) 加速度計製造方法
WO2009145726A1 (en) Micro electro mechanical device package and method of manufacturing a micro electro mechanical device package
CN102649536A (zh) 微加工组件结构强化及灵敏度提升的方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20051018