JP5873094B2 - 入射放射線検出器パッケージング - Google Patents

入射放射線検出器パッケージング Download PDF

Info

Publication number
JP5873094B2
JP5873094B2 JP2013535076A JP2013535076A JP5873094B2 JP 5873094 B2 JP5873094 B2 JP 5873094B2 JP 2013535076 A JP2013535076 A JP 2013535076A JP 2013535076 A JP2013535076 A JP 2013535076A JP 5873094 B2 JP5873094 B2 JP 5873094B2
Authority
JP
Japan
Prior art keywords
detector
lid
seal ring
substrate
opaque
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013535076A
Other languages
English (en)
Other versions
JP2013543268A (ja
JP2013543268A5 (ja
Inventor
グーチ，ローランド，ダブリュ
コシアン，トーマス，エー
ブラック，スティーブン，エイチ
ディエプ，ブー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2013543268A publication Critical patent/JP2013543268A/ja
Publication of JP2013543268A5 publication Critical patent/JP2013543268A5/ja
Application granted granted Critical
Publication of JP5873094B2 publication Critical patent/JP5873094B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02—Constructional details
    • G01J5/04—Casings
    • G01J5/041—Mountings in enclosures or in a particular environment
    • G01J5/045—Sealings; Vacuum enclosures; Encapsulated packages; Wafer bonding structures; Getter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本願は、入射放射線検出器のパッケージングに関する。
パッケージングされた焦点面（フォーカルプレーン）アレイは、検出器アレイと、関連付けられた基準検出器アレイ及び読み出し回路と、これら検出器アレイ、基準検出器アレイ及び読み出し回路をシール（密閉）する透過性のカバー（覆い）とを有する。カバーはシールリングを介してシールされ得る。シールリングは、透過性カバーに接触する第１のコンポーネントと、検出器アレイ、基準検出器アレイ及び読み出し回路を備えた基板に接触する第２のコンポーネントとの、２つのコンポーネントを有し得る。これら２つのコンポーネントは、これら２つのコンポーネントを共にシールするように、共にアライメントされてはんだ付けされ得る。
一部の状況において、透過性カバーの表面のうちの一方は、シールリングの２つのコンポーネントを形成するのに使用されるのと同じ金属（例えば、金）から製造されるのが典型的である赤外線シールド（遮蔽体）を含み得る。従って、赤外線検出器をシールするために使用されるはんだは、シールリングに対してと同じように、該シールドに対して濡れ性を有する。もし、はんだがシールリングからマイグレート（移動）してシールドに濡れ広がると、シールドは、より多くのはんだを当該シールド上に引き込み得る。これは、シールからはんだを枯渇させて気密シールを妨げてしまい得るとともに、潜在的に基準検出器アレイを回路短絡させてしまい得る。はんだがシールドまで濡れ広がることを防止する一般的な一手法は、各シールドの寸法を、対応する基準検出器アレイの寸法よりほんの僅かに大きくすることである。そして、シールリングは、接合プロセス中に押し出されるはんだがシールドまで濡れ広がることを防止するのに十分な隙間がシールリングとシールドとの間に存在するようにしながら、十分に大きく設計される。
特定の実施形態によれば、入射放射線検出器をパッケージングする方法、及びパッケージングされた入射放射線検出器が提供される。
特定の実施形態によれば、入射放射線検出器をパッケージングする方法は、少なくとも１つの検出器を覆うように構成された透明な蓋基板の第１表面に、不透明なはんだ耐性材料を堆積することを含む。当該方法はまた、蓋基板内に少なくとも１つのキャビティを形成することを含む。当該方法は更に、不透明なはんだ耐性材料上に少なくとも１つの気密シールリングの第１部分を形成することを含む。各気密シールリングの第１部分は、蓋基板内の対応するキャビティの周囲を囲む。当該方法はまた、前記少なくとも１つの気密シールリングの第１部分を、前記少なくとも１つの気密シールリングの第２部分とアライメントすることを含む。当該方法は更に、はんだを用いて、前記少なくとも１つの気密シールリングの第１部分を、前記少なくとも１つの気密シールリングの第２部分と接合することを含む。
特定の実施形態は、１つ以上の技術的利点をもたらし得る。例えば、一実施形態の１つの技術的利点は、１つ以上の基準検出器アレイを遮蔽するために使用される不透明層が、接合剤との接合に耐性を有し得ることである。これにより、接合剤が不透明層上に広がって基準検出器アレイ又は検出器アレイを短絡させる可能性が低減され得る。これは、基準検出器アレイを検出器アレイの一層近くに位置付けることを可能にし、それにより、パッケージングされた赤外線検出器を小型化することを可能にし得る。以下の説明、特許請求の範囲及び図面から、その他の技術的利点がただちに当業者に明らかになる。また、具体的な利点を以上にて挙げたが、様々な実施形態は、ここに挙げた利点の全て又は一部を含むこともあるし、これらの利点を含まないこともある。
特定の実施形態及びそれらの利点の更に十分な理解のため、以下の図を含む添付図面とともに以下の説明が参照される。
特定の実施形態に従った蓋ウェハ及び検出器ウェハを示す斜視図である。 特定の実施形態に従った単一の赤外線検出器の蓋の下側を示す上面図である。 特定の実施形態に従ったパッケージングされた赤外線検出器の一部を示す側面図である。 特定の実施形態に従った赤外線検出器をパッケージングする方法を示す図である。
図１は、特定の実施形態に従った蓋ウェハ及び検出器ウェハの斜視図を示している。蓋ウェハ１２０及び検出器ウェハ１１０は、パッケージングされた赤外線検出器１００の２つのコンポーネントとし得る。蓋ウェハ１２０は、検出器ウェハ１１０の基板上に形成された複数の異なる検出器アレイ１７０と基準検出器アレイ１９０とのカバーとして機能し得る。蓋ウェハ１２０と検出器ウェハ１１０は、蓋シールリング１６０が検出器シールリング１８０とアライメント（位置合わせ）されるようにアライメントされ得る。アライメントされたシールリングは、共に接合されて、複数の検出器アレイ１７０とそれらの対応する基準検出器アレイ１９０とを周囲環境からシールし得る。蓋ウェハ１２０の下側は、不透明層１３０を有する。不透明層１３０は２つの機能を提供し得る。第１に、不透明層１３０は、蓋ウェハと検出器ウェハとを共にシールするのに使用される接合剤と接合しないようにされ得る。例えば、接合剤がはんだである場合、はんだは不透明層１３０まで濡れ広がらない。第２に、不透明層１３０は、基準検出器アレイ１９０を、検出器アレイ１７０によって検出される入射放射線から遮蔽し得る。様々な構成要素の更なる特徴及び機能については後述する。
検出器ウェハ１１０は、好適な数の検出器アレイ１７０が上に形成された基板（例えば、シリコンベースの基板）を有し得る。検出器アレイの数は、蓋ウェハ１２０内のキャビティ（空洞、穴）１５０の数に一致し得る。
蓋ウェハ１２０は蓋基板１４０及び不透明層１３０を有し得る。蓋基板１４０は、検出器アレイ１７０を覆ってシールするために使用される何らかの好適なシリコン（例えば、チョクラルスキーシリコンウェハ、磁気閉じ込めチョクラルスキーシリコンウェハ、フローティングゾーンシリコンウェハ）とし得る。一部の実施形態において、蓋基板１４０はシリコン以外の材料を含んでいてもよい。一部の実施形態において、蓋基板１４０は、可視光及び赤外光（例えば、３μｍと１４μｍとの間の光）の双方を含む多様な波長の入射放射線に対して透過性とし得る。一部の実施形態において、蓋ウェハ１２０はおよそ２００μｍと１５００μｍとの間の厚さとし得る。例えば、特定の実施形態において、蓋ウェハ１２０はおよそ７２５μｍの厚さとし得る。一部の実施形態において、蓋ウェハ１２０は更なる層（レイヤ）を有していてもよい。例えば、蓋ウェハ１２０は、キャビティ１５０が内部に形成されたシリコン・オン・インシュレータ（ＳＯＩ）材料の層に接合されたフローティングゾーンシリコンの層を有し得る。
蓋ウェハ１２０は、蓋基板１４０内に形成された複数のキャビティ１５０を有し得る。各キャビティ１５０は、異なる１つの検出器アレイ１７０に対応することができ、対応する検出器アレイ１７０が該キャビティ内に適合（フィット）することができるように構成され得る（例えば、キャビティ１５０の長さ、幅及び深さは、検出器アレイ１７０の長さ、幅及び高さに基づき得る）。キャビティ１５０の深さは、検出器アレイ１７０の厚さと、検出器アレイ１７０と蓋基板１４０との間の所望の間隙の大きさとに応じて、様々にされ得る。キャビティ１５０は、対応する検出器アレイ１７０の上に延在し得るが、基準検出器アレイ１９０の上には延在しない。これは、不透明層１３０が基準検出器アレイ１９０を光及び／又は入射放射線から遮蔽することを可能にし得る。
キャビティ１５０は、不透明層１３０が蓋基板１４０上に堆積される前又は後の何れかに実行される多様な技術のうちの何れかを用いて、蓋基板１４０内に形成され得る。例えば、一部の実施形態において、先ず不透明層１３０が堆積され、その後、同じフォトリソグラフィマスクを用いて、不透明層１３０及び蓋基板１４０の双方内に（例えば、ディープ（深）反応性イオンエッチング技術を用いて）キャビティ１５０がエッチングされ得る。他の一例として、一部の実施形態において、キャビティ１５０が蓋基板１４０内に形成された後に、不透明層１３０が堆積されてもよい。そのような実施形態において、不透明層は、キャビティ１５０の周囲に堆積されてもよいし、全体に堆積された後にキャビティ１５０から除去されてもよい。シリコン層１４０がキャビティ１５０を通じて露出されるように不透明層１３０を堆積するその他の技術も使用され得る。
不透明層１３０は、蓋基板１４０の表面に堆積された、光学的且つ／或いは熱的に遮断する（例えば、赤外線）遮断層を有し得る。特定の実施形態において、不透明層１３０は、蓋ウェハ１２０と検出器ウェハ１１０とを共に接合するために使用される接合材の流れを制限し得る。接合材がシールリングを超えて広がることを防止することによって、不透明層１３０は、検出器シールリング１８０と基準検出器アレイ１９０との間の、より小さい間隙と、基準検出器アレイ１９０とキャビティ１５０のエッジとの間の、より小さい間隙と、を可能にし得る。これは、検出器ウェハ１１０のダイ数を増加させることが可能な、より小型の赤外線検出器設計（例えば、より小さいダイサイズ）を可能にし得る。一部の実施形態において、不透明層１３０はチタン−タングステン（ＴｉＷ）を有し得る。ＴｉＷは、例えばはんだ（例えば、金（８０％）−錫（２０％））等の接合材が濡れることを防止し得る。ＴｉＷはまた、概して不透明であり、光及び／又は入射放射線（例えば、赤外線）を遮断し得る。これは、不透明層１３０が基準検出器アレイ１９０を光及び／又は入射放射線から遮蔽することを可能にし得る。特定の実施形態において、不透明層１３０は、チタン（例えば、自然酸化膜又はその他処理による酸化層を有するチタン）、窒化チタン、又は、入射放射線を遮断し且つ接合剤との接合に抗い得るその他の好適材料を有していてもよい。実施形態に応じて、不透明層１３０は、キャビティ１５０が形成される前に蓋基板１４０（又はその一部）上に堆積され得る。一部の実施形態において、不透明層１３０及び蓋基板１４０内に、同じフォトリソグラフィマスクを用いて、キャビティ１５０が形成され得る。これは、別々のマスクを用いるのと比較して、製造工程数を削減し得る。同じマスクの使用はまた、不透明層１３０がキャビティ１５０のエッジに至るように堆積されることを可能にし得る。これは、基準検出器アレイ１９０に到達することが可能な光及び／又は入射放射線の内部反射の量を減少させ得る。
一部の実施形態において、不透明層１３０は２つ以上の点検用開口（図示せず）を有していてもよい。点検用開口は、接合前に蓋シールリング１６０と検出器シールリング１８０とのアライメントを視覚的に検査するために使用され得る観察窓を提供し得る。点検用開口はまた、接合後にアライメントを検査するために使用されてもよい。点検用開口は、不透明層１３０のあちこちの様々な箇所に配置され得る。例えば、一部の実施形態において、点検用開口は不透明層１３０の周縁部付近に配置され得る。他の一例として、点検用開口は、蓋シールリング１６０のうちの１つ、一部又は全ての近傍に配置されてもよい。
蓋シールリング１６０及び検出器シールリング１８０は、パッケージングされた赤外線検出器のシールリングの２つのコンポーネントとし得る。シールリングのこれら２つのコンポーネントは、赤外線検出器の構成要素を囲む如何なる形状の閉ループを形成してもよい。図示した実施形態において、蓋シールリング１６０はキャビティ１５０を囲み、検出器シールリング１８０は検出器アレイ１７０と基準検出器アレイ１９０とを囲む。これらシールリングの一方又は双方に接合剤が塗布されて、蓋シールリング１６０と検出器シールリング１８０との間のシールが形成され得る。
シールリングの双方のコンポーネントは、異なる金属の複数の層を有していてもよい。例えば、これらは、チタン（Ｔｉ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、及び金（Ａｕ）で構成され得る。その他の同様な金属が使用されてもよく、また、より少ない層又は更なる層が使用されてもよい。一部の実施形態において、蓋シールリング１６０は不透明層１３０上に形成され得る。そのような一実施形態において、不透明層１３０は、蓋シールリング１６０の複数の層のうちの１つを有していてもよい。特定の実施形態において、頂部層（例えば、各それぞれのウェハから最も離れた層）は、金、又は接合剤が容易に接合するその他の材料を有し得る。
検出器アレイ１７０は、例えば長波長赤外線検出器、短波長赤外線検出器、近赤外線検出器、又は熱的あるいはその他の方法で画像を捕捉することが可能なその他の検出器など、多様な異なる検出器のうちの何れかを含み得る。使用される検出器アレイ１７０の種類は、パッケージングされた赤外線検出器に意図される用途に依存し得る。例えば、パッケージングされた赤外線検出器は、ビデオカメラ、静止画像カメラ、前方監視赤外線システム（ＦＬＩＲ）、及びこれらに類するものに使用され得る。特定の実施形態において、各検出器アレイ１７０は、２次元アレイ状の個々の検出器を有し得る。個々の検出器の各々は独立に入射放射線に応答し得る。２次元アレイの寸法は、意図される用途に応じて様々とし得る。例えば、一部の実施形態において、２次元アレイは、６４０列×４８０行に配列された個々の検出器を有し得る。一部の実施形態において、検出器アレイ１７０は、マイクロボロメータ検出器アレイを有し得る。各マイクロボロメータは、入射放射線によって引き起こされる温度の変化による抵抗の変化を被り得る。
基準検出器アレイ１９０は、検出器アレイ１７０に使用される検出器のアレイと種類的に同様の検出器のアレイを有し得る。しかしながら、基準検出器アレイ１９０における検出器の数は、検出器アレイ１７０に使用される検出器の数より少なくされ得る。基準検出器アレイ１９０は、キャビティ１５０内及び／又は検出器アレイ１７０の基板の周囲温度を測定するために使用され得る。これらの測定は、検出器アレイ１７０によって生成される測定値を校正あるいは調整するために使用され得る。不透明層１３０が、基準検出器アレイ１９０を、検出器アレイ１７０によって検出される光及び／又は入射放射線から遮蔽し得る。これにより、より正確な周囲温度の測定を検出器アレイ１７０の検出器に関連付ける基準検出器アレイ１９０が提供される。
図２は、特定の実施形態に従った単一の赤外線検出器の蓋の下側の上面図を示している。鎖線は単に、基準検出器アレイ２９０及び検出器アレイ２７０の、蓋２２０のその他の構成要素に対する相対位置及びアライメントを示すために提示されている。
蓋２２０において、不透明層２３０は、蓋基板２４０の外縁からキャビティ２５０のエッジまで延在している。不透明層２３０とキャビティ２５０との間には、殆ど或いは全く隙間が存在していない。これは、光及び／又は入射放射線からの基準検出器アレイ２９０の効果的な遮蔽をもたらし得る。また、接合剤が不透明層２３０に接着する懸念がないので、シールリング２６０は、不透明層２３０の直上に、基準検出器アレイ２９０から比較的短い距離で形成され得る。これは、より小型のパッケージングされた入射放射線検出器を可能にし得る。
蓋シールリング２６０は不透明層２３０上に堆積されている。蓋シールリング２６０は、キャビティ２５０の周囲に完全なるループを形成している。不透明層２３０は、蓋２２０を検出器ウェハ（図示せず）にシールするために使用される接合剤に対して、耐性を有し、あるいは接合しない。例えば、接合剤がはんだを有する場合、不透明層２３０の材料（例えば、ＴｉＷ）は、はんだが不透明層２３０に濡れることを容易には可能にしない。はんだの表面張力は、はんだをシールリング内に保持する助けとなり得る。これは、蓋シールリング２６０の内側エッジと基準検出器アレイ２９０との間の距離、及び蓋シールリング２６０の内側エッジと不透明層２３０の内側エッジとの間の距離、を短縮することを可能にし得る。
図３は、特定の実施形態に従ったパッケージングされた赤外線検出器の一部の側面図を示している。パッケージングされた赤外線検出器３００は、蓋ウェハ３２０が検出器ウェハ３１０にシールされた完成後の（例えば、パッケージングされた）製品の一部を有している。シールされたキャビティ３５０内に、検出器アレイ３７０及び基準検出器アレイ３９０がある。一部の実施形態において、シールされたキャビティ３５０は気密シールされているとし得る。
蓋基板３４０は、動作要求に応じて多様な異なる波長のうちの何れかにある光及び／又は入射放射線に対して、実質的に透過性とし得る。これは、光及び／又は入射放射線が検出器アレイ３７０に到達することを可能にし得る。キャビティ３５０は、検出器アレイ３７０上に延在し得るが、基準検出器アレイ３９０の上には延在していない。不透明層３３０はキャビティ３５０のエッジまで延在し得る。一部の実施形態において、これは、同一のフォトリソグラフィマスクを用いて蓋基板３４０及び不透明層３３０の双方内にキャビティ３５０を形成することによって為され得る。基準検出器アレイ３９０は、不透明層３３０により、光及び／又は入射放射線から遮蔽され得る。
蓋ウェハ３２０及び検出器ウェハ３１０は、蓋シールリングと検出器シールリングとの間に配設された接合剤３６５を用いて共にシールされ得る。蓋シールリングは、不透明層３３０と、層３６０ａ及び３６０ｂを含んだ積層金属のスタック（積層体）とを有し得る。特定の実施形態において、不透明層３３０はチタン（例えば、自然酸化膜又はその他処理による酸化層を有するチタン、ＴｉＷ、窒化チタンなど）を有することができ、層３６０ａはニッケルを有することができ、層３６０ｂは金を有し得る。検出器シールリングは、層３８０ａ、３８０ｂ及び３８０ｃを含んだ積層金属のスタックを有し得る。一部の実施形態において、層３８０ｃはチタンを有することができ、層３８０ｂはニッケルを有することができ、層３８０ａは金を有し得る。例えば白金などのその他の材料も同様に用いられ得る。層３６０ｂ及び３８０ａはどちらも同じ材料（例えば、金）からなり得る。使用される材料は、接合剤３６５と容易に接合するものとし得る。例えば、はんだは金に容易に濡れ広がる。逆に、不透明層３３０に使用される材料は、接合剤が容易に接合しないように選択され得る。例えば、はんだは容易にはチタン−タングステンに濡れ広がらない。
特定の実施形態において、接合剤３６５、層３６０ｂ及び３８０ａ、並びに不透明層３３０に使用される材料は、接合剤３６５が層３６０ｂ及び３８０ａには容易に接合するが不透明層３３０には容易に接合しないように、連携して選択され得る。例えば、接合剤３６５は金−錫はんだ（例えば、金（８０％）−錫（２０％）はんだ）を有することができ、層３６０ｂ及び３８０ａは金を有することができ、そして、不透明層はチタン−タングステンを有することができる。動作上又は製造上のニーズに応じてその他の材料の組合せも用いられ得る。接合剤は層３６０ｂ及び３８０ａに容易に接合し得るが不透明層３３０には接合しないので、接合中にシールリングから外に広がり得る如何なる接合剤材料も、層３６０ｂ及び３８０ａと比較しての不透明層３３０の濡れ耐性により、シール内へと後戻りし得る。
ここまで、幾つかの異なる実施形態及び特徴を提示してきた。特定の実施形態は、動作ニーズ及び／又は部品制約に応じて、これらの特徴のうちの１つ以上を組み合わせ得る。これは、パッケージングされた赤外線検出器の、様々な団体及びユーザのニーズに対する大きな適応性を可能にし得る。一部の実施形態は更なる特徴を含み得る。また、赤外線検出器に焦点を当ててきたが、例えば微小電気機械システム（ＭＥＭＳ）デバイスなどのその他のデバイスも同様の特徴（例えば、接合剤との接合に耐性を有する層の使用）を有することができる。
図４は、特定の実施形態に従った赤外線検出器をパッケージングする方法を示している。この方法は、ステップ４１０にて、複数の検出器アレイの形成で開始する。複数の検出器アレイは、検出器ウェハの単一基板上に形成された独立した検出器アレイとし得る。各検出器アレイは、個々の検出器の２次元アレイを有し得る。例えば、個々の検出器はマイクロボロメータを有し得る。特定の実施形態は、その他の種類の赤外線検出器又はその他の種類の検出器を含み得る。
ステップ４１５にて、複数の基準検出器アレイが形成される。基準検出器アレイは、ステップ４１０で形成された検出器アレイと機能的に同様とし得る。しかしながら、各基準検出器アレイ内の検出器数は、検出器アレイ内の検出器数より少なくすることができ、基準検出器アレイは、光及び／又は入射放射線から遮蔽され得る。基準検出器アレイは、周囲温度（例えば、検出器アレイが上に形成された基板の温度）を指し示すものを提供するように構成され得る。ステップ４１０で形成された各検出器アレイは、ステップ４１５で形成された基準検出器アレイを、少なくとも１つ、又は一部の例において少なくとも２つ含み得る。
ステップ４２０にて、複数の検出器シールリングが形成される。各検出器シールリングは、対応する検出器アレイとそれに付随する基準検出器アレイとを取り囲み得る。例えば、検出器ウェハが２０個の検出器アレイを有する場合、２０個の検出器シールリングがステップ４２０で形成され得る。各シールリングは、検出器アレイとそれに付随する基準検出器とのサイズより僅かに大きくされ得る。検出器シールリングは、検出器アレイ及びそれに付随する基準検出器アレイをキャビティ内に気密シールするために使用され得るハーメチックシールの一構成要素とし得る。一部の実施形態において、キャビティは真空状態にされ得る。一部の実施形態において、検出器シールリングは複数の異なる材料のスタックを有していてもよい。例えば、そのスタックは、チタンニッケル金を含むことができ、金層がスタックの頂部（例えば、検出器アレイが上に形成された基板から最も離れた部分）にあるようにされ得る。一部の実施形態において、ステップ４１０乃至４２０は概して、検出器ウェハを形成することと見なされ得る。
ステップ４２５にて、蓋基板の表面に不透明材料が堆積される。蓋基板は、熱的且つ／或いは光学的に透明なシリコンウェハとし得る。一部の実施形態において、シリコン以外の材料を有していてもよい。不透明材料は、光及び／又は入射放射線を遮断するように構成され得る。不透明材料は、ステップ４５５（後述）で使用される接合剤との接合に対して耐性を有し得る。例えば、不透明材料は、溶融されたはんだが濡れない例えばチタン、チタン−タングステン又は窒化チタンなどの金属とし得る。
ステップ４３０にて、不透明層にフォトレジストマスクが設けられる。フォトレジストマスクは、蓋基板及び不透明材料の双方内にエッチングされるべきパターンを画成し得る。該パターンは、不透明材料内の複数のウィンドウ（窓）及び蓋基板内の複数のキャビティを含み得る。ウィンドウ及びキャビティの数は、ステップ４１０で形成された検出器アレイの数に一致し得る。
ステップ４３５にて、不透明材料内にウィンドウが形成され、ステップ４４０にて、蓋基板内にキャビティが形成される。ステップ４３５でウィンドウを形成する際、不透明材料の一部が除去され得る。同様に、蓋基板内にキャビティを形成する際、蓋基板の一部が除去され得る。キャビティは、蓋基板の総厚の一部を貫いて延在して、検出器アレイを覆うことになる蓋基板の少なくとも一部を残す。不透明材料内のウィンドウと蓋基板内のキャビティとの双方が、同一のフォトレジストマスクから形成され得る。これは、不透明材料内のウィンドウと蓋基板内のキャビティとの双方の寸法のうちの少なくとも２つが実質的に同等になって、不透明材料が蓋基板内のキャビティのエッジに至るまで延在すること、を確保する助けとなり得る。同一マスクの使用はまた、パッケージングされた赤外線検出器を製造するのに要する工程数を削減し得る。
不透明材料内のウィンドウと蓋基板内のキャビティとの双方が、ステップ４１５で形成された赤外線検出器と実質的にアライメントされ得る。これは、入射放射線（例えば、赤外線）が検出器アレイに到達することを可能にし得る。ウィンドウ及びキャビティはステップ４１５で形成された基準検出器アレイ上までは延在しないので、ウィンドウの形成後に残存する不透明材料は、入射放射線が基準検出器アレイに到達することを阻止するために使用され得る。キャビティが形成されると、ステップ４４５にて、フォトレジストマスクが除去される。
ステップ４５０にて、複数の蓋シールリングが形成される。蓋シールリングは、ステップ４２０で形成された検出器シールリングと同様の金属スタックを有していてもよい。例えば、この金属スタックは、チタン、ニッケル及び金を含み得る。一部の実施形態において、このスタックの底部層は上記不透明層を有していてもよい。例えば、不透明層がＴｉＷである場合、蓋シールリングの底部層はＴｉＷとなり得る。このスタックの残りの部分がニッケル及び金にされ得る。各蓋シールリングは、蓋基板内のキャビティ及び不透明材料内のウィンドウを、それらより僅かに大きくであるが、取り囲み得る。蓋基板内のキャビティと蓋シールリングのエッジとの間の間隙は、従来技術を用いて製造・パッケージングされる従来のようにカバーされる検出器アレイにおいてより、有意に小さくなり得る。蓋シールリングの形状は、ステップ４２０で形成される検出器シールリングの形状及びサイズに対応し得る。一部の実施形態において、ステップ４２５乃至４５０は概して、蓋ウェハを形成することと見なされ得る。
ステップ４５５にて、接合剤が塗布される。接合剤は、蓋シールリング、検出器シールリング、又はこれら双方、の何れかに塗布され得る。接合剤は、検出器ウェハを蓋ウェハにシールするために使用される如何なる種類の接合材料であってもよい。例えば、接合剤は、例えば金−錫はんだ（例えば、金（８０％）−錫（２０％）はんだ）などのはんだとし得る。特定の実施形態において、接合剤は、検出器シールリング及び蓋シールリングには接着するが上記不透明材料には接着あるいは接合しないようにされ得る。例えば、はんだの場合、接合剤は、検出器シールリング及び蓋シールリングに対しては容易に濡れ広がるが、上記不透明材料には濡れ広がらない。
ステップ４６０にて、検出器シールリングが蓋シールリングとアライメントされる。検出器シールリングと蓋シールリングとを位置合わせする際に、不透明材料内のウィンドウ及び蓋基板内のキャビティが、ステップ４１０で形成された検出器アレイと位置合わせされることになる。上述のように、これは、熱的且つ／或いは光学的に透過性の窓が検出器アレイのカバー（覆い）となることを可能にする。これは、光及び／又は入射放射線が検出器アレイに到達することを依然として可能にしながら、検出器アレイの保護を実現し得る。また、不透明層がキャビティ部を除いて蓋ウェハを覆っているので、その不透明材料により、光及び／又は入射放射線が基準検出器アレイに到達することを阻止することができる。
ステップ４６５にて、蓋ウェハが検出器ウェハと接合される。これにより、検出器アレイが内部に封止された、シールされた容積部が作り出され得る。接合剤としてはんだが使用される一部の実施形態において、ステップ４６５は、はんだを液体状態に溶融することを有し得る。液体状態において、はんだは上記不透明材料上まで広がり得る。しかしながら、上記不透明材料は接合剤と接合しないので（例えば、はんだは上記不透明材料に対して容易には濡れない）、はんだが冷え始めるときに、はんだはシールリング内に引き返し、それにより、シールリングの外へのはんだの広がりが低減あるいは排除され得る。これは、シールリングを基準検出器アレイ及び／又は検出器アレイに近付けることを可能にし得る。
図４に示したステップ群の一部は適宜、結合、変更あるいは削除されてもよく、また、更なるステップがフローチャートに追加されてもよい。さらに、ステップ群は、特定の実施形態の範囲を逸脱することなく、如何なる好適な順序で実行されてもよい。図４に示したステップ群は、特定の実施形態に関して実行されるステップ群の単なる一例であり、他の実施形態は、異なる順序に並べられた異なるステップ群を使用し得る。例えば、一部の実施形態において、蓋基板の表面に不透明材料が堆積される前に、蓋基板内にキャビティが形成されてもよい。そのような一実施形態において、（蓋基板内にキャビティが形成される）ステップ４４０は、（蓋基板の表面に不透明材料が堆積される）ステップ４２５の前に実行され得る。また、そのような一実施形態において、堆積される不透明材料は、キャビティを形成する蓋基板の部分上のみに堆積され得る。他の一例として、一部の実施形態において、この方法は、既に形成済みの検出器ウェハを受け入れることを含み得る。そのような状況においては、ステップ４１０、４１５及び／又は４２０は、検出器ウェハを受け入れる単一のステップで置換され得る。
特定の実施形態を詳細に説明してきたが、理解されるように、これらの実施形態には、本開示の精神及び範囲を逸脱することなく、様々なその他の変形、代用、組合せ、及び改変が為され得る。特定の実施形態は、添付の請求項の精神及び範囲に入る限りにおいて、そのような全ての変形、代用、改変及び変更を包含するものである。例えば、パッケージングされた赤外線検出器に含まれる多数の要素（例えば、キャビティ、検出器アレイ、基準検出器アレイ、シールリング、不透明層、及び接合剤）を参照して実施形態が説明されているが、これらの要素は、具体的な検出ニーズ又は製造ニーズに適合するよう、結合され、再編成され、変形され、あるいは位置変更され得るものである。また、これらの要素のうちの何れかが、適宜、互いに統合された内部コンポーネント、又は互いに別々の外部コンポーネントとして設けられてもよい。特定の実施形態は、これらの要素及びそれらの内部コンポーネントの構成における大きな柔軟性を企図するものである。

Claims (19)

  1. 入射放射線検出器をパッケージングする方法であって、
    検出器ウェハを形成する工程であり：
    検出器基板上に複数の検出器アレイを形成する工程であり、各検出器アレイが複数の個々の検出器を有する、工程；
    前記検出器基板上に複数の基準検出器アレイを形成する工程であり、前記複数の検出器アレイの各々に少なくとも１つの基準検出器アレイが付随する、工程；及び
    前記検出器基板上に複数の検出器シールリングを形成する工程であり、各検出器シールリングが少なくとも１つの検出器アレイと少なくとも１つの基準検出器アレイとを囲む、工程；
    を有する、検出器ウェハを形成する工程と、
    蓋ウェハを形成する工程であり：
    蓋基板の第１表面に不透明材料を堆積する工程；
    前記不透明材料内に複数のウィンドウを形成する工程；
    前記蓋基板内に複数のキャビティを形成する工程；及び
    前記不透明材料内に部分的に形成された複数の蓋シールリングを形成する工程であり、前記不透明材料は、前記複数の蓋シールリングの各蓋シールリングの少なくとも１つの層を有し、各蓋シールリングが前記不透明材料内の少なくとも１つのウィンドウを囲む、工程；
    を有する、蓋ウェハを形成する工程と、
    前記複数の検出器シールリングと前記複数の蓋シールリングとのうちの少なくとも一方に接合剤を塗布する工程と、
    前記複数の検出器シールリングを前記複数の蓋シールリングとアライメントする工程と、
    接合剤を用いて前記蓋ウェハ及び前記検出器ウェハを共に接合する工程であり、前記不透明材料は、前記接合剤が接着しない材料を有する、工程と、
    を有する方法。
  2. 前記不透明材料内の前記複数のウィンドウの各々の第１の寸法及び第２の寸法は、前記蓋基板内の前記複数のキャビティの各キャビティの第１の寸法及び第２の寸法と同等である、請求項１に記載の方法。
  3. 前記接合剤ははんだを有する、請求項１に記載の方法。
  4. 前記不透明材料はチタン−タングステンを有する、請求項１に記載の方法。
  5. 入射放射線検出器をパッケージングする方法であって、
    少なくとも１つの検出器を覆うように構成された透明な蓋基板の第１表面に、不透明材料を堆積する工程と、
    前記蓋基板内に少なくとも１つのキャビティを形成する工程と、
    前記不透明材料内に部分的に形成された少なくとも１つの気密シールリングの第１部分を形成する工程であり、前記不透明材料は、前記少なくとも１つの気密シールリングの少なくとも１つの層を有し、前記少なくとも１つの気密シールリングの該第１部分が、前記蓋基板内の対応するキャビティの周囲を囲む、工程と、
    前記少なくとも１つの気密シールリングの前記第１部分を、前記少なくとも１つの気密シールリングの第２部分とアライメントする工程であり、前記少なくとも１つの気密シールリングの前記第２部分は、前記少なくとも１つの検出器を有する基板に結合されている、工程と、
    はんだを用いて、前記少なくとも１つの気密シールリングの前記第１部分を、前記少なくとも１つの気密シールリングの前記第２部分と接合する工程であり、前記不透明材料は、前記はんだが濡れ広がらない材料を有する、工程と、
    を有する方法。
  6. 当該方法は更に、前記不透明材料内に少なくとも１つのウィンドウを形成する工程を有し、前記ウィンドウは、各検出器に対応する前記不透明材料の部分を除去したものであり、前記不透明材料の残部が、各検出器に付随する少なくとも１つの基準検出器を覆う、請求項５に記載の方法。
  7. 前記蓋基板内に前記キャビティを形成する工程は、
    フォトレジストマスクを設け、
    前記フォトレジストマスクに基づいて、前記不透明材料内にウィンドウを形成し、
    前記フォトレジストマスクに基づいて、前記蓋基板内に前記キャビティを形成し、且つ
    前記フォトレジストマスクを除去する
    ことを有する、請求項５に記載の方法。
  8. 前記キャビティは、検出器を覆うように構成された前記透明な蓋基板の第１表面に前記不透明材料を堆積する工程の前に、前記蓋基板内に形成される、請求項５に記載の方法。
  9. 前記透明な蓋基板の第１表面に前記不透明材料を堆積する工程は、前記透明な蓋基板の第１表面に、チタン−タングステンを有する不透明材料を堆積することを有する、請求項５に記載の方法。
  10. 前記検出器はマイクロボロメータ検出器のアレイを有する、請求項５に記載の方法。
  11. 前記少なくとも１つの気密シールリングの前記第１部分を形成する工程は、少なくとも二層の金属を堆積することを有し、該二層のうちの少なくとも一方は金を有する、請求項５に記載の方法。
  12. パッケージングされた入射放射線検出器であって、
    検出器と少なくとも１つの基準検出器とを覆う透明なシリコン層と、
    前記シリコン層に結合され且つ前記少なくとも１つの基準検出器を覆う不透明層であり、前記検出器を露出させる開口を含んだ不透明層と、
    前記不透明層内に部分的に形成され且つ前記不透明層に結合された蓋シールリングであり、前記不透明層が該蓋シールリングの少なくとも１つの層を有する、蓋シールリングと、
    前記検出器と前記少なくとも１つの基準検出器とを有する検出器基板と、
    前記検出器基板に結合された検出器シールリングと、
    前記蓋シールリングと前記検出器シールリングとを共に接合するように構成された接合層であり、前記不透明層の材料に接着しない接合剤を有する接合層と、
    を有するパッケージングされた入射放射線検出器。
  13. 前記透明なシリコン層内のキャビティであり、前記検出器とアライメントされるように前記シリコン層内に位置付けられたキャビティと、
    前記不透明層内のウィンドウであり、前記シリコン層内の前記キャビティとアライメントされて、前記検出器を露出させるように構成されたウィンドウと、
    を更に有する請求項１２に記載のパッケージングされた入射放射線検出器。
  14. 前記不透明層内に形成された複数の点検窓を更に有する請求項１２に記載のパッケージングされた入射放射線検出器。
  15. 前記透明なシリコン層内の前記キャビティ及び前記不透明層内の前記ウィンドウは、少なくとも２つの同等な寸法を有する、請求項１３に記載のパッケージングされた入射放射線検出器。
  16. 前記接合剤は、前記不透明層の前記材料に濡れ広がらないはんだを有する、請求項１２に記載のパッケージングされた入射放射線検出器。
  17. 前記不透明層の前記材料はチタン−タングステンを有する、請求項１２に記載のパッケージングされた入射放射線検出器。
  18. 前記検出器はマイクロボロメータ検出器のアレイを有する、請求項１２に記載のパッケージングされた入射放射線検出器。
  19. 前記蓋シールリングは少なくとも二層の金属を有し、該二層のうちの少なくとも一方は金を有し、且つ
    前記検出器シールリングは少なくとも二層の金属を有し、該二層のうちの少なくとも一方は金を有する、
    請求項１２に記載のパッケージングされた入射放射線検出器。
JP2013535076A 2010-10-21 2011-10-20 入射放射線検出器パッケージング Active JP5873094B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US40562110P 2010-10-21 2010-10-21
US61/405,621 2010-10-21
US13/275,635 2011-10-18
US13/275,635 US8809784B2 (en) 2010-10-21 2011-10-18 Incident radiation detector packaging
PCT/US2011/057021 WO2012054687A1 (en) 2010-10-21 2011-10-20 Incident radiation detector packaging

Publications (3)

Publication Number Publication Date
JP2013543268A JP2013543268A (ja) 2013-11-28
JP2013543268A5 JP2013543268A5 (ja) 2014-08-14
JP5873094B2 true JP5873094B2 (ja) 2016-03-01

Family

ID=45971785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013535076A Active JP5873094B2 (ja) 2010-10-21 2011-10-20 入射放射線検出器パッケージング

Country Status (6)

Country Link
US (1) US8809784B2 (ja)
EP (1) EP2630660B1 (ja)
JP (1) JP5873094B2 (ja)
IL (1) IL225715A (ja)
TW (1) TWI597859B (ja)
WO (1) WO2012054687A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103728025A (zh) * 2012-10-10 2014-04-16 中国科学院微电子研究所 一种非制冷红外成像焦平面阵列探测器
US8736045B1 (en) 2012-11-02 2014-05-27 Raytheon Company Integrated bondline spacers for wafer level packaged circuit devices
US9673169B2 (en) 2013-02-05 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a wafer seal ring
US9287188B2 (en) * 2013-02-05 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a seal ring structure
JP2014186006A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 赤外線撮像装置および赤外線撮像モジュール
NO2944700T3 (ja) * 2013-07-11 2018-03-17
JP5997393B2 (ja) * 2013-09-27 2016-09-28 京セラ株式会社 蓋体、パッケージおよび電子装置
JP6344555B2 (ja) * 2014-05-28 2018-06-20 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP6891202B2 (ja) * 2014-08-11 2021-06-18 レイセオン カンパニー 応力低減レイヤを有する密封されたパッケージ
CN106414309B (zh) * 2014-08-11 2020-02-28 雷声公司 具有应力减小层的气密性密封封装
JP6891203B2 (ja) * 2014-08-11 2021-06-18 レイセオン カンパニー 応力低減レイヤを有する密封されたパッケージ
US9334154B2 (en) 2014-08-11 2016-05-10 Raytheon Company Hermetically sealed package having stress reducing layer
US9508681B2 (en) * 2014-12-22 2016-11-29 Google Inc. Stacked semiconductor chip RGBZ sensor
US9756273B2 (en) * 2015-03-04 2017-09-05 Sensors Unlimited, Inc. Multi-tiered tamper-resistant assembly system and method
CN104779214A (zh) * 2015-04-16 2015-07-15 歌尔声学股份有限公司 集成传感器的封装结构
US9771258B2 (en) 2015-06-24 2017-09-26 Raytheon Company Wafer level MEMS package including dual seal ring
US20170081178A1 (en) * 2015-09-22 2017-03-23 Freescale Semiconductor, Inc. Semiconductor device package with seal structure
US9570321B1 (en) 2015-10-20 2017-02-14 Raytheon Company Use of an external getter to reduce package pressure
JP2018146263A (ja) 2017-03-01 2018-09-20 浜松ホトニクス株式会社 光検出器
CN107681017B (zh) * 2017-09-26 2019-04-09 中国科学院长春光学精密机械与物理研究所 一种自下而上生长AlGaN基紫外及深紫外探测器阵列的方法
JP7292077B2 (ja) * 2018-07-11 2023-06-16 三菱電機株式会社 パッケージ素子の製造方法およびパッケージ素子
US11515220B2 (en) * 2019-12-04 2022-11-29 Advanced Semiconductor Engineering, Inc. Semiconductor package structures and methods of manufacturing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5962854A (en) * 1996-06-12 1999-10-05 Ishizuka Electronics Corporation Infrared sensor and infrared detector
JP2003531475A (ja) * 2000-02-02 2003-10-21 レイセオン・カンパニー 集積回路コンポーネントを備えたマイクロ電気機械システムデバイスの真空パッケージの製造
US6521477B1 (en) * 2000-02-02 2003-02-18 Raytheon Company Vacuum package fabrication of integrated circuit components
US6876052B1 (en) * 2000-05-12 2005-04-05 National Semiconductor Corporation Package-ready light-sensitive integrated circuit and method for its preparation
US20040232535A1 (en) * 2003-05-22 2004-11-25 Terry Tarn Microelectromechanical device packages with integral heaters
EP1820211B1 (en) 2004-12-07 2012-08-01 Thunderbird Technologies, Inc. Gate engineered fermi-fets with strained silicon channel and manufacturing method
US7262412B2 (en) * 2004-12-10 2007-08-28 L-3 Communications Corporation Optically blocked reference pixels for focal plane arrays
US20060257785A1 (en) * 2005-05-13 2006-11-16 Johnson Donald W Method of forming a photoresist element
JP4937623B2 (ja) * 2006-03-29 2012-05-23 シチズンホールディングス株式会社 半導体装置の製造方法
US8115305B2 (en) * 2007-05-17 2012-02-14 Stats Chippac Ltd. Integrated circuit package system with thin profile
JP4665959B2 (ja) 2007-11-30 2011-04-06 日本電気株式会社 真空パッケージ
US8173471B2 (en) * 2008-04-29 2012-05-08 Solid State System Co., Ltd. Method for fabricating micro-electro-mechanical system (MEMS) device

Also Published As

Publication number Publication date
US20120096813A1 (en) 2012-04-26
IL225715A (en) 2017-10-31
EP2630660A1 (en) 2013-08-28
JP2013543268A (ja) 2013-11-28
TWI597859B (zh) 2017-09-01
IL225715A0 (en) 2013-06-27
WO2012054687A1 (en) 2012-04-26
EP2630660B1 (en) 2018-10-03
US8809784B2 (en) 2014-08-19
TW201234633A (en) 2012-08-16

Similar Documents

Publication Publication Date Title
JP5873094B2 (ja) 入射放射線検出器パッケージング
US10262913B2 (en) Wafer level package solder barrier used as vacuum getter
US8164191B2 (en) Semiconductor device
TWI614883B (zh) 具有黑色遮罩的晶片尺寸封裝之影像感測器封裝及相關封裝方法
JP6487032B2 (ja) 応力低減レイヤを有する密封されたパッケージ
TWI436118B (zh) 相機模組及其製造方法
CN105609514B (zh) 晶圆级封装式半导体装置，及其制造方法
US20160039665A1 (en) Hermetically sealed package having stress reducing layer
JP2020017717A (ja) パッケージ素子の製造方法およびパッケージ素子
TWI471897B (zh) 晶圓層級封裝聚焦平面陣列
JP6891202B2 (ja) 応力低減レイヤを有する密封されたパッケージ
JP6891203B2 (ja) 応力低減レイヤを有する密封されたパッケージ
JP2002006111A (ja) 撮像装置および実装装置
JP2009140948A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140620

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160114

R150 Certificate of patent or registration of utility model

Ref document number: 5873094

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250