JP2009140948A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】製造歩留りを低下させることなく、極めて容易に金属シールを用いた気密封止を行なうことができるＣＭＯＳ型固体撮像装置及びその製造方法を提供する。
【解決手段】ＣＭＯＳ型固体撮像素子２と、ＣＭＯＳ型固体撮像素子の受光領域３を囲繞する枠材５を介して配置されたガラス基板６とを備えるＣＭＯＳ型固体撮像装置１において、枠材が、ＣＭＯＳ型固体撮像素子２に形成された第１の下地金属層１０と、ガラス基板６に形成された第２の下地金属層１１と、第１の下地金属層と第２の下地金属層とを接続する接続金属層１２により構成されている。
【選択図】図１

Description

本発明は半導体装置及びその製造方法に関する。詳しくは、半導体チップに形成された受光領域が気密封止された半導体装置及びその製造方法に係るものである。

近年、電子機器の高機能化や軽薄短小化の要求に伴って、電子部品の高密度集積化や高密度実装化が進み、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサやＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ等、従来比較的大型のパッケージを用いていた素子においても、ＣＳＰ（チップサイズパッケージ）化が進められている。特に、センサ上のアクティブ面側にリブ材やスペーサーを用いてシールガラスを直接積層し中空構造を形成したパッケージが用いられるようになってきている（例えば、特許文献１、特許文献２参照。）。

ここで、特許文献１では、センサー本体と、センサー本体のアクティブ面の外側領域に配設された回廊形状の封止用枠体と、センサー本体のアクティブ面と間隙を設けて対向するように封止用枠体を介して固着された保護材とを備えたセンサチップが開示されており、ここでの封止用枠体はビーズを含有した絶縁樹脂部材とされている。

また、特許文献２では、センサチップ及び透明部材の両側にポリイミド膜を予め印刷形成し、両者をエポキシ接着剤で接着する構造が開示されている。

しかし、特許文献１や特許文献２に開示された様な、樹脂製のリブ材を用いた撮像素子においては、高温高湿試験などの信頼性試験や、温度差の激しい使用環境時に樹脂製リブ材を透過して中空構造内部に侵入した水分が透明部材に結露し曇りを発生することが考えられる。

ところで、透湿性を低減する手法として、無機材料や金属材料を用いてリブ材を構成する方法が開示されている（例えば、特許文献３、特許文献４及び特許文献５参照。）。

ここで、特許文献３では、ガラス等の透明部材をドライエッチング等の手法により成型し、リブ材と透明部材とを一体物として形成したものをソルダーペーストを用いてセンサチップと貼り合わせる構造が開示されている。なお、ソルダーペーストと透明部材を接合するために、透明部材のリブ対応部底面には銅とニッケルの積層薄膜を形成している。

また、特許文献４及び特許文献５では、リブ材としてコバールや４２アロイ等の低熱膨張金属をガラス等の透明部材に直接接合して用いることが例示されている。

なお、特許文献４及び特許文献５には、具体的な製造方法が開示されていないものの、この種の低熱膨張の合金をガラス等の上に直接形成するためには、予めプレス成型等により合金シートからリブ形状に打ち抜きを行ない、それをガラスと接合する方法や、特許文献６に記載されている様に、コバールと接合されるガラスの間に低融点ガラスを介在させる手法が一般的に考えられる。

特開２００６−１２８６４７号公報 特開２００６−２３１９２０号公報 特開２００６−２９５４８１号公報 特開２００２−２３１９２１号公報 特開平７−２０２１５２号公報 特公平１−２８５０４号公報

しかしながら、特許文献３に開示された技術では、ガラス等の透明部材と銅・ニッケル積層膜との密着性の確保が難しく、信頼性試験時や温度差の激しい使用環境において剥離が生じ、気密性が低下してしまうといった懸念がある。

また、特許文献４や特許文献５に開示された技術では、コバール等の合金とガラスの接着時にガラスにゆがみが生じる懸念がある。更には、コバール等の合金を用いるため予め成型された金属薄膜シートを用いる必要があり、中空部の厚みが数十ミクロン〜数百ミクロン程度と薄く、また、素子の小型化のためにリブ領域をできる限り狭くしなければならない昨今においては、リブ材自身にゆがみが生じてしまい製造歩留りが著しく低下する原因となっている。

本発明は以上の点に鑑みて創案されたものであって、製造歩留りを低下させることなく、極めて簡易に金属シールを用いた気密封止を行なうことができる半導体装置及びその製造方法を提供することを目的とするものである。

上記の目的を達成するために、本発明に係る半導体装置では、受光領域が形成された半導体チップと、前記受光領域を囲繞する枠材を介して前記受光領域の上方に配置された透明基板とを備える半導体装置において、前記枠材は、前記半導体チップに形成された第１の下地金属層と、前記透明基板に形成された第２の下地金属層と、前記第１の下地金属層と前記第２の下地金属層とを接続する接続金属層とを備える。

ここで、枠材が、半導体チップに形成された第１の下地金属層と、透明基板に形成された第２の下地金属層と、第１の下地金属層と第２の下地金属層とを接続する接続金属層とを備えるために、即ち、半導体チップに形成された第１の下地金属層と接続金属層とが接合され、透明基板に形成された第２の下地金属層とが接合されているために、半導体チップと枠材及び透明基板と枠材との密着性を容易に確保することができる。

また、透明基板本体の半導体チップ側表面のうち、第２の下地金属層の形成領域に対応して黒色層が形成されることによって、枠材による光の反射で発生するゴーストやフレアを抑制することができる。

更に、少なくとも黒色層を透明材料層で被覆することによって、黒色層を保護することができる。なお、透明材料層は少なくとも黒色層を被覆すれば充分であるために、透明基板本体の半導体チップ側表面のうち黒色層の形成領域のみに透明材料層を形成しても良いし、透明基板本体の半導体チップ側表面全面に透明材料層を形成しても良い。

また、上記の目的を達成するために、本発明に係る半導体装置の製造方法では、半導体チップと、該半導体チップに設けられた受光領域の上方に配置された透明基板とを備える半導体装置の製造方法において、半導体チップの受光領域を囲繞する領域に第１の下地金属層を形成する工程と、該第１の下地金属層上に第１の接続金属層を形成する工程と、透明基板の半導体チップ側表面のうち、半導体チップに形成された第１の下地金属層に対応する領域に第２の下地金属層を形成する工程と、該第２の下地金属層上に第２の接続金属層を形成する工程と、前記半導体チップの受光領域の上方に前記透明基板を配置すると共に、前記第１の接続金属層と前記第２の接続金属層を一体化する工程とを備える。

また、本発明に係る半導体装置の製造方法では、半導体チップと、該半導体チップに設けられた受光領域の上方に配置された透明基板とを備える半導体装置の製造方法において、半導体ウェーハに作り込まれた各半導体チップに設けられた受光領域を囲繞する領域に第１の下地金属層を形成する工程と、各半導体チップの前記第１の下地金属層上に第１の接続金属層を形成する工程と、透明基板の半導体ウェーハ側表面のうち、各半導体チップに形成された第１の下地金属層に対応する領域に第２の下地金属層を形成する工程と、該第２の下地金属層上に第２の接続金属層を形成する工程と、前記半導体ウェーハの各半導体チップに設けられた受光領域の上方に前記透明基板を配置すると共に、前記第１の接続金属層と前記第２の接続金属層を一体化することで、半導体装置の集合体を形成する工程と、該半導体装置の集合体を個片化する工程とを備える。

ここで、半導体チップに第１の下地金属層を形成し、この第１の下地金属層上に第１の接続金属層を形成すると共に、透明基板に第２の下地金属層を形成し、この第２の下地金属層上に第２の接続金属層を形成し、続いて、第１の接続金属層と第２の接続金属層とを一体化しているために、半導体チップに形成された第１の下地金属層と一体化された接続金属層（第１の接続金属層と第２の接続金属層を一体化した接続金属層、以下同じ。）が接合され、透明基板に形成された第２の下地金属層と接続金属層が接合されることとなり、半導体チップと接続金属層及び透明基板と接続金属層との密着性を容易に確保することができる。

本発明を適用した半導体装置では、半導体チップと枠材及び透明基板と枠材との密着性を容易に確保することができるために、信頼性試験時や温度差の激しい使用環境においても剥離が生じず、気密性を維持できると共に、透明基板内面に生じる曇りを抑制することができる。

また、本発明を適用した半導体装置の製造方法で得られる半導体装置では、半導体チップと接続金属層及び透明基板と接続金属層との密着性を容易に確保することができるために、信頼性試験時や温度差の激しい使用環境においても剥離が生じず、気密性を維持できると共に、透明基板内面に生じる曇りを抑制することができる。

以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図１は本発明を適用した半導体装置の一例であるＣＭＯＳ型固体撮像装置を説明するための模式図（図１（ａ）は模式的な断面図、図１（ｂ）は模式的な平面図）であり、ここで示すＣＭＯＳ型固体撮像装置１では、ＣＭＯＳ型固体撮像素子２の受光領域３を気密封止してパッケージ化したものである。なお、図１（ａ）は図１（ｂ）中符合ＡＡ'で示す位置における断面図である。

ここで、ＣＭＯＳ型固体撮像素子には、入射光に応じた量の信号電荷を蓄積するフォトダイオードから成る画素がマトリクス状に配列された受光領域３と、受光領域の周辺に位置して受光領域で蓄積した信号電荷の処理等の各種演算を行なう周辺領域４とを有する。なお、図中の符合１４は画素単位に形成されたマイクロレンズを示している。

また、ＣＭＯＳ型固体撮像素子の受光領域を囲繞する枠材５を介して受光領域の上方にはガラス基板６が配置されている。

なお、ガラス基板６には、ガラス基板本体７の半導体チップ側表面のうちの枠材の形成領域に対応して黒色層８が形成され、黒色層（例えばカーボンブラック分散樹脂などの有機系黒色材料等や、酸化クロムなどの無機系黒色材料等）の上層には透光性材料である透明樹脂層９（例えば、ポリオレフィン樹脂、エポキシ樹脂、アクリル樹脂等）が形成されている。

ここで、ガラス基板本体の半導体チップ側表面のうち、枠材の形成領域に対応して黒色層を形成しているのは、枠材による光の反射で発生するゴーストやフレアを抑制することを目的としたものであるが、ゴーストやフレアがそれほど問題とならない場合には、必ずしも黒色層を形成する必要はない。

また、黒色層の上層に透明樹脂層を形成しているのは、黒色層を保護すると共に後述する第２の下地金属層との密着性の向上を実現するためであるが、黒色層の保護及び第２の下地金属層との密着性がそれほど問題とならない場合には、必ずしも透明樹脂層を形成する必要はない。

また、枠材５は、ＣＭＯＳ型固体撮像素子に形成された第１の下地金属層１０（例えば、銅、ニッケル、チタン、金、クロムからなる群から選ばれる金属を少なくとも含む金属乃至は金属化合物層）と、ガラス基板に形成された第２の下地金属層１１（例えば、銅、ニッケル、チタン、金、クロムからなる群から選ばれる金属を少なくとも含む金属乃至は金属化合物層）と、第１の下地金属層と第２の下地金属層とを接続する接続金属層１２（例えば、スズ、インジウム、金、銅、ニッケル、銀からなる群から選ばれる金属を少なくとも含む金属乃至は金属化合物層）とから構成されている。更に、枠材の外周には、枠材に接して保護樹脂１３が塗布されている。

以下、上記の様に構成されたＣＭＯＳ型固体撮像装置の製造方法について説明を行なう。即ち、本発明を適用した半導体装置の製造方法の一例について説明を行なう。

本発明を適用したＣＭＯＳ型固体撮像装置の製造方法の一例では、先ず、図２（ａ）で示す様に、ＣＭＯＳ型固体撮像素子が作り込まれた半導体ウェーハ１５の表面に、スパッタリング法を用いてシード層として機能するためのチタン及び銅からなる金属層１６を形成する。

ここで、本実施例では、シード層として機能する層としてチタン及び銅から成る金属層を形成しているが、シード層として機能する層を形成する材料としては、金やニッケルを用いても良く、またこれらの金属材料を含む合金や導電性の窒化物等を形成しても良い。更に、本実施例では、スパッタリング法によってシード層として機能する層を形成しているが、必ずしもスパッタリング法によって形成する必要は無く、蒸着法等によって形成しても良い。

次に、図２（ｂ）で示す様に、汎用のフォトリソグラフィー技術及びエッチング技術を用いて、枠材の形成領域に開口部を有するレジストパターンが設けられためっきパターンレジスト１７を形成する。

続いて、汎用の電気めっき法を用いて、めっきパターンレジストに開口部が形成されることで露出しているシード層の部分に第１の下地金属層として機能するニッケル層１８を形成すると共に、ニッケル層の上層に第１の接続金属層として機能するインジウム層１９を形成する（図２（ｃ）参照。）。

なお、本実施例では、第１の下地金属層としてニッケル層を形成する場合を例に挙げて説明を行っているが、第１の下地金属層として、銅やチタン、金等の電気めっきが可能な他の金属を用いても良く、これらを含む合金を用いても良い。同様に、本実施例では、第１の接続金属層としてインジウム層を形成する場合を例に挙げて説明を行っているが、第１の接続金属層として、スズや金、銅、ニッケル等の電気めっきが可能な他の金属を用いても良く、これらを含む合金を用いても良い。

次に、図２（ｄ）で示す様に、めっきレジストパターンを剥離し、枠材の形成領域以外のシード層をエッチングによって除去する。シード層を除去することで、枠材の形成領域にシード層、第１の下地金属層及び第１の接続金属層の積層構造を得ることができる。

また、汎用のリフロー処理によって、第１の接続金属層の断面形状に曲率を持たせる（図３（ｅ）参照。）。

ここで、本実施例では、電気めっき法を用いて第１の下地金属層及び第１の接続金属層を形成する場合を例に挙げて説明を行っているが、第１の下地金属及び第１の接続金属層の形成方法は必ずしも電気めっき法である必要は無く、金属ペーストの印刷法等を用いて形成しても良い。

一方、ガラス基板の製造については、図３（ｆ）で示す様に、ガラス基板本体２０の表面に汎用のフォトリソグラフィー技術及びエッチング技術を用いて、枠材の形成領域に対応して黒色レジスト層２１を形成する。ここで、黒色レジスト層は黒色層の一例である。

また、本実施例では、汎用のフォトリソグラフィー技術及びエッチング技術を用いて黒色層を形成する場合を例に挙げて説明を行っているが、黒色層の形成方法としては必ずしもフォトリソグラフィー技術及びエッチング技術を用いる必要は無く、印刷法等を用いて形成しても良い。

次に、黒色レジスト層を覆う様にガラス基板本体の表面に厚さが１μｍ程度の透明樹脂層２２を形成する（図３（ｇ）参照。）。なお、ここでの透明樹脂としては、ポリオレフィン樹脂、エポキシ樹脂、アクリル樹脂等を用いることができ、後述する接合工程温度において透明性を確保することができるのであればいかなる樹脂材料であっても良い。

続いて、透明樹脂層の上層に、スパッタリング法を用いてシード層として機能するためのチタン及び銅からなる金属層２３を形成する（図３（ｈ）参照。）。

ここで、本実施例では、シード層として機能する層としてチタン及び銅から成る金属層を形成しているが、上述した半導体ウェーハにシード層を形成した場合と同様に、シード層として機能する層を形成する材料としては、金やニッケルを用いても良く、またこれらの金属材料を含む合金や導電性の窒化物等を形成しても良い。更に、本実施例では、スパッタリング法によってシード層として機能する層を形成しているが、必ずしもスパッタリング法によって形成する必要は無く、蒸着法等によって形成しても良い。

次に、図４（ｉ）で示す様に、汎用のフォトリソグラフィー技術及びエッチング技術を用いて、枠材の形成領域に開口部を有するレジストパターンが設けられためっきパターンレジスト２４を形成する。

続いて、汎用の電気めっき法を用いて、めっきパターンレジストに開口部が形成されることで露出しているシード層の部分に第２の下地金属層として機能するニッケル層２５を形成すると共に、ニッケル層の上層に第２の接続金属層として機能するインジウム層２６を形成する（図４（ｊ）参照。）。

なお、本実施例では、第２の下地金属層としてニッケル層を形成する場合を例に挙げて説明を行っているが、第２の下地金属層として、銅やチタン、金等の電気めっきが可能であるほかの金属を用いても良く、これらを含む合金を用いても良い。同様に、本実施例では、第２の接続金属層としてインジウム層を形成する場合を例に挙げて説明を行っているが、第２の接続金属層として、スズや金、銅、ニッケル等の電気めっきが可能なほかの金属を用いても良く、これらを含む合金を用いても良い。

次に、図４（ｋ）で示す様に、めっきレジスタパターンを剥離し、枠材の形成領域以外のシード層をエッチングによって除去する。シード層を除去することで、枠材の形成領域にシード層、第２の下地金属層及び第２の接続金属層の積層構造を得ることができる。

また、汎用のリフロー処理によって、第２の接続金属層の断面形状に曲率を持たせる（図４（ｌ）参照。）。

ここで、本実施例では、電気めっき法を用いて第２の下地金属層及び第２の接続金属層を形成する場合を例に挙げて説明を行っているが、上記した第１の下地金属層及び第１の接続金属層の形成方法の場合と同様に、第２の下地金属層及び第２の接続金属層の形成方法は必ずしも電気めっきである必要は無く、金属ペーストの印刷法等を用いて形成しても良い。

さて、上記の様にして得られたガラス基板を半導体ウェーハに設けられた各ＣＭＯＳ型固体撮像素子とフリップチップ方式で接続する。具体的には、各ＣＭＯＳ型固体撮像素子に形成した第１の接続金属層とガラス基板に形成した第２の接続金属層とを当接させた状態で、接続金属層として機能するインジウムの溶融温度である１５６℃以上の温度環境とすることで、ＣＭＯＳ型固体撮像素子に形成した第１の接続金属層（インジウム層）とガラス基板に形成した第２の接続金属層（インジウム層）とを溶融状態として接続し、複数のＣＭＯＳ型固体撮像装置が一体的に形成されたＣＭＯＳ型固体撮像装置の結合体を形成する（図５（ｍ）参照。）。

次に、半導体ウェーハをダイシングテープ（図示せず）に貼り合わせた状態で、ダイシングブレード２７でＣＭＯＳ型固体撮像装置の結合体を個片化する（図５（ｎ））。

続いて、個片化されたＣＭＯＳ型固体撮像装置を外部基板２８に搭載し、ＣＭＯＳ型固体撮像装置の外部電極２９と外部基板に設けられた電極（図示せず）とをボンディングワイヤー３０によって電気的に接続する（図５（ｏ）参照。）。

その後、保護樹脂３１で封止することによって、図５（ｐ）で示す様に、外部基板に搭載されたＣＭＯＳ型固体撮像装置を得ることができる。

また、本発明を適用したＣＭＯＳ型固体撮像装置の製造方法の他の一例では、先ず、図６（ａ）で示す様に、ＣＭＯＳ型固体撮像素子が作り込まれた半導体ウェーハ１５の表面に、スパッタリング法を用いてシード層として機能するためのチタン及び銅から成る金属層１６を形成する。

次に、図６（ｂ）で示す様に、汎用のフォトリソグラフィー技術及びエッチング技術を用いて、枠材の形成領域に開口部を有すると共に各ＣＭＯＳ型固体撮像素子の外部電極２９の形成領域に開口部を有するレジストパターンが設けられためっきパターンレジスト１７を形成する。

続いて、電気めっき法を用いて、めっきパターンレジストに開口部が形成されることで露出しているシード層の部分に第１の下地金属層として機能するニッケル層１８を形成すると共に、ニッケル層の上層に第１の接続金属層として機能するインジウム層１９を形成する（図６（ｃ）参照。）。

次に、めっきレジストパターンを剥離し、枠材の形成領域及びＣＭＯＳ型固体撮像素子の外部電極の形成領域以外のシード層をエッチングによって除去すると共に、汎用のリフロー処理によって、第１の接続金属層の断面形状に曲率を持たせる（図６（ｄ）参照。）。

一方、ガラス基板の製造については、上述した本発明を適用したＣＭＯＳ型固体撮像装置の製造方法の一例と全く同一の方法を用いて行なう。

さて、上記の様にして得られたガラス基板を半導体ウェーハの設けられた各ＣＭＯＳ型固体撮像素子とフリップチップ方式で接続してＣＭＯＳ型固体撮像装置の結合体を形成し（図７（ｅ）参照。）、半導体ウェーハをダイシングテープ（図示せず）に貼り合わせた状態で、ダイシングブレード２７でＣＭＯＳ型固体撮像装置の結合体を個片化する（図７（ｆ）参照。）。

続いて、個片化されたＣＭＯＳ型固体撮像装置にフレキ基板３２を貼り合わせる。具体的には、フレキ基板に設けられた電極（図示せず）とＣＭＯＳ型固体撮像素子の外部電極上に設けられた第１の接続金属層が電気的に接続する状態でＣＭＯＳ型固体撮像素子にフレキ基板を貼り合わせる（図７（ｇ）参照。）。

その後、保護樹脂３１で封止することによって、図７（ｈ）で示す様に、フレキ基板に貼り合わされたＣＭＯＳ型固体撮像装置を得ることができる。

ここで、上記した本発明を適用したＣＭＯＳ型固体撮像装置の製造方法の一例及び本発明を適用したＣＭＯＳ型固体撮像装置の製造方法の他の一例では、ＣＭＯＳ型固体撮像素子が作り込まれた半導体ウェーハにガラス基板を貼り合わせ、その後に、ダイシングブレードで個片化する場合を例に挙げて説明を行っているが、必ずしも半導体ウェーハの段階でガラス基板を貼り合わせる必要はなく、個片化されたＣＭＯＳ型固体撮像素子にガラス基板を貼り合わせても良い。

上記した本発明を適用したＣＭＯＳ型固体撮像装置では、ＣＭＯＳ型固体撮像素子に形成された第１の下地金属層及びガラス基板に形成された第２の下地金属層によって、接続金属層との密着性を充分に確保することができるために、信頼性試験時や温度差の激しい使用環境においても剥離が生じることがなく、更には気密性を維持することができ、樹脂枠材と比較すると透湿性の低減が実現するためにＣＭＯＳ型固体撮像装置内部の曇りも生じにくい。

また、透明部材の枠材に対応する領域に黒色層が形成されているために、枠材による光の反射で発生するゴーストやフレアを抑制することができる。

また、上記した本発明を適用したＣＭＯＳ型固体撮像装置の製造方法では、ＣＭＯＳ型固体撮像素子の受光領域の上方にガラス基板を貼り合わせた後に半導体ウェーハの個片化を行っているために、ＣＭＯＳ型固体撮像素子の受光領域にダイシング工程において生じるダストの付着を抑制することができる。
即ち、半導体ウェーハに作り込まれたＣＭＯＳ型固体撮像素子を分割して個片化し、個片化したＣＭＯＳ型固体撮像素子にガラス基板を貼り合わせる場合には、半導体ウェーハ状態からガラス基板を貼り合わせるまでの間に半導体ウェーハを個片化する工程（ダイシング工程）があり、こうしたダイシング工程においてＣＭＯＳ型固体撮像素子の受光領域へ切りくずなどがダストとして付着しやすく、ＣＭＯＳ型固体撮像素子の受光領域の表面を損傷することも考えられるのに対して、本発明を適用したＣＭＯＳ型固体撮像装置の製造方法では、半導体ウェーハ状態からガラス基板を貼り合わせるまでの間に半導体ウェーハを個片化する工程（ダイシング工程）が存在しないために、ＣＭＯＳ型固体撮像素子の受光領域へのダストの付着を抑制することができるのである。

本発明を適用したＣＭＯＳ型固体撮像装置を説明するための模式図である。 本発明を適用したＣＭＯＳ型固体撮像装置の製造方法の一例を説明するための模式図（１）である。 本発明を適用したＣＭＯＳ型固体撮像装置の製造方法の一例を説明するための模式図（２）である。 本発明を適用したＣＭＯＳ型固体撮像装置の製造方法の一例を説明するための模式図（３）である。 本発明を適用したＣＭＯＳ型固体撮像装置の製造方法の一例を説明するための模式図（４）である。 本発明を適用したＣＭＯＳ型固体撮像装置の製造方法の他の一例を説明するための模式図（１）である。 本発明を適用したＣＭＯＳ型固体撮像装置の製造方法の他の一例を説明するための模式図（２）である。

符号の説明

１ ＣＭＯＳ型固体撮像装置
２ ＣＭＯＳ型固体撮像素子
３ 受光領域
４ 周辺領域
５ 枠材
６ ガラス基板
７ ガラス基板本体
８ 黒色層
９ 透明樹脂層
１０ 第１の下地金属層
１１ 第２の下地金属層
１２ 接続金属層
１３ 保護樹脂
１４ マイクロレンズ
１５ 半導体ウェーハ
１６ 金属層
１７ めっきパターンレジスト
１８ ニッケル層
１９ インジウム層
２０ ガラス基板本体
２１ 黒色レジスト層
２２ 透明樹脂層
２３ 金属層
２４ めっきパターンレジスト
２５ ニッケル層
２６ インジウム層
２７ ダイシングブレード
２８ 外部基板
２９ 外部電極
３０ ボンディングワイヤー
３１ 保護樹脂
３２ フレキ基板

Claims (10)

1. 受光領域が形成された半導体チップと、前記受光領域を囲繞する枠材を介して前記受光領域の上方に配置された透明基板とを備える半導体装置において、
   前記枠材は、
   前記半導体チップに形成された第１の下地金属層と、
   前記透明基板に形成された第２の下地金属層と、
   前記第１の下地金属層と前記第２の下地金属層とを接続する接続金属層とを備える
   ことを特徴とする半導体装置。
2. 前記透明基板は、
   透明基板本体と、
   該透明基板本体の前記半導体チップ側表面のうち、前記第２の下地金属層の形成領域に対応して形成された黒色層と、
   少なくとも該黒色層を被覆する透明材料層とを備える
   ことを特徴とする請求項１に記載の半導体装置。
3. 前記枠材の外周に、同枠材に接して保護樹脂膜が形成された
   ことを特徴とする請求項１に記載の半導体装置。
4. 前記接続金属層は、前記第１の下地金属層及び前記第２の下地金属層とは異なる金属材料から成る
   ことを特徴とする請求項１に記載の半導体装置。
5. 半導体チップと、該半導体チップに設けられた受光領域の上方に配置された透明基板とを備える半導体装置の製造方法において、
   半導体チップの受光領域を囲繞する領域に第１の下地金属層を形成する工程と、
   該第１の下地金属層上に第１の接続金属層を形成する工程と、
   透明基板の半導体チップ側表面のうち、半導体チップに形成された第１の下地金属層に対応する領域に第２の下地金属層を形成する工程と、
   該第２の下地金属層上に第２の接続金属層を形成する工程と、
   前記半導体チップの受光領域の上方に前記透明基板を配置すると共に、前記第１の接続金属層と前記第２の接続金属層を一体化する工程とを備える
   ことを特徴とする半導体装置の製造方法。
6. 透明基板の半導体チップ側表面のうち、半導体チップに形成された第１の下地金属層に対応する領域に第２の下地金属層を形成する工程は、
   透明基板本体の半導体チップ側表面のうち、半導体チップに形成された第１の下地金属層に対応する領域に黒色層を形成する工程と、
   少なくとも前記黒色層を被覆する透明材料層を形成する工程と、
   前記透明材料層表面のうち、半導体チップに形成された第１の下地金属層に対応する領域に第２の下地金属層を形成する工程とを備える
   ことを特徴とする請求項５に記載の半導体装置の製造方法。
7. 一体化された前記第１の接続金属層と前記第２の接続金属層の外周に、一体化された第１の接続金属層と第２の接続金属層に接して保護樹脂膜を形成する工程を備える
   ことを特徴とする請求項５に記載の半導体装置の製造方法。
8. 半導体チップと、該半導体チップに設けられた受光領域の上方に配置された透明基板とを備える半導体装置の製造方法において、
   半導体ウェーハに作り込まれた各半導体チップに設けられた受光領域を囲繞する領域に第１の下地金属層を形成する工程と、
   各半導体チップの前記第１の下地金属層上に第１の接続金属層を形成する工程と、
   透明基板の半導体ウェーハ側表面のうち、各半導体チップに形成された第１の下地金属層に対応する領域に第２の下地金属層を形成する工程と、
   該第２の下地金属層上に第２の接続金属層を形成する工程と、
   前記半導体ウェーハの各半導体チップに設けられた受光領域の上方に前記透明基板を配置すると共に、前記第１の接続金属層と前記第２の接続金属層を一体化することで、半導体装置の集合体を形成する工程と、
   該半導体装置の集合体を個片化する工程とを備える
   ことを特徴とする半導体装置の製造方法。
9. 透明基板の半導体ウェーハ側表面のうち、各半導体チップに形成された第１の下地金属層に対応する領域に第２の下地金属層を形成する工程は、
   透明基板本体の半導体ウェーハ側表面のうち、半導体ウェーハの各半導体チップに形成された第１の下地金属層に対応する領域に黒色層を形成する工程と、
   少なくとも前記黒色層を被覆する透明材料層を形成する工程と、
   前記透明材料層表面のうち、半導体ウェーハの各半導体チップに形成された第１の下地金属層に対応する領域に第２の下地金属層を形成する工程とを備える
   ことを特徴とする請求項８に記載の半導体装置の製造方法。
10. 一体化された前記第１の接続金属層と前記第２の接続金属層の外周に、一体化された第１の接続金属層と第２の接続金属層に接して保護樹脂膜を形成する工程を備える
    ことを特徴とする請求項８に記載の半導体装置の製造方法。

Images