TW201630171A - 晶圓級封裝式半導體裝置及其製造方法 - Google Patents
晶圓級封裝式半導體裝置及其製造方法 Download PDFInfo
- Publication number
- TW201630171A TW201630171A TW104137624A TW104137624A TW201630171A TW 201630171 A TW201630171 A TW 201630171A TW 104137624 A TW104137624 A TW 104137624A TW 104137624 A TW104137624 A TW 104137624A TW 201630171 A TW201630171 A TW 201630171A
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- dam structure
- dam
- semiconductor device
- carrier
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 84
- 238000004519 manufacturing process Methods 0.000 title description 3
- 238000000034 method Methods 0.000 claims abstract description 105
- 238000007789 sealing Methods 0.000 claims abstract description 34
- 238000004806 packaging method and process Methods 0.000 claims abstract description 21
- 125000006850 spacer group Chemical group 0.000 claims description 65
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 24
- 238000005520 cutting process Methods 0.000 claims description 11
- 238000005538 encapsulation Methods 0.000 claims description 9
- 239000008393 encapsulating agent Substances 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- 239000003292 glue Substances 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 197
- 239000010410 layer Substances 0.000 description 28
- 239000011521 glass Substances 0.000 description 11
- 238000003491 array Methods 0.000 description 10
- 239000000565 sealant Substances 0.000 description 9
- 239000004593 Epoxy Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000007645 offset printing Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000012925 reference material Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 241000511976 Hoya Species 0.000 description 1
- 229920001486 SU-8 photoresist Polymers 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000708 deep reactive-ion etching Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/804—Containers or encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/026—Wafer-level processing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/806—Optical elements or arrangements associated with the image sensors
- H10F39/8063—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
一種封裝式半導體裝置，其包括一裝置晶粒，而裝置晶粒具有製造於其上的半導體裝置。與裝置晶粒相對的一載體層覆蓋半導體裝置。一壩體結構支撐在裝置晶粒上面的載體層，壩體結構是設置於其間。半導體裝置進一步包括用以附著壩體結構至裝置晶粒的一第一密封部，及用以附著壩體結構至載體層的一附著裝置。裝置晶粒、壩體結構、及載體層形成封住半導體裝置的一密封腔室。一種封裝方法，用於封裝形成於裝置晶圓上之半導體裝置，此封裝方法包括：形成一組件，而此組件包括一載體晶圓及在其上之多個壩體結構。在形成組件的步驟之後，此封裝方法附著這些壩體結構至裝置晶圓，以形成個別的多個封裝式半導體裝置。
Description
本發明涉及晶圓級晶片尺寸的半導體裝置封裝技術，特別地，是關於在一裝置晶圓上的互補式金氧半導體(CMOS)影像感測器的封裝。
利用CMOS技術製造的晶圓級晶片尺寸(Wafer-Level Chip-Scale,WL-CS)封裝的照相機，已被合併應用於高容量消費性產品中的照相機，例如：移動裝置和汽車。此種照相機包括具有一畫素陣列的一CMOS影像感測器，其中每一畫素包括一可聚光的微透鏡。在一微透鏡上發生污染狀況，微透鏡能夠將其黏附並使相關的畫素失效。因此，WL-CS封裝的一個功能是隔絕在晶圓上的每個CMOS影像感測器遠離污染。晶圓級封裝技術無法與這些微透鏡接觸，以防發生損壞它們的危險，而且此封裝技術必須是光學透明的，使得CMOS影像感測器上的光入射不會被過濾。
圖1描繪在一裝置晶圓122上方的一載體晶圓124，裝置晶圓122包括多個晶粒101所組成的陣列，每個晶粒包括在其上的一半導體裝置。在圖1的實施例中，該半導體裝置是一CMOS影像感測器，其包括一微透鏡陣列100。裝置晶圓122可由矽、矽鍺、矽碳化物或在技術領域中使用的類似材料所形成。載體晶圓124是WL-CS封裝的一部分，其可由玻璃、塑膠，或不阻礙在晶粒101上的半導體裝置的操作的任何材料所形成。在圖1的實施例中，載體晶圓124是光學透明的，使得到達微透鏡陣列100的光不會顯著地被過濾。
切割一組件將導致WL-CS封裝的影像感測器，如圖2中之現有技術的WL-CS封裝影像感測器290，其中組件包括由載體晶圓124所封裝之裝置晶圓122。圖2是Badehi的6,777,767號美國專利所揭露的WL-CS封裝影像感測器290的剖面圖。一微透鏡陣列207被配置在一基板202，其被連接至導電墊212。導電墊212是被電性地連接到電接點208，此電接點是被電性地連接到一導電凸緣210。一環氧物204將基板202黏合至一底部封裝層206。間隔元件
216將一玻璃封裝層224從微透鏡陣列207分開，形成一微透鏡陣列腔室220。一環氧封膠218密封具有一腔室高度221的腔室220。在此腔室高度221的方向，環氧封膠218在玻璃封裝層224和電接點208之間的腔室220，以及在玻璃封裝層224和基板202之間的腔室220進行橋接。
WL-CS封裝影像感測器290的一限制是，在製造過程中，例如在表面黏著製程(suface mounting process)期間，導電墊212、間隔元件216，和環氧封膠218的熱膨脹係數(Coefficient of Thermal Expansion,CTE)是足夠地不同，導致隨溫度變化而可發生層間剝離(delamination)。Weng等人的7,528,420號美國專利，藉由將凹槽應用至一載體晶圓324中以處理此種限制，如圖3所示。載體晶圓324被接合至一裝置晶圓322。載體晶圓324包括凹槽316，其導致每個微透鏡腔室320封住(enclose)個別的一微透鏡陣列307。凹槽316被光刻地蝕刻到載體晶圓324中。每個微透鏡腔室320具有一腔室高度321。
一種封裝式半導體裝置，包括一裝置晶粒，此裝置晶粒具有在其上製造的一半導體裝置。相對此裝置晶粒的一載體層覆蓋此半導體裝置。一壩體結構支撐在此裝置晶粒上面的載體層，而此壩體結構是位於其之間。此封裝式半導體裝置還包括一第一密封部以及一附著裝置，第一密封部是用於附著壩體結構至裝置晶粒，附著裝置是用於附著壩體結構至載體層。此裝置晶粒、此壩體結構、及此載體層形成一密封腔室，此密封腔室封住該半導體裝置。既非第一密封部，亦非用以附著壩體結構至載體層的附著裝置，也非它們其中的一組合，獨立地橋接裝置晶粒與載體層之間的一縫隙(gap)。
一種封裝方法，用於封裝數個半導體裝置，這些半導體裝置是形成於一裝置晶圓上，此方法封裝包括形成一組件，此組件包括一載體晶圓及在其上之數個壩體結構。在形成組件的步驟之後，此封裝方法將這些壩體結構附著至裝置晶圓，以形成個別的數個封裝式半導體裝置。
100、207、307、407、407(1)、407(2)、407(3)、407(4)、407(5)‧‧‧微透鏡陣列
101‧‧‧晶粒
122、322、422‧‧‧裝置晶圓
124、324、424‧‧‧載體晶圓
202‧‧‧基板
204‧‧‧環氧物
206‧‧‧底部封裝層
208‧‧‧電接點
210‧‧‧導電凸緣
212‧‧‧導電墊
216‧‧‧間隔元件
218‧‧‧環氧封膠
220、320、620、1220、1420‧‧‧腔室
221、321、621‧‧‧腔室高度
224‧‧‧玻璃封裝層
290‧‧‧封裝影像感測器
316‧‧‧凹槽裝置晶圓
336‧‧‧表面
436、836、1226‧‧‧間隔晶圓
500、900、1100‧‧‧方法
501-513、550、902-914、950、1102-1114、1150‧‧‧步驟
601、606、608、609、1202、1204、1210‧‧‧剖面圖
612‧‧‧封裝晶圓組件
615‧‧‧壩體結構表面
616‧‧‧共享壁壩體結構
656‧‧‧壩體結構
617‧‧‧光阻區域
618、1218‧‧‧第一密封部
626‧‧‧間隔晶圓
628‧‧‧第二密封部
629、1319‧‧‧切割線
650、1212、1214、1450‧‧‧封裝式半導體裝置
652‧‧‧裝置晶粒
654‧‧‧載體層
694A、694A'‧‧‧剖面
706‧‧‧區段
866‧‧‧孔徑
1016(1)、1016(2)、1216、1316(1)‧‧‧專用壁壩體結構
1346(1)‧‧‧共享壁壩體結構
1019‧‧‧通道
1217‧‧‧光阻區域
1236‧‧‧封膠
1252‧‧‧裝置晶粒
1254‧‧‧載體層
1256‧‧‧密封部
1322‧‧‧晶圓
1446、1446(1)‧‧‧外壁壩體結構
1494A、1494A'‧‧‧剖面
圖1描繪在一裝置晶圓上面的一載體晶圓，裝置晶圓包括多個晶粒所組成的陣列，每個晶粒包括一半導體裝置。
圖2是一第一先前技術的WL-CS封裝影像感測器的一剖面圖。
圖3是一第二先前技術的WL-CS封裝影像感測器的一剖面圖。
圖4是一實施例中，在載體晶圓和一裝置晶圓之間的一間隔晶圓的一透視圖，其中，裝置晶圓具有形成於其上的一CMOS影像感測器陣列。
圖5是一實施例中，說明一半導體裝置的晶圓級封裝之一第一方法的流程圖。
圖6繪示一實施例中，一CMOS影像感測器的晶片級封裝的剖面圖，此剖面圖是對應圖5所示之方法步驟。
圖7繪示一實施例中，配置在一載體晶圓上的共享壁壩體結構之一平面圖。
圖8繪示一實施例中，在載體晶圓和一裝置晶圓之間的一孔徑間隔晶圓的一透視圖，此裝置晶圓具有形成於其上的一CMOS影像感測器陣列。
圖9繪示一實施例中，說明一半導體裝置的晶圓級封裝之一第二方法的流程圖。
圖10繪示一實施例中，配置在一載體晶圓上的專用壁壩體結構之一平面圖。
圖11繪示一實施例中，說明使用專用壁壩體結構的一半導體裝置的晶圓級封裝之一方法的流程圖。
圖12繪示一實施例中，微透鏡陣列的晶圓級封裝的剖面圖，此剖面圖是對應圖11所示之方法步驟。
圖13繪示一實施例中，配置在一載體晶圓上的共享壁壩體結構之一平面圖，其中，一共享壁壩體結構圍繞每個專用壁壩體結構。
圖14A和圖14B分別繪示一實施例中，一封裝半導體裝置的一平面圖和一剖面圖，其中此封裝半導體裝置具有一專用壁壩體結構及圍繞的一外壁壩體結構。
微透鏡腔室320的一缺點是，若同時希望達到各向異性(anisotropy)及光學品質的光透射表面(例如，表面336)而蝕刻載體晶圓324，則需要一乾蝕刻製程，其具有相對緩慢的蝕刻速率。
被限定的腔室高度是習知微透鏡腔室的第二個缺點，例如微透鏡腔室320。微透鏡腔室320的高度被載體晶圓324的厚度所限制。舉例來說，Schott
的MEMpax®玻璃晶圓製品的厚度，其最大標準的厚度為700微米(μm)。此外，增加腔室高度321，例如，透過增加對載體晶圓324的蝕刻深度，則會同時增加生產成本及實現可接受的蝕刻均勻性的難度。製作高度從大約200微米到800微米的腔室高度之能力，可透過精確地放置微透鏡陣列307來改進影像感測器之性能，其中微透鏡陣列307是在一照相機成像透鏡的焦點平面，而照相機成像透鏡是軸向對準於微透鏡陣列307。
本發明揭示封裝式半導體裝置及相關的方法，其潛在地減少如前述與不匹配的熱膨脹係數相關的層間剝離問題。這些裝置和方法，也有利於保持抗化學腐蝕性和載體晶圓的光學品質，同時提供更大的腔室高度。
圖4是一載體晶圓424和一裝置晶圓422之間之一間隔晶圓436的一透視圖，其中此裝置晶圓422具有形成於其上的CMOS影像感測器陣列。每個CMOS影像感測器包括一微透鏡陣列407。載體晶圓424和裝置晶圓422分別與圖1中的載體晶圓124和裝置晶圓122類似。
載體晶圓424可由具有工程化以匹配矽的熱膨脹係數(CTE)的一玻璃形成。此種玻璃包括來自康寧(Corning)公司(康寧，紐約州，美國)的Corning®半導體玻璃晶圓、來自豪雅(Hoya Corporation)(聖克拉拉，加州，美國)的SD-2基板，和來自肖特集團(Schott AG)(美茵茨，德國)的MEMpax®。在150℃至450℃之間，這些材料的熱膨脹係數約為3.5ppm/K。這些材料和矽的CTE之間的相對差異是小於矽的CTE的15%。
本發明在此揭示的方法中，間隔晶圓436是處理以形成類似於腔室220(圖2)和腔室320(圖3)的腔室部分。為了避免發生與WL-CS封裝影像感測器290相關的層間剝離風險，用於間隔晶圓436的候選材料包括矽、玻璃或在本領中使用的其他材料，其在溫度20℃和450℃之間，具有與載體晶圓424及裝置晶圓422之其中一者或二者的CTE實質地匹配之CTE。這裡，“實質地匹配”或“實質地等於”意指在溫度20℃和450℃之間，某種材料和參考材料(例如：矽)的CTE之間的相對差異是小於參考材料的CTE的15%。
如上述間隔晶圓436的CTE實質地相匹配於載體晶圓424及裝置晶圓422之其中一者或二者的要求，至少一些光阻材料(如作為間隔晶圓436的候選材料)是不合格的。例如：MicroChem公司引證其的SU-8光阻為具有52ppm/K的CTE，這超過上述具有工程化以匹配矽的CTE之商用型玻璃的十
倍以上。
圖5是說明一半導體裝置的晶圓級封裝之一實施例方法500的一流程圖。圖6的剖面圖繪示一半導體裝置(一CMOS影像感測器)的晶片級封裝，此剖面圖是對應於方法500的步驟。最好搭配以下的說明一起來看圖5和圖6。
在步驟510中，方法500形成包括一載體晶圓和多個壩體結構在其上的一組件。在方法500的一實施例中，步驟510包括步驟501、502、504和505。
在步驟501中，方法500在載體晶圓和間隔晶圓的其中一者或兩者上配置一個或多個第一密封部。在步驟501的一實施例中，方法500在間隔晶圓436上形成多個第一密封部618，如圖6的剖面圖601所示。在步驟501的一第二實施例中，方法500在載體晶圓424上形成多個第一密封部618。在步驟501的一第三實施例中，方法500形成一第一密封部618於間隔晶圓436上，及一第一密封部618於載體晶圓424上。第一密封部618可以是封膠材料之一連續部分，其中，例如，此封膠材料形成一網格圖案。
第一密封部618可經由網版印刷法、滾筒印刷法、膠印刷法，或在晶圓黏著接合(adhesive wafer bonding)領域中的其他已知方法而被施加。用於第一密封部618的候選材料包括世界搖滾(World Rock)8700系列(協立化學Kyoritsu Chemical & Co.,Ltd.，東京，日本)和EMCAST 1748-S(電子材料公司Electronic Materials,Inc.，布雷肯里奇，科羅拉多州，美國)。第一密封部618可由不同於間隔晶圓436材料的其他材料所形成。
在步驟502中，方法500附著間隔晶圓到載體晶圓上。在步驟502的一實施例中，方法500以第一密封部618接合載體晶圓424到間隔晶圓436上，如圖6的剖面圖601。
在可選的步驟504中，方法500將間隔晶圓變薄。將間隔晶圓變薄之技術，使得形成於步驟510的壩體結構之高度可精確控制。變薄技術包括但不限於機械研磨、化學機械拋光、濕蝕刻及乾化學蝕刻。在步驟504的一實施例中，方法500將間隔晶圓436變薄，以產生變薄的間隔晶圓626，如剖面圖606所示。
在步驟505中，方法500光刻地圖案化間隔晶圓以形成多個壩體
結構。在方法500的一實施例中，步驟505包括步驟506、508和509。
在步驟506中，方法500沉積一光阻層在變薄的間隔晶圓上。在步驟506的一實施例中，方法500沉積一光阻層627在變薄的間隔晶圓626上，如剖面圖606所示。光阻層627可以是習知領域中的一正光阻劑或一負光阻劑。
在步驟508中，方法500透過一光罩對光阻層曝光以產生多個光阻區域。在步驟508的一實施例中，方法500透過一光罩對光阻層627曝光以產生多個光阻區域617，如剖面圖608所示。
在步驟509中，方法500蝕刻間隔晶圓且顯影(develop)光阻區域以形成多個壩體結構。在步驟509中的一實施例中，方法500蝕刻變薄的間隔晶圓626，以形成多個共享壁壩體結構616，並從共享壁壩體結構616移除光阻區域617，如剖面圖609所示。步驟509所述的蝕刻可以是深反應離子蝕刻(deep reactive ion etching)製程，或本領域能夠擴大蝕刻深度的的其他習知方法。
在步驟512中，方法500附著多個壩體結構到一裝置晶圓(此裝置晶圓包括多個晶粒，而晶粒具有形成於其上的半導體裝置)以形成一封裝式裝置晶圓，其具有圍繞每個半導體裝置的腔室。在步驟512的一實施例中，方法500將共享壁壩體結構616接合到具有第二密封部628的裝置晶圓422，以形成圍繞各個微透鏡陣列407的密封腔室620，如一封裝晶圓組件612所示。密封腔室620具有一腔室高度621。載體晶圓424被對準於裝置晶圓422，使得每個共享壁壩體結構616是在一對相鄰的微透鏡陣列407之間。
方法500中的步驟512可包括步驟513。在步驟513中，方法500在裝置晶圓和與一個或多個第一密封部相對的壩體結構表面的其中一者或兩者上，形成一或多個第二密封部。在步驟513的一實施例中，方法500在相對於第一密封部618的壩體結構表面615上，形成一或多個第二密封部628。在步驟513的一實施例中，方法500在裝置晶圓422上形成一或多個第二密封部628。第二密封部628可以是封膠材料的一連續部分，其中，例如，此封膠材料形成一網格圖案。
在步驟501中，第一密封部618被放置在載體晶圓424上，使得當載體晶圓424對準裝置晶圓422的上方，第一密封部618沒有一塊是在一微透鏡陣列407之上，如封裝晶圓組件612所示。否則，第一密封部618將折射的光入射到一微透鏡陣列407，這將導致一失真的影像在其上。
在一封裝晶圓組件612的實施例中，沒有插入的固體材料，諸如一鈍化層，在一微透鏡陣列407和載體晶圓424之間。相反地，此微透鏡陣列407的一上表面677是在一密封腔室620和在其中的微透鏡陣列407之間的一邊界中。
第二密封部628與第一密封部618類似，且因此具有相同的候選材料。在封裝晶圓組件612中，於載體晶圓424和裝置晶圓422之間，沒有單一的元件以腔室高度621的方向橋接密封腔室620。例如，既沒有第一密封部618、沒有第二密封部628，也沒有只有包括第一密封部618和第二密封部628的一組合，在載體晶圓424和裝置晶圓422之間橋接密封腔室620。這種缺乏由一或兩個封膠(密封部)橋接的結果，限制在整個密封腔室620上的第一密封部618和第二密封部628的熱膨脹效果。相反的，第一密封部618、共享壁壩體結構616和第二密封部628的一組合，在載體晶圓424和裝置晶圓422之間橋接密封腔室620。
在可選的步驟550中，方法500單切(切割)封裝式裝置晶圓以形成多個封裝式半導體裝置。在步驟550的一實施例中，方法500沿著切割線629單切封裝晶圓組件612，以形成一封裝式半導體裝置650。封裝式半導體裝置650包括一裝置晶粒652、壩體結構656和一載體層654，它們分別是裝置晶圓422、共享壁壩體結構616和載體晶圓424的單切部分。
沿封裝晶圓組件612的切割切口(dicing cut)具有一切割口(dice kerf)W2。共享壁壩體結構616具有一寬度W1，且壩體結構656的寬度為W3=(W1-W2)/2。為了確保密封腔室620的堅固性，W3應超過20微米。
圖7是沿著圖6中之剖面694A-694A'的封裝晶圓組件612的一平面圖，為清楚呈現省略載體晶圓424。共享壁壩體結構616在載體晶圓424上形成一矩形陣列，使得一個、且僅一個共享壁壩體結構的區段(segment)是在兩個相鄰的微透鏡陣列之間。例如，一共享壁壩體結構的區段706，是在兩個相鄰的微透鏡陣列407(1)和407(2)之間。
圖8繪示一種將共享壁壩體結構616配置在載體晶圓424上之更直接的方式，就是首先形成一孔徑間隔晶圓836。圖8和圖4是一樣的圖，不同之處僅在於孔徑間隔晶圓836換成間隔晶圓436。孔徑間隔晶圓836包括多個孔徑866，其中為了清楚說明，僅其中的一些被標示出來。一孔徑間隔晶圓836可
由與在此所討論之間隔晶圓436相同的候選材料形成。
圖9繪示說明一方法900實施例的流程圖，其使用一孔徑間隔晶圓來形成一晶圓級封裝式半導體裝置。在步驟910中，方法900形成包括一載體晶圓和多個壩體結構在其上的一組件。在這方面，步驟910類似於方法500中的步驟510。步驟910不同於步驟510的是形成壩體結構的裝置功效不同。在方法900的一實施例中，步驟910包括步驟902、903和904。
在步驟902中，方法900形成一孔徑間隔晶圓，其包括多個孔徑，而這些孔徑是由多個壩體結構所界定，每個孔徑被設置對準於個別的一半導體晶粒，而此半導體晶粒是形成在一裝置晶圓上。在步驟902中的一實施例，方法900形成孔徑間隔晶圓836，孔徑間隔晶圓836包括多個孔徑866，這些孔徑866所形成的位置是對應於微透鏡陣列407的各個位置，每個微透鏡陣列407是個別的半導體裝置的一部分，而半導體裝置是形成在一裝置晶圓422上。
在步驟903中，方法900施加一第一封膠於載體晶圓及孔徑間隔晶圓的其中一者或二者上。步驟903可採用網版印刷法、滾筒印刷法、膠印刷法，或在晶圓黏著接合領域中的其他已知方法。在步驟903的一實施例中，方法900施加一第一封膠上於一載體晶圓424上。在步驟903的一第二實施例中，方法900施加一第一封膠於孔徑間隔晶圓836上。在步驟903的一第三實施例中，方法900施加一第一封膠於一載體晶圓424上，及施加一第一封膠於孔徑間隔晶圓836上。
在步驟904中，方法900將孔徑間隔晶圓接合至一載體晶圓，使得此載體晶圓完全地覆蓋這些孔徑中的每一者。在步驟904的一實施例中，方法900將孔徑間隔晶圓836接合至載體晶圓424，使得此載體晶圓424完全地覆蓋每個孔徑866。圖6的剖面圖609繪示步驟904的其中一種結果，其中接合的步驟採用第一密封部618，且共享壁壩體結構616是孔徑間隔晶圓836的一部分。
在步驟912中，方法900將多個壩體結構附著到一裝置晶圓以形成一封裝式裝置晶圓。在方法900的一實施例中，步驟912包括步驟913。在步驟913中，方法900將載體晶圓對準於裝置晶圓，且於其間設有孔徑間隔晶圓，使得每個孔徑是對準於個別的一半導體裝置。在步驟913的一實施例中，方法900將載體晶圓424對準於裝置晶圓422，且於其間設有孔徑間隔晶圓836，使得每個孔徑866對準於個別的一微透鏡陣列407，每個微透鏡陣列是個別的一半
導體裝置的一部分，而半導體裝置是形成在裝置晶圓422上。
在方法900的一實施例中，步驟912包括步驟914，其將孔徑間隔晶圓接合至裝置晶圓。在步驟914的一實施例中，方法900將孔徑間隔晶圓836接合至裝置晶圓422。圖6之封裝晶圓組件612繪示步驟914的一種結果，其中接合的步驟採用第二密封部628。在方法900中，步驟912和可選的步驟950是在步驟910之後。
圖10是配置在載體晶圓424上的專用壁壩體結構1016的一平面圖。每個專用壁壩體結構1016為一封閉的形狀，其包圍包括一微透鏡陣列407的一CMOS影像感測器。例如，專用壁壩體結構1016(1)是矩形的且封住一微透鏡陣列407(3)，以及專用壁壩體結構1016(2)是矩形的且封住一微透鏡陣列407(4)。在載體晶圓424上，於相鄰的專用壁壩體結構1016之間的區域形成垂直和水平陣列的通道1019。通道1019具有一寬度W4。為清楚起見，不是所有的水平通道1019都有在圖10中標示標號。
僅有一共享壁壩體結構的晶圓和僅有一專用壁壩體結構的晶圓之間的差別是，在晶圓上相鄰的微透鏡陣列之間的壩體結構的區段數量不同。正如有關圖7中的共享壁壩體結構616，其中，一個且僅一個共享壁壩體結構區段在相鄰的微透鏡陣列407之間。圖10則在兩個相鄰的微透鏡陣列之間繪示了超過一個專用壁壩體結構區段。例如，專用壁壩體結構1016(1)和專用壁壩體結構1016(2)兩者的部分是在相鄰的微透鏡陣列407(3)和微透鏡陣列407(4)之間。
圖11繪示說明一方法1100實施例的流程圖，其使用專用壁壩體結構以用於一半導體裝置的晶圓級封裝。圖12繪示微透鏡陣列的晶圓級封裝的剖面圖，此剖面圖是對應於方法1100的步驟。在圖12中，此半導體裝置是一CMOS影像感測器。最好搭配以下的說明一起來看圖11和圖12。
在步驟1102中，方法1100附著一間隔晶圓到一載體晶圓。在步驟1102的一實施例中，方法1100藉由硬化動作(hard curing)附著一間隔晶圓436到一載體晶圓424，如圖12的一剖面圖1202所示。間隔晶圓436可由一光阻物形成。
方法1100的步驟1104與方法500的步驟504是相同的。在步驟1104的一實施例中，方法1100將間隔晶圓436變薄，以產生變薄的間隔晶圓
1226，如剖面圖1204所示。
在步驟1106中，方法1100在變薄的間隔晶圓上沉積一光阻層。在步驟1106的一實施例中，方法1100在變薄的間隔晶圓1226沉積一光阻層1227，如剖面圖1204所示。光阻層1227可以是習知領域中的一正光阻劑或一負光阻劑。
在步驟1108中，方法1100透過一光罩對光阻層曝光以產生多個光阻區域。在步驟1108的一實施例中，方法1100透過一光罩對光阻層1227曝光以產生多個光阻區域1217，如剖面圖1208所示。
在步驟1110中，方法1100蝕刻變薄的間隔晶圓及去除光阻區域，以形成多個專用壁壩體結構，其中，在相鄰的專用壁壩體結構之間具有一通道。在步驟1110的一實施例中，方法1100蝕刻變薄的間隔晶圓1226以形成多個專用壁壩體結構1216、通道1219，並從專用壁壩體結構1216去除光阻區域1217，如剖面圖1210所示。
在步驟1112中，方法1100將多個專用壁壩體結構附著到一裝置晶圓，此裝置晶圓包括多個晶粒，這些晶粒中的每一者包括一半導體裝置，以形成個別的多個封裝式半導體裝置。在步驟1112的一實施例中，方法1100利用一第一密封部1218將專用壁壩體結構1216接合到裝置晶圓422，以形成多個未單切的個別的封裝式半導體裝置1212。
為了確保密封腔室1220的堅固性，專用壁壩體結構1216的寬度W5應超過20微米。載體晶圓424對準於裝置晶圓422，使得兩個專用壁壩體結構1216在兩個相鄰的微透鏡陣列407之間。
在步驟1114中，方法1100將一壩體結構間封膠(intra-dam sealant)沉積至步驟1110所形成的每個通道中。在步驟1114的一實施例中，方法1100將一壩體結構間封膠1236沉積至每個通道1219，如雙密封的封裝式半導體裝置1214所示。壩體結構間封膠1236出現將保護第一密封部1218，使得封裝式半導體裝置1214達到“雙密封”。
在封裝式半導體裝置1214的一較佳實施例中，壩體結構間封膠1236之位置是被限制在兩個區域：最近鄰(相鄰)專用壁壩體結構1216之間，以及最近鄰第一密封部1218之間。例如，在圖12中，壩體結構間封膠1236不會延伸到壩體結構1216和載體晶圓424之間，或第一密封部1218和裝置晶圓
422之間。壩體結構間封膠1236可以延伸到這些地區亦不背離本文所討論的範圍。
壩體結構間封膠1236保護雙密封的封裝式半導體裝置1214達到防潮及抗化學相關的傷害。壩體結構間封膠1236可以保護第一密封部1218，其允許第一密封部1218被選擇作為其光學吸濕性和黏著性能。方法1100不需要壩體結構間封膠1236充當黏著劑來用於將一專用壁壩體結構1216接合至載體晶圓424或裝置晶圓422。
在可選的步驟1150中，方法1100將封裝式裝置晶圓單切(切割)以形成多個封裝式半導體裝置。在步驟1150的一實施例中，方法1100沿著切刻線1229將雙密封的封裝晶圓組件1214單切，以形成具有專用壁壩體結構1216的封裝式半導體裝置1250。封裝式半導體裝置1250還包括一裝置晶粒1252、密封部1256，和一載體層1254，它們分別為裝置晶圓422、壩體結構間封膠1236，和載體晶圓424的單切部分。
沿著雙密封的封裝式半導體裝置1214之切割切口具有切割口W6。如果切割口W6小於寬度W4，則專用壁壩體結構1216的寬度則保持寬度W5，如封裝式半導體裝置1250所示。切割口W6可超過寬度W4亦不背離本發明所討論的範圍。在這樣的情況下，封裝式半導體裝置1250則不包括一壩體結構間封膠1236，如在切割的步驟1150中將其移除。
對於將密封腔室1220妥善密封，壩體結構間封膠1236應很好地將載體晶圓424和專用壁壩體結構1216兩者黏合。壩體結構間封膠1236候選包括：環氧樹脂EPO-TEK®353ND(Epoxy Technology,Inc.，比爾里卡，麻州，美國)和Emerson & Stycast®1269A(Ellsworth Adhesives，日耳曼，威斯康辛州，美國)。
圖13是專用壁壩體結構1316的一平面圖，其配置在一晶圓1322上。每個專用壁壩體結構1316封住一微透鏡陣列407。專用壁壩體結構1316類似於專用壁壩體結構1016。不同於專用壁壩體結構1216，每個專用壁壩體結構1316由一共享壁壩體結構1346所包圍。例如，一共享壁壩體結構1346(1)圍繞著專用壁壩體結構1316(1)，其封住一微透鏡陣列407(5)。其中，在相鄰的專用壁壩體結構1016之間的中點是在一通道1019內，在相鄰的專用壁壩體結構1316之間的中點是在一共享壁壩體結構1346內。
圖14A和圖14B分別繪示一封裝式半導體裝置1450的一平面圖和一剖面圖，而封裝式半導體裝置1450具有一專用壁壩體結構及圍繞的一外壁壩體結構(outer-wall dam)。圖14B是沿著剖面1494A-1494A'的剖面圖。封裝式半導體裝置1450與圖12的封裝式半導體裝置1250類似，只是多了一外壁壩體結構1446。
封裝式半導體裝置1450是沿切割線1319(圖13)而切割晶圓1322產生而來。切割線1319實質上對準於共享壁壩體結構1346，使得將共享壁壩體結構1346分開，以形成外壁壩體結構1446。在圖14A中的一平面圖中，外壁壩體結構1446(1)形成封裝式半導體裝置1450的外緣，其還包括一微透鏡陣列407(5)，而微透鏡陣列407(5)是由一專用壁壩體結構1316(1)和壩體結構間封膠1236圍繞。封裝式半導體裝置1450包括一密封腔室1420，其與封裝式半導體裝置1250的密封腔室1220是類似的。
在不背離本發明探討的範圍情況下，上述的方法和系統可做出改變。因此應當指出的是，包含在上述說明或繪示在附圖中的事項，應理解為說明闡釋的而非限制性的。下述的申請專利範圍意在涵蓋所有本文所描述的一般的和具體的技術特徵，以及在本發明探討範圍中的方法和系統，其中，礙於語言的關係，所有陳述都屬於其中的解釋範圍間。
407(5)‧‧‧微透鏡陣列
1236‧‧‧封膠
1316(1)‧‧‧專用壁壩體結構
1420‧‧‧腔室
1446(1)‧‧‧外壁壩體結構
1450‧‧‧封裝式半導體裝置
1252‧‧‧裝置晶粒
1254‧‧‧載體層
Claims (20)
- 一種封裝式半導體裝置，其包含一裝置晶粒，具有一半導體裝置，該半導體裝置被製造於該裝置晶粒上；一載體層，與該裝置晶粒相對，用以覆蓋該半導體裝置；一壩體結構，用以支撐在該裝置晶粒上面的該載體層，該壩體結構係設置於該裝置晶粒與該載體層之間，且是由一壩體結構材料所形成；一第一密封部，用以附著該壩體結構至該裝置晶粒，該第一密封部是設置於該壩體結構與該裝置晶粒之間，且是由除了該壩體結構材料之外的一材料所形成；以及一附著裝置，用以附著該壩體結構至該載體層；該裝置晶粒、該壩體結構、及該載體層形成一密封腔室，該密封腔室封裝該半導體裝置，其中，既非該第一密封部，亦非用以附著該壩體結構至該載體層的該附著裝置，也非該第一密封部與該附著裝置的一組合，獨立地橋接該裝置晶粒與該載體層之間的一縫隙。
- 如申請專利範圍第1項所述之封裝式半導體裝置，該壩體結構材料的熱膨脹係數(CTE)實質地與該載體層及該裝置晶粒的其中一者或二者的熱膨脹係數匹配。
- 如申請專利範圍第2項所述之封裝式半導體裝置，該壩體結構材料是矽或一半導體載體晶圓。
- 如申請專利範圍第1項所述之封裝式半導體裝置，用以附著該壩體結構至該載體層的該附著裝置包含一第二密封部，該第二 密封部是設置於該壩體結構與該載體層之間。
- 如申請專利範圍第1項所述之封裝式半導體裝置，該密封腔室具有超過200微米的一高度。
- 如申請專利範圍第1項所述之封裝式半導體裝置，進一步包含一壩體結構間封膠，覆蓋多個壩體結構表面，而該些壩體結構表面包含該密封腔室之一外表面。
- 如申請專利範圍第6項所述之封裝式半導體裝置，進一步包含一外壁壩體結構，其覆蓋該壩體結構間封膠，該壩體結構間封膠是在該些壩體結構表面與該外壁壩體結構之間。
- 如申請專利範圍第1項所述之封裝式半導體裝置，該半導體裝置包含一CMOS影像感測器。
- 如申請專利範圍第8項所述之封裝式半導體裝置，該CMOS影像感測器包含一微透鏡陣列，該微透鏡陣列的表面是該微透鏡陣列與該密封腔室之間的邊界。
- 一種封裝方法，用於封裝多個半導體裝置，該些半導體裝置是形成於一裝置晶圓上，該封裝方法包含：形成一組件，該組件包含一載體晶圓及多個壩體結構，而該些壩體結構是在該載體晶圓上；以及，在形成該組件的步驟之後，附著該組件至該裝置晶圓，以形成個別的多個封裝式半導體裝置。
- 如申請專利範圍第10項所述之封裝方法，形成該組件的步驟包含：設置一或多個第一密封部於該載體晶圓及一間隔晶圓的其中一者或二者上； 附著該間隔晶圓至該載體晶圓；以及光刻地圖案化該間隔晶圓。
- 如申請專利範圍第11項所述之封裝方法，在附著該間隔晶圓至該載體晶圓的步驟之後，進一步包含：薄化該間隔晶圓。
- 如申請專利範圍第11項所述之封裝方法，光刻地圖案化該間隔晶圓的步驟包含：沉積一光阻層於該間隔晶圓上；透過一光罩而曝光該光阻層；以及光刻地蝕刻該間隔晶圓，以形成該些壩體結構。
- 如申請專利範圍第11項所述之封裝方法，附著該間隔晶圓至該載體晶圓的步驟進一步包含：於該裝置晶圓及與該或該些第一密封部相對之一壩體結構表面的其中一者或二者上，形成一或多個第二密封部。
- 如申請專利範圍第10項所述之封裝方法，形成該組件的步驟包含：施加一第一封膠於該載體晶圓及一孔徑間隔晶圓的其中一者或二者上，而該孔徑間隔晶圓具有多個孔徑；以及接合該孔徑間隔晶圓至該載體晶圓，以致使該載體晶圓完全覆蓋該些孔徑的各者。
- 如申請專利範圍第15項所述之封裝方法，進一步包含形成該孔徑間隔晶圓，該孔徑間隔晶圓包含由該些壩體結構所圍合的該些孔徑，該些孔徑所在的位置是對應被形成於該裝置晶圓上的半導體晶粒之個別位置。
- 如申請專利範圍第15項所述之封裝方法，附著該組件至該裝 置晶圓的步驟進一步包含：接合該孔徑間隔晶圓至該裝置晶圓。
- 如申請專利範圍第10項所述之封裝方法，該些壩體結構之各者是一專用壁壩體結構，以及在附著該組件至該裝置晶圓的步驟之後，沉積一壩體結構間封膠至該些通道內，各該通道是相鄰的該些專用壁壩體結構之間的一區域。
- 如申請專利範圍第10項所述之封裝方法，該些壩體結構是由一材料所形成，該材料的熱膨脹係數(CTE)實質地與該載體晶圓及該裝置晶圓的其中一者或二者的熱膨脹係數匹配。
- 如申請專利範圍第10項所述之封裝方法，在附著該組件至該裝置晶圓的步驟之後，進一步包含：將該裝置晶圓單切，以形成該些封裝式半導體裝置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/542,169 US9450004B2 (en) | 2014-11-14 | 2014-11-14 | Wafer-level encapsulated semiconductor device, and method for fabricating same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201630171A true TW201630171A (zh) | 2016-08-16 |
| TWI566393B TWI566393B (zh) | 2017-01-11 |
Family
ID=55962394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104137624A TWI566393B (zh) | 2014-11-14 | 2015-11-13 | 晶圓級封裝式半導體裝置及其製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9450004B2 (zh) |
| CN (1) | CN105609514B (zh) |
| HK (1) | HK1221569A1 (zh) |
| TW (1) | TWI566393B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI725605B (zh) * | 2018-11-07 | 2021-04-21 | 美商豪威科技股份有限公司 | 焊料掩模阻障設計 |
| TWI759636B (zh) * | 2018-10-08 | 2022-04-01 | 美商豪威科技股份有限公司 | 影像感測器晶片級封裝 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3234997A4 (en) * | 2014-12-17 | 2018-08-29 | Robert Bosch GmbH | Exposed-die mold package for a sensor and method for encapsulating a sensor that interacts with the environment |
| JP6991739B2 (ja) * | 2017-05-12 | 2022-01-13 | キヤノン株式会社 | 半導体装置の製造方法 |
| WO2020098214A1 (zh) * | 2018-11-12 | 2020-05-22 | 通富微电子股份有限公司 | 一种半导体芯片封装方法及半导体封装器件 |
| WO2020098211A1 (zh) * | 2018-11-12 | 2020-05-22 | 通富微电子股份有限公司 | 一种半导体芯片封装方法及半导体封装器件 |
| KR20210080718A (ko) | 2019-12-20 | 2021-07-01 | 삼성전자주식회사 | 반도체 패키지 |
| CN111736259A (zh) * | 2020-07-24 | 2020-10-02 | 歌尔股份有限公司 | 波导镜片模组及其制作方法、ar设备 |
| CN114242870B (zh) * | 2021-12-22 | 2022-09-20 | 鸿利智汇集团股份有限公司 | 一种晶片支架、晶片支架板以及晶片的封装方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL133453A0 (en) | 1999-12-10 | 2001-04-30 | Shellcase Ltd | Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby |
| US7074638B2 (en) * | 2002-04-22 | 2006-07-11 | Fuji Photo Film Co., Ltd. | Solid-state imaging device and method of manufacturing said solid-state imaging device |
| EP1387397A3 (en) * | 2002-07-29 | 2005-09-07 | Fuji Photo Film Co., Ltd. | Solid-state imaging device and method of manufacturing the same |
| US7378724B2 (en) | 2005-03-24 | 2008-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cavity structure for semiconductor structures |
| US7569409B2 (en) | 2007-01-04 | 2009-08-04 | Visera Technologies Company Limited | Isolation structures for CMOS image sensor chip scale packages |
| US7528420B2 (en) | 2007-05-23 | 2009-05-05 | Visera Technologies Company Limited | Image sensing devices and methods for fabricating the same |
| JP2009049973A (ja) * | 2007-08-17 | 2009-03-05 | Samsung Electro-Mechanics Co Ltd | Ｃｍｏｓイメージセンサパッケージ |
| US8569180B2 (en) | 2008-07-08 | 2013-10-29 | MCube Inc. | Method and structure of wafer level encapsulation of integrated circuits with cavity |
| US8796800B2 (en) * | 2011-11-21 | 2014-08-05 | Optiz, Inc. | Interposer package for CMOS image sensor and method of making same |
-
2014
- 2014-11-14 US US14/542,169 patent/US9450004B2/en active Active
-
2015
- 2015-11-13 TW TW104137624A patent/TWI566393B/zh active
- 2015-11-16 CN CN201510784405.3A patent/CN105609514B/zh active Active
-
2016
- 2016-08-10 HK HK16109501.5A patent/HK1221569A1/zh unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI759636B (zh) * | 2018-10-08 | 2022-04-01 | 美商豪威科技股份有限公司 | 影像感測器晶片級封裝 |
| TWI725605B (zh) * | 2018-11-07 | 2021-04-21 | 美商豪威科技股份有限公司 | 焊料掩模阻障設計 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9450004B2 (en) | 2016-09-20 |
| CN105609514A (zh) | 2016-05-25 |
| TWI566393B (zh) | 2017-01-11 |
| US20160141320A1 (en) | 2016-05-19 |
| CN105609514B (zh) | 2019-02-12 |
| HK1221569A1 (zh) | 2017-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI566393B (zh) | 晶圓級封裝式半導體裝置及其製造方法 | |
| KR100692481B1 (ko) | 고체 촬상 장치 및 그 제조 방법 | |
| JP5324890B2 (ja) | カメラモジュールおよびその製造方法 | |
| JP3675402B2 (ja) | 光デバイス及びその製造方法、光モジュール、回路基板並びに電子機器 | |
| KR100357178B1 (ko) | 고체 촬상 소자 및 그의 제조 방법 | |
| KR100731541B1 (ko) | 고체 촬상 장치 및 그 제조 방법 | |
| US20090174018A1 (en) | Construction methods for backside illuminated image sensors | |
| US10109663B2 (en) | Chip package and method for forming the same | |
| CN104795319B (zh) | 半导体装置及其制造方法 | |
| JP2007188909A (ja) | 固体撮像装置及びその製造方法 | |
| CN109962041A (zh) | 具有光保护的环境光传感器 | |
| JP5542543B2 (ja) | 半導体装置の製造方法 | |
| JP4871690B2 (ja) | 固体撮像装置の製造方法及び固体撮像装置 | |
| KR20110106707A (ko) | 웨이퍼 레벨의 패키지 방법 및 그에 의해 제조되는 반도체 소자 | |
| JP2004063782A (ja) | 固体撮像装置およびその製造方法 | |
| US8772136B2 (en) | Method for fabricating semiconductor device | |
| JP2017143211A (ja) | 固体撮像素子及びその製造方法 | |
| US8748926B2 (en) | Chip package with multiple spacers and method for forming the same | |
| JP2010087081A (ja) | 固体撮像装置の製造方法 | |
| JP5047077B2 (ja) | 固体撮像装置の製造方法 | |
| US20120012963A1 (en) | Micro device packaging | |
| JP6077341B2 (ja) | ウェハレベルパッケージとその製造方法および半導体装置 | |
| JP2004063772A (ja) | 固体撮像装置およびその製造方法 | |
| US20180226442A1 (en) | Image sensor and manufacturing method thereof | |
| JP2008010535A (ja) | 固体撮像装置及び固体撮像装置の製造方法 |