CN105609514A - 晶圆级封装式半导体装置，及其制造方法 - Google Patents

晶圆级封装式半导体装置，及其制造方法 Download PDF

Info

Publication number
CN105609514A
CN105609514A CN201510784405.3A CN201510784405A CN105609514A CN 105609514 A CN105609514 A CN 105609514A CN 201510784405 A CN201510784405 A CN 201510784405A CN 105609514 A CN105609514 A CN 105609514A
Authority
CN
China
Prior art keywords
wafer
dam structure
semiconductor device
sealing
interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510784405.3A
Other languages
English (en)
Other versions
CN105609514B (zh
Inventor
林蔚峰
杜志雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of CN105609514A publication Critical patent/CN105609514A/zh
Application granted granted Critical
Publication of CN105609514B publication Critical patent/CN105609514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

封装式半导体装置，其包括具有半导体装置被制造在其上的装置晶粒。与该装置晶粒相对的载体层覆盖该半导体装置。坝体结构支撑在该装置晶粒上面的该载体层，该坝体结构设置在其间。该半导体装置进一步包括用以附着该坝体结构至该装置晶粒的第一密封部，及用以附着该坝体结构至该载体层的附着装置。该装置晶粒、该坝体结构、及该载体层形成封装该半导体装置的密封腔室。形成在装置晶圆上的半导体装置的封装方法包括：形成包括载体晶圆及在其上的多个坝体结构的组件。在该形成步骤之后，该方法附着该多个坝体结构至该装置晶圆，以形成各自的多个封装式半导体装置。

Description

晶圆级封装式半导体装置，及其制造方法
技术领域
本发明涉及晶圆级芯片尺寸的半导体装置封装技术，特别地，是关于在装置晶圆上的互补式金氧半导体(CMOS)影像传感器的封装。
背景技术
利用CMOS技术制造的晶圆级芯片尺寸(WL-CS)封装的照相机，已被合并应用于高容量消费性产品中的照相机，例如：移动装置和汽车。此种照相机包括具有画素数组的CMOS影像传感器，其中每一画素包括可聚光的微透镜。在微透镜上发生污染状况，微透镜能够将其黏附并使相关的画素失效。因此，WL-CS封装的一个功能是隔绝每个在晶圆上的CMOS影像传感器远离该污染。晶圆级封装技术无法与此等微透镜接触，以防发生损坏它们的危险，而且该封装技术必须是光学透明的，使得CMOS影像传感器上的光入射不会被过滤。
图1描绘在装置晶圆122上方的载体晶圆124，其包括晶粒数组101，该晶粒数组的每个包括在其上的半导体装置。在图1的实施例中，该半导体装置是CMOS影像传感器，其包括微透镜数组100。装置晶圆122可由硅、硅锗、硅碳化物或在技术领域中使用的相同材料所形成。载体晶圆124是WL-CS封装的一部分，其可由玻璃、塑料，或不阻碍半导体装置在晶粒101上操作的任何材料所形成。在图1的实施例中，载体晶圆124是光学透明的，使得到达微透镜数组100的光不会显著地被过滤。
切割包括由载体晶圆124所封装的装置晶圆122的组件将导致WL-CS封装的影像传感器，如图2中的现有技术的WL-CS封装影像传感器290。图2是Badehi的6,777,767号美国专利所揭露的WL-CS封装影像传感器290的横剖面图。微透镜数组207被安装在基板202，其被连接至导电垫212。导电垫212是被电性地连接到电接点208，该电接点是被电性地连接到导电凸缘210。环氧物204将基板202黏合至封装层206的底部。间隔组件216将玻璃封装层224从微透镜数组207分开，形成微透镜数组腔室220。环氧封胶218密封具有腔室高度221的腔室220，在该腔室高度221的方向，环氧封胶218桥接于在封装层224和电接点208之间，及封装层224和基板202之间的腔室220。
WL-CS封装影像传感器290的限制是，导电垫212的热膨胀系数(CTE)、间隔组件216，和环氧封胶218是在制造过程中应可随温度变化而足以产生分层的分散，例如，在表面安装制程期间。Weng等人的7,528,420号美国专利，阐述了将凹槽应用至载体晶圆324中的此种限制，如图3所示。载体晶圆324被接合至装置晶圆322。载体晶圆324包括凹槽316，其导致微透镜腔室320，每个微透镜腔室封入个别的微透镜数组307。凹槽316被光刻蚀刻到载体晶圆324中。每个微透镜腔室320具有腔室高度321。
发明内容
一种封装半导体装置技术，包括具有在其上制造的半导体装置的装置晶粒。相对该装置晶粒的载体层覆盖该半导体装置。坝体结构支撑该装置晶粒上的该载体层，该坝体结构位于其间。该半导体装置还包括用于附着该坝体结构至该装置晶粒的第一密封部，和用于附着该坝体结构至该载体层的附着装置。该装置晶粒、该坝体结构、及该载体层形成密封腔室，该密封腔室封装该半导体装置。既非该第一密封部，亦非用以附着该坝体结构至该载体层的该附着装置，也非它们其中的组合，独立地桥接该装置晶粒与该载体层之间的缝隙。
一种半导体装置的封装方法，该半导体装置是形成于装置晶圆上，该方法包括形成组件，该组件包括载体晶圆及在其上的多个坝体结构。在该形成步骤之后，该方法将该多个坝体结构附着至该装置晶圆，以形成个别的多个封装式半导体装置。
附图说明
图1描绘在装置晶圆上的载体晶圆，其包括多个晶粒上的数组，每个晶粒包括半导体装置。
图2是第一在先技术的WL-CS封装影像传感器的横剖面图。
图3是第二在先技术的WL-CS封装影像传感器的横剖面图。
图4是实施例中，在载体晶圆和装置晶圆之间的间隔晶圆的透视图，其中，该装置晶圆具有形成在其上的CMOS影像传感器数组。
图5是一个实施例中，说明半导体装置的晶圆级封装的第一方法的流程图。
图6绘示一个实施例中，CMOS影像传感器的芯片级封装的剖面图，该剖面图对应图5所示的方法步骤。
图7绘示一个实施例中，配置在载体晶圆上的共享壁坝体结构的平面图。
图8绘示一个实施例中，在载体晶圆和装置晶圆之间的孔径间隔晶圆的透视图，该装置晶圆具有形成在其上的CMOS影像传感器数组。
图9绘示一个实施例中，说明半导体装置的晶圆级封装的第二方法的流程图。
图10绘示一个实施例中，配置在载体晶圆上的专用壁坝体结构的平面图。
图11绘示一个实施例中，说明使用专用壁坝体结构的半导体装置的晶圆级封装的方法的流程图。
图12绘示一个实施例中，微透镜数组的晶圆级封装的剖面图，该剖面图对应图11所示的方法步骤。
图13绘示一个实施例中，配置在载体晶圆上的共享壁坝体结构的平面图，其中，共享壁坝体结构围绕每个专用壁坝体结构。
图14A和图14B分别绘示一个实施例中，具有专用壁坝体结构及围绕外壁坝体结构的封装半导体装置的平面图和剖面图。
具体实施方式
微透镜腔室320的缺点是，蚀刻载体晶圆324若同时希望达到各向异性及光学质量的光透射表面(例如，表面336)，需要干蚀刻制程，其具有相对缓慢的蚀刻速率。
被限定的腔室高度是已知微透镜腔室的第二个缺点，例如微透镜腔室320。微透镜腔室320的高度被载体晶圆324的厚度所限制。举例来说，Schott的玻璃晶圆制品的厚度，该最大标准的厚度为700微米(μm)。此外，增加腔室高度321，例如，透过增加对载体晶圆324的蚀刻深度，则会同时增加生产成本及实现可接受的蚀刻均匀性的难度。制作高度从大约200微米到800微米的腔室高度的能力，可透过使微透镜数组307精确地放置在照相机成像透镜轴向对准于其的焦点平面，来改进影像传感器的性能。
本发明揭示封装半导体装置及相关的方法，其潜在地减少如前述与不匹配的热膨胀系数相关的分层问题。这些装置和方法，也有利于保持抗化学腐蚀性和载体晶圆的光学质量，同时提供更大的腔室高度。
图4是载体晶圆424和装置晶圆422之间的间隔晶圆436的透视图，其中该装置晶圆具有形成于其上的CMOS影像传感器数组。每个CMOS影像传感器包括微透镜数组407。载体晶圆424和装置晶圆422分别与图1中的载体晶圆124和装置晶圆122相同。
载体晶圆424可由具有工程化以匹配硅的热膨胀系数(CTE)的玻璃形成。此种玻璃包括来自康宁(Corning)公司(康宁，纽约州，美国)的半导体玻璃晶圆、来自豪雅(HoyaCorporation)(圣克拉拉，加州，美国)的SD-2基板，和来自肖特集团(SchottAG)(美茵茨，德国)的在150℃至450℃之间，这些材料的热膨胀系数约为3.5ppm/K。这些材料的CTE和硅之间的相对差小于15％的硅的CTE。
本发明在此揭示的方法中，间隔晶圆436是处理以形成类似于腔室220(图2)和腔室320(图3)的腔室部分。为了避免发生与WL-CS封装影像传感器290相关的分层风险，用于间隔晶圆436的候选材料包括硅、玻璃或具有在温度20℃和450℃之间与该载体晶圆424及该装置晶圆422的一个或两个的该CTE实质地匹配的CTE。这里，“实质地匹配”或“实质地等于”意指在温度20℃和450℃之间，一种材料的CTE和参考材料(例如：硅)之间的相对差是参考材料的CTE小于15％。
如上述要求，间隔晶圆436的CTE实质地相匹配于该载体晶圆424及该装置晶圆422的一个或两个，但作为间隔晶圆436的候选材料，不合格于至少一些光阻材料。例如：MicroChem公司引证其的SU-8光阻为具有52ppm/K的CTE，这超过上述具有工程化以匹配硅的CTE的商用型眼镜的十倍以上。
图5是说明半导体装置的晶圆级封装的实施例方法的流程图。图6的剖面图绘示半导体装置、CMOS影像传感器的剖面图，该剖面图是对应于步骤500。最好搭配以下的说明一起来看图5和图6。
在步骤510中，方法500形成包括载体晶圆和多个坝体结构在其上的组件。在方法500的一个实施例中，步骤510包括步骤501、502、504和505。
在步骤501中，方法500在载体晶圆和间隔晶圆的一个或两个上处理一个或多个第一封胶的部分。在步骤501的一个实施例中，方法500在间隔晶圆436上形成多个第一密封部618，如图6的剖面图601所示。在步骤501的第二实施例中，方法500在载体晶圆424上形成多个第一密封部618。在步骤501的第三实施例中，方法500形成第一密封部618于间隔晶圆436上，及第一密封部618于载体晶圆424上。第一密封部618可以是连续的封胶材料的部分，其中，例如，该封胶材料形成网格图案。
第一密封部618可经由网版印刷法、滚筒印刷法、胶印刷法，或已知领域中粘合晶圆接合的其它方法被应用。用于第一密封部618的候选材料包括世界摇滚8700系列(协立化学KyoritsuChemical&Co.,Ltd.，东京，日本)和EMCAST1748-S(电子材料公司ElectronicMaterials,Inc.，布雷肯里奇，科罗拉多州，美国)。第一密封部618可由非间隔晶圆436材料的材料所形成。
在步骤502中，方法500附着该间隔晶圆到载体晶圆上。在步骤502的一个实施例中，方法500以第一密封部618接合载体晶圆424到间隔晶圆436上，如图6的剖面图601。
在可选的步骤504中，方法500将该间隔晶圆变薄。将该间隔晶圆变薄的技术，使得形成于步骤510的坝体结构的高度可精确控制。变薄技术包括但不限于机械研磨、化学机械抛光、湿蚀刻及干化学蚀刻。在步骤504的一个实施例中，方法500将间隔晶圆436变薄，以产生变薄的间隔晶圆626，如剖面图606所示。
在步骤505中，方法500光刻地图案化该间隔晶圆以形成多个坝体结构。在方法500的一个实施例中，步骤505包括步骤506、508和509。
在步骤506中，方法500沉积光阻层在该变薄的间隔晶圆上。在步骤506的一个实施例中，方法500沉积光阻层627在变薄的间隔晶圆626上，如剖面图606所示。光阻层627可以是已知领域中的正光阻剂或负光阻剂。
在步骤508中，方法500透过光罩暴露该光阻层以产生多个光阻区域。在步骤508的一个实施例中，方法500透过光罩暴露光阻层627以产生多个光阻区域617，如剖面图608所示。
在步骤509中，方法500蚀刻该间隔晶圆且发展该光阻区域以形成该多个坝体结构。在步骤509中的一个实施例中，方法500蚀刻变薄的间隔晶圆626，以形成多个共享壁坝体结构616，并移除来自共享壁坝体结构616的光阻区域617，如剖面图609所示。步骤509所述的蚀刻可以是深反应离子蚀刻制程，或本领域能够扩大蚀刻深度的的其它已知方法。
在步骤512中，方法500附着多个坝体结构到装置晶圆，该装置晶圆包括多个晶粒，其具有形成在其上的半导体装置，以形成封装的装置晶圆，其具有围绕每个半导体装置的腔室。在步骤512的一个实施例中，方法500将共享壁坝体结构616接合到具有第二密封部628的装置晶圆422，以形成围绕各个微透镜数组407的密封腔室620，如封装的晶圆组件612所示。密封腔室620具有腔室高度621。载体晶圆424被对准于装置晶圆422，使得每个共享壁坝体结构616是在一对相邻的微透镜数组407之间。
方法500中的步骤512可包括步骤513。在步骤513中，方法500在该装置晶圆和坝体结构表面的一个或两个上，形成一个或多个第二密封部，其是相对该一个或多个第一密封部。在步骤513的一个实施例中，方法500在坝体结构表面615上形成一个或多个第二密封部628，其是相对第一密封部618。在步骤513的一个实施例中，方法500在装置晶圆422上形成一个或多个第二密封部628。第二密封部628可以是连续的封胶材料部分，其中，例如，该封胶材料形成网格图案。
在步骤501中，第一密封部618被放置在载体晶圆424上，使得当载体晶圆424对准装置晶圆422的上方，第一密封部618没有一块是在微透镜数组407之上，如封装晶圆组件612所示。否则，第一密封部618将折射的光入射到微透镜数组407，这将导致在其上的失真的影像。
在封装晶圆组件612的实施例中，没有插入的固体材料，诸如钝化层，在微透镜数组407和载体晶圆424之间。相反地，该微透镜数组407的上表面677是在密封腔室620和在其中的该微透镜数组407之间的边界中。
第二密封部628与第一密封部618相同，且因此具有相同的候选材料。在封装晶圆组件612中，没有单一的组件在载体晶圆424和装置晶圆422之间以该腔室高度621的方向桥接密封的腔室320。例如，既没有第一密封部618、没有第二密封部628，也没有包括只有密封部618和628的组合，在载体晶圆424和装置晶圆422之间桥接密封的腔室620。这种缺乏由一个或两个封胶桥接的结果，限制在整个密封腔室620上的密封部618和628的热膨胀效果。相反的，密封部618、共享壁坝体结构616和密封部628的组合，在载体晶圆424和装置晶圆422之间桥接密封腔室620。
在可选的步骤550中，方法500单切(切割)该封装的装置晶圆以形成多个封装式半导体装置。在步骤550的实施例中，方法500沿着切割线629单切封装的晶圆组件612，以形成封装式半导体装置650。封装式半导体装置650包括装置晶粒652、坝体结构656和载体层654，这是装置晶圆422、共享壁坝体结构616和载体晶圆424分别地单切部分。
沿封装晶圆组件612的该切割切口具有切割口W2。共享壁坝体结构616具有宽度W1，且该坝体结构656的宽度为W3＝(W1-W2)/2。为了确保密封腔室620的坚固性，W3应超过20微米。
图7是沿着图6中的横切方向694A-694A'的封装晶圆组件612的平面图，为清楚呈现省略载体晶圆424。共享壁坝体结构616在载体晶圆424上形成矩形数组，使得一个、且仅一个共享壁坝体结构是在两个相邻的微透镜数组之间。例如，共享壁坝体结构706，是在两个相邻的微透镜数组407(1)和407(2)之间。
图8绘示一种将共享壁坝体结构616配置在载体晶圆424上的更直接的方式，就是首先形成孔径间隔晶圆836。图8和图4是一样的图，不同之处仅在于孔径间隔晶圆836换成间隔晶圆436。孔径间隔晶圆836包括多个孔径866，其中为了清楚说明，仅其中的一些被标示出来。孔径间隔晶圆836可由与在此所讨论的间隔晶圆436相同的候选材料形成。
图9绘示说明方法900实施例的流程图，其使用孔径间隔晶圆来形成晶圆级封装式半导体装置。在步骤910中，方法900形成包括载体晶圆和多个坝体结构在其上的组件。在这方面，步骤910类似于方法500中的步骤510。步骤910不同于步骤510的是形成坝体结构的装置功效不同。在方法900的一个实施例中，步骤910包括步骤902、903和904。
在步骤902中，方法900形成孔径间隔晶圆，其包括由多个坝体结构所界定的多个孔径，每个孔径被设置对准于各个的半导体晶粒，其是在装置晶圆上所形成。在步骤902中的一个实施例，方法900形成孔径间隔晶圆836，其包括在对应于微透镜数组407的各个位置的位置所形成的孔径866，每个微透镜数组407是在装置晶圆422上所形成的各个半导体装置的一部分。
在步骤903中，方法900施加第一封胶于该载体晶圆及该孔径间隔晶圆的其中一个或两个上。步骤903可采用网版印刷法、滚筒印刷法、胶印刷法，或已知领域中粘合晶圆接合的其它方法。在步骤903的一个实施例中，方法900施加第一封胶于载体晶圆424上。在步骤903的一个第二实施例中，方法900施用第一封胶于孔径间隔晶圆836上。在步骤903的第三实施例中，方法900施加第一封胶于载体晶圆424上，及施用第一封胶于孔径间隔晶圆836上。
在步骤904中，方法900将孔径间隔晶圆接合至载体晶圆，使得该载体晶圆完全地覆盖该等孔径中的每一个。在步骤904的一个实施例中，方法900将孔径间隔晶圆836接合至载体晶圆424，使得该载体晶圆424完全地覆盖每个孔径866。图6的剖面图609绘示步骤904的其中一种结果，其中该接合步骤采用第一密封部618，且共享壁坝体结构616是孔径间隔晶圆836的一部分。
在步骤912中，方法900将多个坝体结构附着到装置晶圆以形成封装的装置晶圆。在方法900的一个实施例中，步骤912包括步骤913。在步骤913中，方法900将该载体晶圆对准于该装置晶圆，且于其间设有该孔径装置晶圆，使得每个孔径可对准于各个的半导体装置。在步骤913的一个实施例中，方法900将载体晶圆424对准于装置晶圆422，且于其间设有孔径间隔晶圆836，使得每个孔径866对准于各个的微透镜数组407，每个微透镜数组是形成在装置晶圆422上的各个的半导体装置的一部分。
在方法900的一个实施例中，步骤912包括步骤914，其将孔径间隔晶圆接合至该装置晶圆。在步骤914的一个实施例中，方法900将孔径间隔晶圆836接合至装置晶圆422。图6的封装的晶圆组件612绘示步骤914的一种结果，其中该接合动作采用第二密封部628。在方法900中，步骤912和可选的步骤950在步骤910之后。
图10是配置在载体晶圆424上的专用壁坝体结构1016的平面图。每个专用壁坝体结构1016是封闭的形状，其包围包括微透镜数组407的CMOS影像传感器。例如，专用壁坝体结构1016(1)是矩形的且封入微透镜数组407(3)，以及专用壁坝体结构1016(2)是矩形的且封入微透镜数组407(4)。在相邻的专用壁坝体结构1016之间的区域在载体晶圆424上形成垂直和水平数组的信道1019。通道1019具有宽度W4。为清楚起见，不是所有的水平通道1019都有在图10中标示标号。
仅有共享壁坝体结构的晶圆和仅有专用壁坝体结构的晶圆之间的差别是，在该晶圆上相邻的微透镜数组之间的坝体结构的数量不同。正如有关图7中的共享壁坝体结构616，其中，一个且仅一个共享壁坝体结构在相邻的微透镜数组407之间。图10则绘示了两个相邻的微透镜数组之间多个专用壁坝体结构段。例如，专用壁坝体结构1016(1)和专用壁坝体结构1016(2)两者在相邻的微透镜数组407(1)和微透镜数组407(2)之间。
图11绘示说明方法1100实施例的流程图，其对于半导体装置的晶圆级封装使用专用壁坝体结构。图12绘示微透镜数组的晶圆级封装的剖面图，该剖面图是对应于方法1100的步骤。在12中，该半导体装置是CMOS影像传感器。最好搭配以下的说明一起来看图11和图12。
在步骤1102中，方法1100藉由硬化动作附加间隔晶圆到载体晶圆，如图12的剖面图1202所示。间隔晶圆436可由光阻物形成。
方法1100的步骤1104与方法500的步骤504是相同的。在步骤1104中的一个实施例，方法1100将间隔晶圆436变薄以产生变薄的间隔晶圆1226，如剖面图1204所示。
在步骤1106中，方法1100在该变薄的间隔晶圆上沉积光阻层。在步骤1106的一个实施例中，方法1100在变薄的间隔晶圆1226沉积光阻层1227，如剖面图1204所示。光阻层1227可以是已知领域中的正光阻剂或负光阻剂。
在步骤1108中，方法1100透过光罩暴露该光阻层以产生多个光阻层区域。在步骤1108的一个实施例中，方法1100透过光罩暴露光阻层1227以产生多个光阻层区域1217，如剖面图1208所示。
在步骤1110中，方法1100蚀刻该变薄的坝体结构间隔层及去除光阻区域，以形成多个专用壁坝体结构，其中，在相邻的专用壁坝体结构之间具有信道。在步骤1110的一个实施例中，方法1100蚀刻变薄的间隔晶圆1226以形成多个专用壁坝体结构1216、信道1219、并从专用壁坝体结构1216去除光阻区域1217，如剖面图1210所示。
在步骤1112中，方法1100将该多个专用壁坝体结构附着到装置晶圆，该装置晶圆包括多个晶粒，该等晶粒中的每一个包括半导体装置，以形成各自的多个封装半导体装置。在步骤1112的一个实施例中，方法1100利用第一密封部1218将专用壁坝体结构1216接合到装置晶圆422，以形成多个未单切的各个封装半导体装置1212。
为了确保密封腔室1220的坚固性，专用壁坝体结构1216的宽度W5应超过20微米。载体晶圆424对准于装置晶圆422，使得两个专用壁坝体结构1216在两个相邻的微透镜数组407之间。
在步骤1114中，方法1100将坝体结构内部的封胶沉积至步骤1110所形成的每个通道中。在步骤1114的一个实施例中，方法1100将坝体结构内部的封胶1236沉积至每个通道1219，如双密封封装式半导体装置1214所示。坝体结构内部的封胶1236出现将保护第一密封部1218，使得装置1214达到“双密封”。
在装置1214的最佳实施例中，坝体结构内部的封胶1236的位置是被限制在两个区域：最近邻(相邻)专用壁坝体结构1216之间，以及最近邻第一密封部1218之间。例如，在图12中，坝体结构内部的封胶1236不会延伸到坝体结构1216和载体晶圆424之间，或密封部1218和装置晶圆422之间。坝体结构内部的封胶1236可以延伸到这些地区亦不背离本文所讨论的范围。
坝体结构内部的封胶1236保护双密封封装式半导体装置1214达到防潮及抗化学相关的伤害。坝体结构内部的封胶1236可以保护第一密封部1218，其允许第一密封部1218被选择作为其光学吸湿性和粘合性能。方法1100不需要坝体结构内部的封胶1236充当粘合剂来用于将专用壁坝体结构1216黏合至载体晶圆424和装置晶圆422。
在可选的步骤1150中，方法1100将该封装的装置晶圆单切(切割)以形成多个封装式半导体装置。在步骤1150的一个实施例中，方法1100沿着切刻线1229将双密封封装晶圆组件1214单切，以形成具有专用壁坝体结构1216的封装半导体装置1250。封装式半导体装置1250还包括装置晶粒1252，密封部1256，和载体层1254，它们分别为装置晶圆422、坝体结构内的封胶1236，和载体晶圆424的单切部分。
沿着双密封封装式半导体装置1214的切割切口具有切口W6。如果切口W6小于宽度W4，则专用壁坝体结构1216的宽度则保持W5，如封装半导体装置1250所示。切口W6可超过宽度W4也不背离本发明所讨论的范围。在这样的情况下，封装式半导体装置1250则不包括坝体结构封胶1236，如切割步骤1150中将其移除。
对于妥善密封密封腔室1220，坝体结构内部的封胶1236应很好地将载体晶圆424和专用壁坝体结构1216两者黏合。坝体结构内部的封胶1236候选包括：环氧树脂353ND(EpoxyTechnology,Inc.，比尔里卡，麻州，美国)和Emerson&1269A(EllsworthAdhesives，日耳曼，威斯康星州，美国)。
图13是专用壁坝体结构1316的平面图，其配置在晶圆1322上。每个专用壁坝体结构1316封入微透镜数组407。专用壁坝体结构1316类似于专用壁坝体结构1016。不同于专用壁坝体结构1216，每个专用壁坝体结构1316由共享壁坝体结构1346所包围。例如，共享壁坝体结构1346(1)围绕着专用壁坝1316(1)，其封入微透镜数组407(5)。其中，在相邻的专用壁坝体结构1016之间的中点是在通道1019内，在相邻的专用壁坝体结构1316之间的中点是在共享壁坝体结构1346内。
图14A和图14B分别绘示具有专用壁坝体结构及围绕外壁坝体结构的封装式半导体装置1450的平面图和剖面图。图14B是沿着剖面段1494A-1494A'的剖面图。封装式半导体装置1450与图12的封装式半导体装置1250相同，只是多了外壁坝体结构1446。
图13绘示封装式半导体装置1450产生于沿切割线1319的切割晶圆1322。切割线1319实质上对准于共享壁坝体结构1346，使得将共享壁坝体结构1346分开，以形成外壁坝体结构1446。在图14A中的平面图中，外壁坝体结构1446(1)形成封装式半导体装置1450的外缘，其还包括由专用壁坝体结构1316(1)和坝体结构内部的封胶1236围绕的微透镜数组407(5)。封装式半导体装置1450包括密封腔室1420，其与于封装式半导体装置1250的密封腔室1220是相同的。
在不背离本发明探讨的范围情况下，上述的方法和系统可做出改变。因此应当指出的是，包含在上述说明或绘示在附图中的事项，应理解为说明阐释的而非限制性的。下述的申请专利范围意在涵盖所有本文所描述的一般的和具体的技术特征，以及在本发明探讨范围中的方法和系统，其中，碍于语言的关系，所有陈述都属于其中的解释范围间。

Claims (20)

1.一种封装式半导体装置，其包含
装置晶粒，具有被制造在其上的半导体装置；
载体层，与所述装置晶粒相对，用以覆盖所述半导体装置；
坝体结构，用以支撑在所述装置晶粒上面的所述载体层，所述坝体结构设置在其间且是由坝体结构材料所形成；
第一密封部，用以附着所述坝体结构至所述装置晶粒，所述第一密封部设置在其间且是由除了所述坝体结构材料之外的材料所形成；以及
附着装置，用以附着所述坝体结构至所述载体层；
所述装置晶粒、所述坝体结构、及所述载体层形成密封腔室，所述密封腔室封装所述半导体装置，
其中，既不是所述第一密封部，也不是用以附着所述坝体结构至所述载体层的所述附着装置，也不是它们其中的组合，独立地桥接所述装置晶粒与所述载体层之间的缝隙。
2.根据权利要求1所述的半导体装置，所述坝体结构材料具有热膨胀系数CTE，所述热膨胀系数CTE与所述载体层及所述装置晶粒的一个或两个的CTE实质地匹配。
3.根据权利要求2所述的半导体装置，所述坝体结构材料是硅或半导体载体晶圆。
4.根据权利要求1所述的半导体装置，用以附着所述坝体结构至所述载体层的所述附着装置包含第二密封部，所述第二密封部设置于其间。
5.根据权利要求1所述的半导体装置，所述腔室具有超过200微米的高度。
6.根据权利要求1所述的半导体装置，进一步包含坝体结构间封胶，其覆盖所述多个坝体结构表面，所述多个坝体结构表面包含所述密封腔室的外表面。
7.根据权利要求6所述的半导体装置，进一步包含外壁坝体结构，其覆盖所述封胶，所述坝体结构间封胶在所述多个坝体结构表面与所述外壁坝体结构之间。
8.根据权利要求1所述的半导体装置，所述半导体装置包含CMOS影像传感器。
9.根据权利要求8所述的半导体装置，所述CMOS影像传感器包含微透镜数组，所述微透镜数组的表面是所述微透镜数组与所述密封腔室之间的边界。
10.一种半导体装置的封装方法，所述半导体装置形成在装置晶圆上，所述方法包含：
形成组件，所述组件包含载体晶圆及在其上的多个坝体结构；以及，在所述形成步骤之后，
附着所述组件至所述装置晶圆，以形成各自的多个封装式半导体装置。
11.根据权利要求10所述的方法，所述形成步骤包含：
设置一个或多个第一密封部于所述载体晶圆及间隔晶圆的其中一个或两个上；
附着所述间隔晶圆至所述载体晶圆；以及
光刻地图案化所述间隔晶圆。
12.根据权利要求11所述的方法，进一步包含，在所述附着步骤之后，薄化所述间隔晶圆。
13.根据权利要求11所述的方法，所述光刻地图案化的步骤包含：
在所述间隔晶圆上沉积光阻层；
透过光罩而暴露出所述光阻层；以及
光刻地蚀刻所述间隔晶圆，以形成所述多个坝体结构。
14.根据权利要求11所述的方法，所述附着步骤进一步包含形成一个或多个第二密封部于所述装置晶圆及与所述一个或多个第一密封部相对的坝体结构表面的其中一个或两个上。
15.根据权利要求10所述的方法，所述形成步骤包含：
施加第一封胶于所述载体晶圆及具有多个孔径的孔径间隔晶圆的其中一个或两个上；以及
接合所述孔径间隔晶圆至所述载体晶圆，以使所述载体晶圆完全覆盖所述多个孔径的各个。
16.根据权利要求15所述的方法，进一步包含形成所述孔径间隔晶圆，所述孔径间隔晶圆包含由多个坝体结构所围合的所述多个孔径，所述多个孔径在与被形成在装置晶圆上的半导体晶粒的各个位置对应的位置处。
17.根据权利要求15所述的方法，所述附着步骤进一步包含：接合所述孔径间隔晶圆至所述装置晶圆。
18.根据权利要求10所述的方法，所述多个坝体结构的各个是专用壁坝体结构，以及在所述附着步骤之后，沉积坝体结构间封胶至多个信道内，信道是相邻专用壁坝体结构之间的区域。
19.根据权利要求10所述的方法，所述多个坝体结构是由具有热膨胀系数CTE的材料所形成，所述热膨胀系数CTE与所述载体晶圆及所述装置晶圆的其中一个或两个的CTE实质地匹配。
20.根据权利要求10所述的方法，进一步包含，在所述附着步骤之后，将所述装置晶圆单切，以形成多个封装式半导体装置。
CN201510784405.3A 2014-11-14 2015-11-16 晶圆级封装式半导体装置，及其制造方法 Active CN105609514B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/542,169 2014-11-14
US14/542,169 US9450004B2 (en) 2014-11-14 2014-11-14 Wafer-level encapsulated semiconductor device, and method for fabricating same

Publications (2)

Publication Number Publication Date
CN105609514A true CN105609514A (zh) 2016-05-25
CN105609514B CN105609514B (zh) 2019-02-12

Family

ID=55962394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510784405.3A Active CN105609514B (zh) 2014-11-14 2015-11-16 晶圆级封装式半导体装置，及其制造方法

Country Status (4)

Country Link
US (1) US9450004B2 (zh)
CN (1) CN105609514B (zh)
HK (1) HK1221569A1 (zh)
TW (1) TWI566393B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111736259A (zh) * 2020-07-24 2020-10-02 歌尔股份有限公司 波导镜片模组及其制作方法、ar设备
CN114242870A (zh) * 2021-12-22 2022-03-25 鸿利智汇集团股份有限公司 一种晶片支架、晶片支架板以及晶片的封装方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10717645B2 (en) * 2014-12-17 2020-07-21 Robert Bosch Gmbh Exposed-die mold package for a sensor and method for encapsulating a sensor that interacts with the environment
JP6991739B2 (ja) * 2017-05-12 2022-01-13 キヤノン株式会社 半導体装置の製造方法
US11164900B2 (en) * 2018-10-08 2021-11-02 Omnivision Technologies, Inc. Image sensor chip-scale-package
US11049894B2 (en) * 2018-11-07 2021-06-29 Omnivision Technologies, Inc. Solder mask dam design
WO2020098211A1 (zh) * 2018-11-12 2020-05-22 通富微电子股份有限公司 一种半导体芯片封装方法及半导体封装器件
WO2020098214A1 (zh) * 2018-11-12 2020-05-22 通富微电子股份有限公司 一种半导体芯片封装方法及半导体封装器件
KR20210080718A (ko) 2019-12-20 2021-07-01 삼성전자주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1489218A (zh) * 2002-07-29 2004-04-14 ��ʿ��Ƭ��ʽ���� 固态成像设备及制造所述固态成像设备的方法
CN101369574A (zh) * 2007-08-17 2009-02-18 三星电机株式会社 Cmos图像传感器封装
CN103137632A (zh) * 2011-11-21 2013-06-05 奥普蒂兹公司 用于cmos图像传感器的内插板封装及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL133453A0 (en) 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US7074638B2 (en) * 2002-04-22 2006-07-11 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing said solid-state imaging device
US7378724B2 (en) 2005-03-24 2008-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Cavity structure for semiconductor structures
US7569409B2 (en) 2007-01-04 2009-08-04 Visera Technologies Company Limited Isolation structures for CMOS image sensor chip scale packages
US7528420B2 (en) 2007-05-23 2009-05-05 Visera Technologies Company Limited Image sensing devices and methods for fabricating the same
US8569180B2 (en) 2008-07-08 2013-10-29 MCube Inc. Method and structure of wafer level encapsulation of integrated circuits with cavity

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1489218A (zh) * 2002-07-29 2004-04-14 ��ʿ��Ƭ��ʽ���� 固态成像设备及制造所述固态成像设备的方法
CN101369574A (zh) * 2007-08-17 2009-02-18 三星电机株式会社 Cmos图像传感器封装
CN103137632A (zh) * 2011-11-21 2013-06-05 奥普蒂兹公司 用于cmos图像传感器的内插板封装及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111736259A (zh) * 2020-07-24 2020-10-02 歌尔股份有限公司 波导镜片模组及其制作方法、ar设备
CN114242870A (zh) * 2021-12-22 2022-03-25 鸿利智汇集团股份有限公司 一种晶片支架、晶片支架板以及晶片的封装方法

Also Published As

Publication number Publication date
US20160141320A1 (en) 2016-05-19
CN105609514B (zh) 2019-02-12
HK1221569A1 (zh) 2017-06-02
TWI566393B (zh) 2017-01-11
US9450004B2 (en) 2016-09-20
TW201630171A (zh) 2016-08-16

Similar Documents

Publication Publication Date Title
CN105609514A (zh) 晶圆级封装式半导体装置，及其制造方法
JP5324890B2 (ja) カメラモジュールおよびその製造方法
CN101156242B (zh) 封装电子组件的生产方法和封装电子组件
EP1376705A2 (en) Solid-state imaging device and method of manufacturing the same
CN103515334B (zh) 晶片封装体及其形成方法、半导体结构的形成方法
CN103094290A (zh) 采用共形掺杂的图像传感器沟槽隔离
KR20000075371A (ko) 고체 촬상 소자 및 그의 제조 방법
JPH10284710A (ja) 固体撮像素子、その製造方法及び固体撮像装置
TW201507121A (zh) 固態影像感測裝置及固態影像感測裝置之製造方法
US11824076B2 (en) Semiconductor package including an image sensor chip and a method of fabricating the same
US9893116B2 (en) Manufacturing method of electronic device and manufacturing method of semiconductor device
JP2004063751A (ja) 固体撮像素子およびその製造方法
JP4174247B2 (ja) 固体撮像素子の製造方法
JP2004063782A (ja) 固体撮像装置およびその製造方法
JP4871690B2 (ja) 固体撮像装置の製造方法及び固体撮像装置
JP4714499B2 (ja) 半導体撮像装置およびその製造方法
CN103165545B (zh) 晶片封装体及其形成方法
CN104157662B (zh) 一种高灵敏度图像传感器像素结构及制作方法
TWI396923B (zh) 微型相機模組及其製作方法
JPH04103168A (ja) 固体撮像素子
JP5759345B2 (ja) ウエハーレベルパッケージ焦点面アレイを製造する方法
EP3319125B1 (en) Method for manufacturing optical sensor arrangements and housing for an optical sensor
US7964432B2 (en) Method of manufacturing lenses, in particular for an integrated imager
JP5047077B2 (ja) 固体撮像装置の製造方法
CN110010628B (zh) 用于均匀晶圆平坦化和接合的锚定结构和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information

Address after: American California

Applicant after: OmniVision Technologies, Inc.

Address before: American California

Applicant before: Full Vision Technology Co., Ltd.

COR Change of bibliographic data
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1221569

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant