CN114388366B - 封装壳体的制备方法及封装芯片的制备方法 - Google Patents

Abstract

本公开实施例公开了一种封装壳体的制备方法及封装芯片的制备方法，所述封装体的制备方法包括：提供基板；其中，所述基板具有相对的第一表面和第二表面；在所述基板的所述第一表面形成开孔；其中，所述开孔的底部位于所述基板中；将所述基板形成有所述开孔的所述第一表面与承载体键合；其中，所述承载体覆盖所述开孔；在所述第一表面与所述承载体键合之后，在所述基板的所述第二表面形成凹槽；其中，在垂直于所述基板的方向上，所述凹槽与所述开孔连通；将所述基板形成有所述凹槽的所述第二表面固定于承载层上；在所述第二表面与所述承载层固定之后，去除所述承载体；在去除所述承载体后，去除所述承载层。

Description

封装壳体的制备方法及封装芯片的制备方法

技术领域

本公开实施例涉及半导体封装技术领域，特别涉及一种封装壳体的制备方法及封装芯片的制备方法。

背景技术

半导体芯片的封装工艺，是指将由晶圆切割下来的一个或者多个半导体芯片包封、固定到用于防止物理损伤、腐蚀等的封装壳体中的工艺步骤，以此承载和支撑半导体芯片，避免半导体芯片与外部环境直接接触，防止半导体芯片损伤失效。

在集成电路中，可将多种半导体芯片以及其他电子元件集成在一起构成电子系统。对电子系统功能多元化、复杂化需求逐步提高的同时，要求电子系统的体积、功耗、重量进一步减小，促进了电子集成技术的飞速发展。不同半导体芯片之间功能各异，工艺节点、晶圆尺寸和半导体芯片尺寸相差巨大。如何实现这些不同尺寸、不同材料、不同工艺以及不同功能的半导体芯片的封装与集成，如何提高封装壳体制备过程的良率成为亟待解决的问题。

发明内容

有鉴于此，本公开实施例提供一种封装壳体的制备方法及封装芯片的制备方法。

根据本公开实施例的第一方面，提供一种封装壳体的制备方法，包括：

提供基板；其中，所述基板具有相对的第一表面和第二表面；

在所述基板的所述第一表面形成开孔；其中，所述开孔的底部位于所述基板中；

将所述基板形成有所述开孔的所述第一表面与承载体键合；其中，所述承载体覆盖所述开孔；

在所述第一表面与所述承载体键合之后，在所述基板的所述第二表面形成凹槽；其中，在垂直于所述基板的方向上，所述凹槽与所述开孔连通；

将所述基板形成有所述凹槽的所述第二表面固定于承载层上；

在所述第二表面与所述承载层固定之后，去除所述承载体；

在去除所述承载体后，去除所述承载层。

在一些实施例中，在形成所述开孔前，所述方法还包括：

形成覆盖所述第一表面的介质层；其中，所述介质层中嵌设有电连接结构；

所述开孔包括连通的第一子孔和第二子孔；所述在所述基板的所述第一表面形成开孔，包括：

在所述开孔的预设形成位置，对所述介质层进行第一蚀刻，直至显露所述基板，以形成所述第一子孔；

对所述第一子孔底部进行第二蚀刻，以贯穿部分厚度的所述基板，形成所述第二子孔；其中，所述第二子孔的底部位于所述基板中。

在一些实施例中，在形成所述第二子孔前，所述方法还包括：

形成覆盖所述第一子孔内壁的阻挡层；

进行所述第二蚀刻包括：

对所述第一子孔底部的所述阻挡层和所述基板进行所述第二蚀刻，以贯穿所述第一子孔底部的所述阻挡层以及部分厚度的所述基板，形成所述第二子孔。

在一些实施例中，所述将所述基板形成有所述开孔的所述第一表面与承载体键合，包括：

形成所述开孔后，在所述介质层和/或所述承载体表面形成黏接层，通过所述黏接层键合所述介质层和所述承载体。

在一些实施例中，在形成所述黏接层之前，所述方法还包括：

在所述开孔中形成填充物；其中，所述填充物至少闭合所述开孔的开口。

在一些实施例中，所述填充物的组成材料与所述黏接层的组成材料相同。

在一些实施例中，在去除所述承载体之后，所述方法还包括：

去除所述黏接层和所述开孔中的所述填充物。

在一些实施例中，所述将所述基板形成有所述凹槽的所述第二表面固定于承载层上，包括：将所述基板形成有所述凹槽的所述第二表面粘贴于所述承载层上，以固定所述第二表面和所述承载层；

所述在去除所述承载体后，去除所述承载层，包括：在去除所述黏接层和所述开孔中的所述填充物之后，去除所述承载层。

在一些实施例中，在形成所述凹槽之前，所述方法还包括：

对所述基板的所述第二表面进行减薄；其中，减薄后的所述基板的厚度大于所述开孔的深度。

根据本公开实施例的第二方面，提供一种芯片封装的制备方法，包括：

提供所述的方法制备的封装壳体；

提供半导体芯片；

将所述半导体芯片与所述封装壳体固定，所述半导体芯片设置在所述凹槽中；其中，所述开孔显露所述半导体芯片的至少部分区域。

在一些实施例中，所述半导体芯片的一面设置有焊盘，所述焊盘从所述开孔中显露，所述方法还包括：

以导电材料填充所述开孔，以形成与所述焊盘耦接的导电插塞。

本公开实施例，在基板的第一表面形成开孔后，将基板的第一表面与承载体键合，承载体覆盖开孔。因为承载体对开孔的覆盖，所以可以通过承载体对基板进行真空吸附，进而便于在基板的第二表面形成与开孔连通凹槽，减少真空吸附失败导致基板碎片的几率，提高封装壳体的制备良率。并且，在承载体与基板形成有开孔的第一表面键合之后，在基板的传递过程以及形成凹槽等制备过程中，承载体与直接设备接触，减少基板第一表面的损伤。

附图说明

图1a是根据一示例性实施例示出的一种封装壳体的制备方法的示意图一；

图1b是根据一示例性实施例示出的一种封装壳体的制备方法的示意图二；

图1c是根据一示例性实施例示出的一种封装壳体的制备方法的示意图三；

图1d是根据一示例性实施例示出的一种封装壳体的制备方法的示意图四；

图2是根据本公开实施例示出的一种封装壳体的制备方法的流程示意图；

图3a是根据本公开实施例示出的一种封装壳体的制备方法的示意图一；

图3b是根据本公开实施例示出的一种封装壳体的制备方法的示意图二；

图3c是根据本公开实施例示出的一种封装壳体的制备方法的示意图三；

图3d是根据本公开实施例示出的一种封装壳体的制备方法的示意图四；

图3e是根据本公开实施例示出的一种封装壳体的制备方法的示意图五；

图3f是根据本公开实施例示出的一种封装壳体的制备方法的示意图六；

图3g是根据本公开实施例示出的一种封装壳体的制备方法的示意图七；

图3h是根据本公开实施例示出的一种封装壳体的制备方法的示意图八；

图4a是根据本公开实施例示出的一种封装壳体的制备方法的示意图九；

图4b是根据本公开实施例示出的一种封装壳体的制备方法的示意图十；

图4c是根据本公开实施例示出的一种封装壳体的制备方法的示意图十一；

图4d是根据本公开实施例示出的一种封装壳体的制备方法的示意图十二；

图4e是根据本公开实施例示出的一种封装壳体的制备方法的示意图十三；

图4f是根据本公开实施例示出的一种封装壳体的制备方法的示意图十四；

图4g是根据本公开实施例示出的一种封装壳体的制备方法的示意图十五；

图4h是根据本公开实施例示出的一种封装壳体的制备方法的示意图十六；

图4i是根据本公开实施例示出的一种封装壳体的制备方法的示意图十七；

图5a是根据本公开实施例示出的一种封装芯片的制备方法的示意图一；

图5b是根据本公开实施例示出的一种封装芯片的制备方法的示意图二；

图5c是根据本公开实施例示出的一种封装芯片的制备方法的示意图三；

图5d是根据本公开实施例示出的一种封装芯片的制备方法的示意图四。

具体实施方式

以下结合说明书附图及具体实施例对本公开的技术方案做进一步的详细阐述。

在本公开实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。

在本公开实施例中，术语“A与B接触”包含A与B直接接触的情形，或者A、B两者之间还间插有其它部件而A间接地与B接触的情形。

在本公开实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。并且，层可以包括多个子层。

可以理解的是，本公开中的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读，以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层（即直接在某物上）的含义，而且还包括“在”某物“上”且其间有居间特征或层的含义。

需要说明的是，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其它实施方式。

图1a至图1d是根据一示例性实施例示出的一种封装壳体的制备方法的示意图。参照图1a至图1d所示，该方法包括：

步骤一：参照图1a所示，提供第一基板110a，第一基板110a具有相对的第一面和第二面；将第一基板110a的第二面与第一承载体120a键合；在第一基板110a的第一面形成贯穿第一基板110a的凹槽111，直至显露第一承载体120a；

步骤二：参照图1b所示，提供第二基板110b，第二基板110b具有相对的第三面和第四面；将第二基板110b的第四面与第二承载体120b键合；在第二基板110b的第三面形成贯穿第二基板110b的开孔112，直至显露第二承载体120b；其中，开孔112的直径小于凹槽111的直径；

步骤三：参照图1c所示，键合第一基板110a的第一面和第二基板110b的第三面；其中，在垂直于第一基板110a和第二基板110b的方向上，凹槽111与开孔112连通；

步骤四：参照图1d所示，键合第一基板110a和第二基板110b之后，去除第一承载体120a和第二承载体120b。

结合图1a和图1b所示，在第一基板110a中形成三个凹槽111，在第二基板110b中形成三个开孔112，仅作为对该实施例的示例说明。该实施例对于凹槽111的数量以及开孔112的数量不作限制。

参照图1c和图1d所示，第一基板110a中的凹槽111与第二基板110b中的开孔112通过键合连通，凹槽111的直径大于开孔112的直径，可以是一个凹槽111与一个开孔112对应连通，也可以是一个凹槽111与多个开孔112对应连通。

示例性的，形成凹槽111和开孔112的工艺包括但不限于：干法蚀刻工艺、湿法蚀刻工艺或者其任意组合。

参照图1d所示，去除第一承载体120a和第二承载体120b后的结构可作为半导体芯片的封装壳体用于半导体芯片封装。在一些实施例中，将半导体芯片固定于第一基板110a中的凹槽111内，在第二基板110b的开孔112中形成导电插塞，与半导体芯片耦接，以将半导体芯片的电信号引出，用于与外部集成电路进行电信号互联。

继续参照图1a所示，在蚀刻形成凹槽111的过程中，可不对第一承载体120a进行蚀刻。第一承载体120a，可用于保护干法蚀刻机台中用于承载晶圆的承载台（例如，静电卡盘ESC或者真空吸盘等），使得第一基板110a被空腔贯穿后，避免蚀刻剂通过空腔接触到承载台，减少承载台的损伤。

在封装壳体的制备过程中，第一基板110a在不同设备之间流转时，需要使用真空吸附设备（例如，真空吸盘）对第一基板110a进行传递。在进行化学机械研磨和轮磨工艺时，也需要使用真空吸附设备对第一基板110a进行吸附固定。如果没有第一承载体120a，真空吸附设备直接与形成有凹槽111的第一基板110a接触，凹槽111会破坏第一基板110a与真空吸附设备之间的真空环境，无法完成吸附动作，进而无法对第一基板110a进行传递，无法固定第一基板110a以进行后续的化学机械研磨和轮磨工艺，甚至会因为吸附失败而使得第一基板110a碎片，危害设备。

可以理解的是，由于多个凹槽111的存在，第一基板110a的机械强度会下降，直接吸附或者抓取第一基板110a会加大第一基板110a碎片的风险。因此，将第一承载体120a与第一基板110a键合，通过吸附或者抓取第一承载体120a，可完成对第一基板110a的吸附或者抓取，减少第一基板110a的碎片风险，进而减少破片对设备的损伤。第二承载体120b的作用于第一承载体120a作用类似，在此不作赘述。

参照图1c所示，在第一基板110a与第二基板110b的键合过程中，凹槽111与开孔112需要进行对准，以保证凹槽111与开孔112连通，当凹槽111与开孔112的个数增多时，键合时的对准难度增加，导致凹槽111与开孔112无法连通的现象，降低封装壳体的制备良率。

结合图1c和图1d所示，当以解键合的方式去除第一承载体120a以及第二承载体120b以形成封装壳体100时，可能会使第一基板110a和第二基板110b的键合失效，导致第一基板110a和第二基板110b分离。并且，在半导体芯片的使用过程中，图1d所示的封装壳体100，在高温或者外力挤压过程中存在第一基板110a和第二基板110b解键合的风险，增加半导体芯片失效的风险。

图2是根据本公开实施例示出的一种封装壳体的制备方法的流程示意图，图3a至图3h是根据本公开实施例示出的一种封装壳体的制备方法的示意图。参照图2、图3a至图3h所示，该制备方法包括以下步骤：

S100：参照图3a所示，提供基板210；其中，基板210具有相对的第一表面和第二表面；

S200：参照图3b所示，在基板210的第一表面形成开孔211；其中，开孔211的底部位于基板210中；

S300：参照图3c和图3d所示，将基板210形成有开孔211的第一表面与承载体220键合；其中，承载体220覆盖开孔211；

S400：参照图3e所示，在第一表面与承载体220键合之后，在基板210的第二表面形成凹槽212；其中，在垂直于基板210的方向上，凹槽212与开孔211连通；

S500：参照图3f所示，将基板210形成有凹槽212的第二表面固定于承载层231上；

S600：参照图3g所示，在第二表面与承载层231固定之后，去除承载体220；

S700：参照图3h所示，在去除承载体220后，去除承载层231。

示例性的，基板210的组成材料可包括：单质半导体材料(例如硅、锗)、Ⅲ-Ⅴ族化合物半导体材料、Ⅱ-Ⅵ族化合物半导体材料、有机半导体材料或者本领域已知的其它半导体材料。基板210的组成材料还可包括：氧化硅材料、氧化铝（蓝宝石）或者陶瓷材料。

示例性的，在垂直于基板210的z方向上，第一表面可以为基板210的上表面，第二表面可以为与第一表面相对的基板210的下表面，下文不再赘述。

示例性的，开孔211和凹槽212的形成工艺包括但不限于：干法蚀刻工艺、湿法蚀刻工艺或者其任意组合。

示例性的，承载体220可包括半导体晶圆，承载体220的组成材料可与基板210相同或不同。

具体的，参照图3b所示，在z方向上，对基板210的第一表面执行蚀刻工艺形成开孔211时，开孔211仅贯穿部分厚度的基板210，即开孔211的深度小于基板210的厚度，开孔211为位于基板210内的盲孔。

参照图3c所示，基板210形成有开孔211的第一表面与承载体220键合的键合工艺可包括直接键合或者通过其他键合介质进行键合。

在一些实施例中，直接键合可包括热压键合。具体的，在较高的温度下，在基板210和承载体220的键合表面之间施加压力，使得熔融的键合表面接触，冷却后即可完成键合。基板210和承载体220的组成材料相同（例如，基板210和承载体220都为硅材料，或者，基板210和承载体220为金属材料），或者基板210和承载体220的组成材料相亲和（例如，基板210为硅材料，承载体220为氧化硅材料），可应用直接键合工艺。

在一些实施例中，参照图3d所示，基板210和承载体220在键合过程中不直接接触，在基板210和承载体220之间形成其他的键合介质进行键合。例如，在基板210表面和/或承载体220表面涂布键合胶以形成黏接层251，通过键合胶将基板210和承载体220键合在一起。可以理解的是，在键合时，涂布的键合胶位于基板210朝向承载体220的表面；和/或，在键合时，涂布的键合胶位于承载体220朝向基板210的表面。在涂布键合胶以形成黏接层251时，可利用键合胶对开孔211进行填充，可对开孔211进行支撑，减少开孔211在键合过程中发生变形的几率，提高封装壳体的制备良率。

需要强调的是，参照图3c所示，承载体220将基板210形成有开孔211的第一表面进行覆盖，承载体220完全覆盖开孔211的开口，以对开孔211的开口进行密封，进而便于在基板210的第二表面形成与开孔211连通凹槽212，减少真空吸附失败导致基板210碎片的几率，提高封装基板的制备良率。

参照图3c和图3d所示，执行S300后，在z方向上，承载体220位于基板210之上。参照图3e所示，执行S400前，需要将键合之后的承载体220和基板210进行翻转倒装，使基板210位于承载体220之上。由此，可使基板210的第二表面暴露在蚀刻剂中，以形成凹槽212。在执行S400时，可执行蚀刻工艺以形成凹槽212。承载体220与蚀刻设备的承载台接触，避免基板210具有开孔211的第一表面与承载台接触产生损伤。并且，基板210的第二表面有承载体220的保护，在基板210的传递过程中不会直接接触传递设备，减少基板210的第二表面的损伤。

继续参照图3e所示，凹槽212与开孔211连通之后，蚀刻剂会沿着开孔211到达承载体220表面，承载体220的存在可减少甚至避免蚀刻剂对承载台的损伤。

进一步地，凹槽212与开孔211连通后，在z方向上，凹槽212与开孔211一起组成一个贯穿基板210的贯穿空腔，承载体220可将该贯穿空腔具有开孔211的一侧（即，基板210的形成有开孔211的第一表面）进行密封，在对基板210进行真空吸附抓片动作时，贯穿空腔不会破坏真空吸附，如此，可采用真空吸附方式进行抓片，且降低了由于抓取失败而出现碎片的风险，由此增加封装壳体的制备良率。例如，在对基板210进行真空吸附时，真空吸盘可吸附抓取承载体220，连带基板210进行传递或者翻转动作。

需要强调的是，本实施例中示出的一个凹槽212与一个开孔211仅作为示例，可形成更多的凹槽212以及更多的开孔211。

另外，形成的一个凹槽212可与至少一个开孔211连通，对于连通的开孔211的数量不作具体限制。可以理解的是，在一些实施例中，形成的一个凹槽212可以与两个开孔211、三个开孔211或者更多的开孔211连通。与同一个凹槽212连通的开孔211的数量，可根据后续嵌入在该凹槽中的芯片需要设置的导电插塞数量正相关。

在一些实施例中，结合图3e至图3h所示，在z方向上，一个凹槽212可与至少两个开孔211连通，以形成套孔的贯穿空腔。

在一些实施例中，在垂直于z方向的平面内，凹槽212的尺寸大于开孔211的尺寸。具体地，在一些示例中，结合图3e至图3h所示，在垂直于z方向的投影面上，开孔211的投影落在凹槽212的投影范围之内。在另一些示例中凹槽212和开孔211的形状可包括圆柱，凹槽212的直径大于开孔211的直径。如此，在形成凹槽212时，可降低凹槽212与开孔211的对准难度，减少出现凹槽212与开孔211无法连通的现象，提高封装壳体的制备良率。

在一些实施例中，结合图3c至图3e所示，在垂直于z方向的投影面上，承载体220的投影面积大于或者等于基板210的投影面积，即在z方向上，承载体220可完全覆盖基板210形成有开孔211的第一表面。以此，承载体220可以更好对基板210形成有开孔211的第一表面进行保护以及密封，更有利于基板210的真空吸附，提高封装壳体的制备良率。

参照图3f所示，基板210的第二表面与承载层231的固定方式可以包括：粘贴、真空吸附或者静电吸附。

在一些示例中，承载层231可包括具有粘性的薄膜，该薄膜的另外一个表面还可与其他设备粘贴。执行S700时，可将该薄膜从基板210上撕下，以形成如图3h所示的封装壳体200。

在一些示例中，承载层231还可包括真空吸附元件或者静电吸附元件。在执行S700时，可使承载层231与基板210脱吸附，以分离承载层231与基板210。

本公开实施例，采用承载层231固定基板210，可减少需要进行晶圆键合工艺的次数，降低制备成本。进一步地，相较于晶圆键合的固定工艺，本公开实施例中的承载层231更容易去除，在达到保护基板210形成有凹槽212的第二表面的同时，利于执行S700，提高封装壳体的制备良率。

参照图3f所示，执行S500后，承载层231位于承载体220之上。参照图3g所示，执行S600时，可用人工或者利用其他设备吸附固定承载层231的一侧的方式，进而翻转固定在承载层另一侧的基板210，使承载体220位于承载层231之上，便于去除承载体220。可采用加热解键合的方法，使承载体220与基板210分离。

在一些实施例中，承载体220与基板210解键合后，承载体220经过清洗和抛光后还可继续循环使用。

在一些实施例中，图3h中封装壳体200可用于半导体芯片的封装，凹槽212和开孔211的尺寸较微小，可包括微米级，甚至是纳米级。

在一些实施例中，半导体芯片设置与凹槽212中，与封装壳体200进行固定，半导体芯片从开孔211中显露。半导体芯片可以包括光电芯片，或者包括感光器件，开孔211可作为光通路，用于光信号的传输。在另外一些实施例中，还可在开孔211中形成导电插塞，与半导体芯片耦接，将半导体芯片的电信号引出，用于与外部集成电路进行电信号互联。

本公开实施例，在基板的第一表面形成开孔后，将基板的第一表面与承载体键合，承载体覆盖开孔。因为承载体对开孔的覆盖，所以可以通过承载体对基板进行真空吸附，进而便于在基板的第二表面形成与开孔连通凹槽，减少真空吸附失败导致基板碎片的几率，提高封装壳体的制备良率。并且，在承载体与基板形成有开孔的第一表面键合之后，在基板的传递过程以及形成凹槽等制备过程中，承载体与直接设备接触，减少基板第一表面的损伤。

本公开实施例，在一个基板上制备出相互连通（在垂直于基板的方向上连通）的凹槽和开孔。相较于在不同基板上分别形成凹槽和开孔，再通过键合工艺将两块基板键合在一起的制备方法，本公开实施例减少基板的键合次数，省略凹槽和开孔在键合时的对准工艺，减少封装壳体在使用过程中因为基板解键合而导致封装壳体裂片失效的风险，提高封装壳体良率。

在一些实施例中，在执行S200之前，所述方法还包括：

参照图4a所示，形成覆盖第一表面的介质层241；其中，介质层241中嵌设有电连接结构242；

结合图4b和图4c所示，开孔211包括连通的第一子孔211a和第二子孔211b；在基板210的第一表面形成开孔211，包括：

参照图4b所示，在开孔211的预设形成位置，对介质层241进行第一蚀刻，直至显露基板210，以形成第一子孔211a；

参照图4c所示，对第一子孔211a底部进行第二蚀刻，以贯穿部分厚度的基板210，形成第二子孔211b；其中，第二子孔211b的底部位于基板210中。

需要强调的是，图4c中示出的位于第一子孔211a与第二子孔211b之间的虚线，仅是用于更加直观的区分本实施例的第一子孔211a与第二子孔211b的区域。在封装壳体的实际制备过程中，并不存在该虚线。

示例性的，介质层241的组成材料包括但不限于：氧化硅、氮化硅或者氮氧化硅等绝缘材料。

示例性的，介质层241的形成工艺可以包括本技术领域所知的任何工艺，例如低温化学气相沉积工艺、低压化学气相沉积工艺、快速热化学气相沉积工艺、原子层沉积工艺或者等离子体增强化学气相沉积等。

示例性的，第一蚀刻和第二蚀刻包括但不限于：干法蚀刻、湿法蚀刻或者其任意组合。

示例性的，电连接结构242可以包括但不限于：导电的焊盘、导电线、布线层或者其任意组合。电连接结构242的组成材料包括但不限于：铜、钨、铝、金、钛或者镍等。本公开对于电连接结构242的数量不作限制，例如1个或者多个导电焊盘、一个布线层或者多个堆叠的布线层。

参照图4a所示，电连接结构242形成于介质层241内，介质层241包围电连接结构242，对电连接结构242进行支撑，减少电连接结构242的损伤，也可在电连接结构242之间形成电绝缘，减少短路现象。

电连接结构242的尺寸微小，可包括微米级，甚至是纳米级，可用于与半导体芯片耦接，或用于与其他半导体结构（或者半导体器件）耦接。

在一些实施例中，电连接结构242可用作封装壳体的引线结构，在半导体芯片封装的过程中与半导体芯片形成耦接，将半导体芯片的电信号引出，与外部集成电路进行电信号互联。在另外一些实施例中，电连接结构242还可与其他电子元件耦接，在封装壳体上集成更多的功能。

在一些实施例中，S100中的基板210可为晶圆，电连接结构242可在该晶圆上提前形成，电连接结构242可以包括多个焊盘、多个导电线等相互耦接的导电结构。需要强调的是，在执行S200时，开孔211并不会贯穿、破坏这些导电结构。例如，在导电结构之间的缝隙中形成开孔211。

在另外一些实施例中，基板210还可以为包括半导体结构的晶圆（半导体结构未在本实施例附图中示出），半导体结构可包括CMOS电路、存储器器件、光电器件或者通讯器件等。电连接结构242在晶圆上形成，与半导体结构耦接，可在制备完成的封装壳体上集成更多的功能。

结合图4b和图4c所示，在z方向上，介质层241与基板210的厚度较大，一次蚀刻形成贯穿介质层241、贯穿部分厚度基板210的开孔211的工艺难度较大，不利于保持开孔211的整体形貌良好。本公开实施例中，通过两次蚀刻形成开孔211，可降低蚀刻工艺难度，有利于蚀刻工艺窗口的扩大。

在一些实施例中，介质层241和基板210的组成材料不相同，在不同材料中一次蚀刻成孔，蚀刻的难度较大，难以控制开孔211的形貌良好。

例如，介质层241为氧化硅，基板210为硅。在执行第一蚀刻的过程中，氧化硅的蚀刻速率大于硅的蚀刻速率，或者第一蚀刻基本不蚀刻硅。在执行第二蚀刻的过程中，硅的蚀刻速率大于氧化硅的蚀刻速率，或者第二蚀刻基本不蚀刻氧化硅。

本公开实施例中，通过分步蚀刻不同的材料层，先后分步形成第一子孔211a和第二子孔211b，利于对子孔的形貌控制，以提高最终开孔211的质量，提高封装壳体的制备良率，利于蚀刻工艺窗口的扩大。

在一些实施例中，参照图4d所示，在形成第二子孔211b前，所述方法还包括：

形成覆盖第一子孔211a内壁的阻挡层243；

进行第二蚀刻包括：

对第一子孔211a底部的阻挡层243和基板210进行第二蚀刻，以贯穿第一子孔211a底部的阻挡层243以及部分厚度的基板210，形成第二子孔211b。

示例性的，阻挡层243的组成材料包括但不限于：氧化硅、氮化硅、氮氧化硅或者氧化铝等。

在执行第二蚀刻的过程中，阻挡层243的蚀刻速率小于基板210的蚀刻速率，或者第二蚀刻基本不蚀刻阻挡层243。阻挡层243可以减少第二蚀刻对第一子孔211a侧壁的蚀刻，有利于保持第一子孔211a的形貌良好，以提高最终开孔211的质量，提高封装壳体的制备良率。

在一些实施例中，参照图4e所示，S300包括：

形成开孔211后，在介质层241和/或承载体220表面形成黏接层251，通过黏接层251键合介质层241和承载体220。

黏接层251的组成材料包括但不限于：键合胶、光敏胶（又叫UV胶或者紫外线固化胶）或者具有粘性的树脂等。

本实施例的基板210上的介质层241与承载体220之间通过黏接层251进行键合，例如在介质层241和/或承载体220表面涂布键合胶，通过键合胶键合基板210和承载体220。

在一些实施例中，黏接层251可不对开孔211进行填充。例如，将键合胶涂布到承载体220的表面，再将承载体220涂布有键合胶的表面与基板210具有介质层241的表面进行键合，键合胶不会对开孔211进行填充。

在另外一些实施例中，黏接层251形成时，黏接层251可以对开孔211进行填充。例如，将键合胶涂布到介质层241形成有开孔211的表面，键合胶可同时对开孔211进行填充。

相较于直接将基板210的介质层241与承载体220直接进行热压键合的工艺，黏接层251可以在相对低温环境中实现键合，减少高温对基板210的损伤，有利于降低制备成本。并且，在执行S600过程中，通过对黏接层251进行加热即可使得黏接层251减少或者失去粘性，从而使得基板210和承载体220分离，减少去除承载体220时对基板210的损伤，降低制备难度，提高封装壳体的制备良率。

在一些实施例中，参照图4f所示，在形成黏接层251之前，所述方法还包括：

在开孔211中形成填充物252；其中，填充物252至少闭合开孔211的开口。

填充物252的组成材料包括但不限于：键合胶、光敏胶、底部抗反射涂层、氧化硅、氮化硅、氮氧化硅或者金属材料等。

示例性的，填充物252的形成工艺可以包括本技术领域所知的任何工艺，例如低温化学气相沉积工艺、低压化学气相沉积工艺、快速热化学气相沉积工艺、原子层沉积工艺、等离子体增强化学气相沉积或者旋涂工艺等。

参照图4c所示，本实施例对于开孔211的数量不作限制。可以理解的是，当在基板210的第一表面形成开孔211的数量越多，基板210第一表面剩余的面积就越少，基板210第一表面可与承载体220进行键合的面积就越少，降低键合强度。本实施例在开孔211中形成填充物252，填充物252可仅闭合开孔211的开口，也可将开孔211全部填实。或者，填充物252将开孔211的开口闭合，开孔211中部或者底部的填充物252可存在气隙。填充物252闭合开孔211的开口，可增加基板210第一表面与承载体220的键合面积，提高键合强度，还可对开孔211进行支撑保护，减少开孔211变形缺陷的发生。

在一些实施例中，填充物252的组成材料与黏接层251的组成材料相同。

具体的，填充物252和黏接层251的组成材料可包括键合胶、光敏胶（又叫UV胶或者紫外线固化胶）或者具有粘性的树脂等。例如，在形成开孔211之后，在基板210的第一表面涂布键合胶以填充开孔211，键合胶至少闭合开孔211的开口。之后，继续在基板210的第一表面继续涂布键合胶，以形成覆盖基板210的第一表面的黏接层251，再键合基板210的第一表面和承载体220。如此，可减少沉积其他材料形成填充物252的步骤，降低制备成本。

可以理解的是，相较于仅在介质层241和/或承载体220表面涂布键合胶以形成黏接层251，本实施例在开孔211中填充键合胶，可对开孔211进行支撑，减少开孔211在键合过程中发生变形的几率，提高封装壳体的制备良率。

在一些实施例中，可在开孔211中填充金属以形成填充物252，相较于其他填充物252，金属填充物252具有更高的机械强度，提高对开孔211的支撑，减少开孔211发生变形的几率，提高封装壳体的制备良率。并且，在执行湿蚀刻以及清洗工艺去除金属填充物252时，金属填充物252与蚀刻剂反应生成金属离子，溶解在蚀刻剂中，使得金属填充物252被去除的效果更好，减少金属填充物252的残留，提高良率。

在一些实施例中，结合图4g和图4h所示，在去除承载体220之后，所述方法还包括：

去除黏接层251和开孔211中的填充物252。

去除黏接层251和开孔211中的填充物252的方法包括但不限于：干法蚀刻、湿法蚀刻、清洗或者其任意组合。

在一些实施例中，黏接层251和/或填充物252中包括有键合胶、光敏胶时，可通过加热或者紫外照射后，再用湿法蚀刻、清洗去除黏接层251和开孔211中的填充物252。

在一些实施例中，参照图4g所示，S500包括：将基板210形成有凹槽212的第二表面粘贴于承载层231上，以固定第二表面和承载层231；

参照图4h和图4i所示，S700包括：在去除黏接层251和开孔211中的填充物252之后，去除承载层231。

承载层231可以是一个具有粘性的承载膜或者承载板，承载膜或者承载板的一面与基板210的第二表面粘贴以固定第二表面，实现对基板210的翻转。可以理解的是，承载膜或者承载板可设置绷膜环232，通过绷膜环232可实现基板210的翻转以及去除承载膜或者承载板。

相较于键合或者焊接等固定方式，本实施例中的粘贴固定方式工序更加简单，减少对基板210形成有凹槽212的第二表面的损伤，提高封装壳体良率。

在一些实施例中，承载膜或者承载板的两面都具有粘性，一面粘贴基板210的第二表面，另一面可粘贴于工艺设备上。

在一些实施例中，在形成凹槽212之前，所述方法还包括：

对基板210的第二表面进行减薄；其中，减薄后的基板210的厚度大于开孔211的深度。

示例性的，减薄工艺包括但不限于：干法蚀刻、湿法蚀刻、化学机械研磨、轮磨或者其任意组合。

参照图3h和图4i所示，在z方向上，封装壳体的基板210厚度包括：150微米至300微米，在具有一定的厚度以维持较好的机械性能的同时，还不至于使基板210过厚，降低集成电路的集成密度。

当基板210的厚度较厚时，例如基板210为硅晶圆时，厚度大致在775微米，需要对基板210进行减薄。本实施例可在执行S400之前，对基板210的第二表面进行减薄，使基板210的厚度达到150微米至300微米。

参照图3e所示，对基板210的第二表面减薄后，可以降低形成凹槽212的蚀刻量，降低蚀刻难度。需要强调的是，对基板210的第二表面进行减薄后，剩余基板210的第二表面不显露开孔211。

图5a至图5d是根据本公开实施例示出的一种封装芯片的制备方法的示意图。参照图5a所示，该方法包括：

提供封装壳体200；

提供半导体芯片260；

将半导体芯片260与封装壳体200固定，半导体芯片260设置在凹槽212中；其中，开孔211显露半导体芯片260的至少部分区域。

示例性的，半导体芯片260包括但不限于：数字电路芯片、模拟电路芯片、射频/微波电路芯片、微机电系统(MEMS)芯片、光子芯片以及无源电路芯片等。

示例性的，微机电系统(MEMS)芯片，包括MEMS加速度计、MEMS麦克风、微马达、微泵、微振子、MEMS压力传感器、MEMS陀螺仪、MEMS湿度传感器等芯片以及它们的集成产品。

半导体芯片260可固定于封装壳体200的凹槽212内，固定的方式可包括键合、贴合或者焊接等工艺。

微机电系统芯片中可包括微电路和微机械，其中微机械可包括一种具有机械可动结构的微电子器件，可将电信号转换为位移、速度、振动、声波等物理信号，也可将这些物理信号转换为电信号。因此，在对微机电系统芯片进行封装时，需要尽量减少外界压力对微机电系统芯片的施压，并且要为微机电系统芯片中的微机械提供密封的可动空间。

参照图5a所示，采用如图3h所示的封装壳体200对半导体芯片260进行封装。将半导体芯片260固定于凹槽212中，半导体芯片260的厚度可小于凹槽212的深度。完成半导体芯片260与封装壳体200的固定后，还可将封装盖板280与封装壳体200固定。

本实施例中的凹槽212，在封装完成后可为半导体芯片260提供一个密闭的空腔，可以为微机电系统芯片的可动部件提供可动空间。可以理解的是，对于无需可动空间的其他半导体芯片260，待半导体芯片260与封装基板210固定后，可用绝缘材料填充凹槽212，形成包覆半导体芯片260的绝缘层。

在一些实施例中，继续参照图5a所示，半导体芯片260可以包括光电芯片，或者包括感光器件。开孔211可作为光通路，用于光信号的传输，使得半导体芯片与光信号进行互联。在另外一些实施例中，开孔211可包括沿着垂直于xoz平面延伸的多个缝隙结构，多个开孔211可将基板210的第一表面分割成多条光栅，开孔211在传输光信号的同时，还可通过透射光衍射或者反射光衍射对光信号进行调试，以满足不同的半导体芯片260对于不同强度以及不同模式的光信号的需求。

在一些实施例中，参照图5b至图5d所示，半导体芯片260的一面设置有焊盘261，焊盘261从开孔211中显露；该方法还包括：

以导电材料填充开孔211，以形成与焊盘261耦接的导电插塞271。

示例性的，导电插塞271和焊盘261的形成工艺包括但不限于：物理沉积、化学沉积或者电镀等。导电插塞271和焊盘261的组成材料包括但不限于：铜、钨、铝、金、钛或者镍等导电材料。导电插塞271与焊盘261耦接，将半导体芯片260的电信号引出，用于与外部集成电路进行电信号互联。

在一些实施例中，参照图5c所示，当半导体芯片260高度较大时，可使用带有凹陷的封装盖板280以形成空腔。

在一些实施例中，参照图5d所示，可采用如图4i所示的封装壳体200对半导体芯片260进行封装，导电插塞271可通过导电结构272与电连接结构242耦接，电连接结构242将半导体芯片260的电信号引出，用以与外部集成电路进行电信号互联。导电结构272可包括柱状的或者长条状的接触插塞。

本公开实施例中的凹槽212、开孔211、焊盘261、导电插塞271、电连接结构242以及导电结构272的尺寸可包括微米级，甚至是纳米级，以满足对高集成度半导体芯片的封装，进而提高外部集成电路的集成度。

本实施例的封装壳体在封装半导体芯片时，可为半导体芯片提供空腔，在对半导体芯片进行支撑以及保护的同时，还可为具有可动部件的半导体芯片（例如，微机电系统芯片）提供可动空间，还可为不同的半导体芯片提供光信号或者电信号的互联，利于多种半导体芯片的封装，利于维持半导体芯片的功能良好。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种封装壳体的制备方法，其特征在于，包括：

提供基板；其中，所述基板具有相对的第一表面和第二表面；

在所述基板的所述第一表面形成开孔；其中，所述开孔的底部位于所述基板中；

将所述基板形成有所述开孔的所述第一表面与承载体键合；其中，所述承载体覆盖所述开孔；

在所述第一表面与所述承载体键合之后，在所述基板的所述第二表面形成凹槽；其中，在垂直于所述基板的方向上，所述凹槽与所述开孔连通；

将所述基板形成有所述凹槽的所述第二表面固定于承载层上；

在所述第二表面与所述承载层固定之后，去除所述承载体；

在去除所述承载体后，去除所述承载层。

2.根据权利要求1所述的方法，其特征在于，在形成所述开孔前，所述方法还包括：

形成覆盖所述第一表面的介质层；其中，所述介质层中嵌设有电连接结构；

所述开孔包括连通的第一子孔和第二子孔；所述在所述基板的所述第一表面形成开孔，包括：

在所述开孔的预设形成位置，对所述介质层进行第一蚀刻，直至显露所述基板，以形成所述第一子孔；

对所述第一子孔底部进行第二蚀刻，以贯穿部分厚度的所述基板，形成所述第二子孔；其中，所述第二子孔的底部位于所述基板中。

3.根据权利要求2所述的方法，其特征在于，在形成所述第二子孔前，所述方法还包括：

形成覆盖所述第一子孔内壁的阻挡层；

进行所述第二蚀刻包括：

对所述第一子孔底部的所述阻挡层和所述基板进行所述第二蚀刻，以贯穿所述第一子孔底部的所述阻挡层以及部分厚度的所述基板，形成所述第二子孔。

4.根据权利要求2所述的方法，其特征在于，所述将所述基板形成有所述开孔的所述第一表面与承载体键合，包括：

形成所述开孔后，在所述介质层和/或所述承载体表面形成黏接层，通过所述黏接层键合所述介质层和所述承载体。

5.根据权利要求4所述的方法，其特征在于，在形成所述黏接层之前，所述方法还包括：

在所述开孔中形成填充物；其中，所述填充物至少闭合所述开孔的开口。

6.根据权利要求5所述的方法，其特征在于，所述填充物的组成材料与所述黏接层的组成材料相同。

7.根据权利要求5所述的方法，其特征在于，在去除所述承载体之后，所述方法还包括：

去除所述黏接层和所述开孔中的所述填充物。

8.根据权利要求7所述的方法，其特征在于，

所述将所述基板形成有所述凹槽的所述第二表面固定于承载层上，包括：将所述基板形成有所述凹槽的所述第二表面粘贴于所述承载层上，以固定所述第二表面和所述承载层；

所述在去除所述承载体后，去除所述承载层，包括：在去除所述黏接层和所述开孔中的所述填充物之后，去除所述承载层。

9.根据权利要求1所述的方法，其特征在于，在形成所述凹槽之前，所述方法还包括：

对所述基板的所述第二表面进行减薄；其中，减薄后的所述基板的厚度大于所述开孔的深度。

10.一种封装芯片的制备方法，其特征在于，包括：

提供如权利要求1至9任意一项所述的方法制备的封装壳体；

提供半导体芯片；

将所述半导体芯片与所述封装壳体固定，所述半导体芯片设置在所述凹槽中；其中，所述开孔显露所述半导体芯片的至少部分区域。

11.根据权利要求10所述的方法，其特征在于，所述半导体芯片的一面设置有焊盘，所述焊盘从所述开孔中显露；所述方法还包括：

以导电材料填充所述开孔，以形成与所述焊盘耦接的导电插塞。

Images