JP2024514727A - パッケージ筐体の製造方法及びパッケージチップの製造方法 - Google Patents

パッケージ筐体の製造方法及びパッケージチップの製造方法 Download PDF

Info

Publication number
JP2024514727A
JP2024514727A JP2023519343A JP2023519343A JP2024514727A JP 2024514727 A JP2024514727 A JP 2024514727A JP 2023519343 A JP2023519343 A JP 2023519343A JP 2023519343 A JP2023519343 A JP 2023519343A JP 2024514727 A JP2024514727 A JP 2024514727A
Authority
JP
Japan
Prior art keywords
substrate
carrier
manufacturing
opening
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2023519343A
Other languages
English (en)
Other versions
JP7510654B2 (ja
Inventor
王▲逸▼群
汪松
▲孫▼▲遠▼
▲劉▼天建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei Yangtze Pilot Line Services Co Ltd
Original Assignee
Hubei Yangtze Pilot Line Services Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hubei Yangtze Pilot Line Services Co Ltd filed Critical Hubei Yangtze Pilot Line Services Co Ltd
Publication of JP2024514727A publication Critical patent/JP2024514727A/ja
Application granted granted Critical
Publication of JP7510654B2 publication Critical patent/JP7510654B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本開示の実施例は、パッケージ筐体の製造方法及びパッケージチップの製造方法を開示し、前記パッケージ筐体の製造方法は、対向する第１表面及び第２表面を有する基板を提供することと、前記基板の前記第１表面に開孔部を形成することであって、前記開孔部の底部は前記基板内に位置する、ことと、前記開孔部が形成された前記基板の前記第１表面をキャリアに接合することであって、前記キャリアは前記開孔部を覆う、ことと、前記第１表面を前記キャリアに接合した後、前記基板の前記第２表面に溝を形成することであって、前記基板に垂直な方向において、前記溝は前記開孔部と連通する、ことと、前記溝が形成された前記基板の前記第２表面をキャリア層に固定することと、前記第２表面を前記キャリア層に固定した後、前記キャリアを除去することと、前記キャリアを除去した後、前記キャリア層を除去することと、を含む。

Description

（関連出願への相互参照）
本願は、２０２２年０３月２２日に中国特許局に提出された、出願番号が２０２２１０２８３０９３．８であり、発明の名称が「パッケージ筐体の製造方法及びパッケージチップの製造方法」である中国特許出願の優先権を主張し、その内容の全てが引用により本願に組み込まれる。
本願は、半導体パッケージの技術分野に関し、特に、パッケージ筐体の製造方法及びパッケージチップの製造方法に関する。
半導体チップのパッケージングプロセスとは、ウェーハから切り出された１つ又は複数の半導体チップを、物理的損傷や腐食などを防止するためのパッケージ筐体に封入、固定するプロセスであり、これにより、半導体チップが外部環境に直接接触することを回避し、半導体チップの損傷や故障を防ぐように半導体チップを載置、支持する。
集積回路では、様々な半導体チップやその他の電子部品を集積して電子システムを構成することができる。電子システム機能の多元化、複雑化に対する要望が徐々に高まると同時に、電子システムの体積、消費電力、重量の更なる減少が求められ、電子集積技術の急速な展開が促進されている。異なる半導体チップによっては、機能が異なり、プロセスノード、ウエハーサイズ、半導体チップサイズも大きく異なる。これらの異なるサイズ、異なる材料、異なるプロセス、異なる機能の半導体チップのパッケージングと集積をどのように実現するか、及びパッケージング筐体の製造過程の歩留まりをどのように高めるかが、解決されるべき緊急の課題となっている。
これを鑑みて、本開示の実施例は、パッケージ筐体の製造方法及びパッケージチップの製造方法を提供する。
本開示の実施例の第１態様によれば、パッケージ筐体の製造方法を提供し、前記方法は、
対向する第１表面及び第２表面を有する基板を提供することと、
前記基板の前記第１表面に開孔部を形成することであって、前記開孔部の底部は、前記基板内に位置する、ことと、
前記開孔部が形成された前記基板の前記第１表面をキャリアに接合することであって、前記キャリアは、前記開孔部を覆う、ことと、
前記第１表面を前記キャリアに接合した後、前記基板の前記第２表面に溝を形成することであって、前記基板に垂直な方向において、前記溝は、前記開孔部と連通する、ことと、
前記溝が形成された前記基板の前記第２表面をキャリア層に固定することと、
前記第２表面を前記キャリア層に固定した後、前記キャリアを除去することと、
前記キャリアを除去した後、前記キャリア層を除去することと、を含む。
いくつかの実施例では、前記開孔部を形成する前に、前記パッケージ筐体の製造方法は、
前記第１表面を覆う誘電体層を形成することを更に含み、前記誘電体層には、電気接続構造が埋め込まれ、
前記開孔部は、連通された第１サブホール及び第２サブホールを含み、前記基板の前記第１表面に開孔部を形成することは、
前記開孔部の所定の形成位置で、前記基板が露出するまで、前記誘電体層に対して第１エッチングを行い、前記第１サブホールを形成することと、
前記第１サブホールの底部に対して第２エッチングを行い、前記基板の厚さの一部を貫通して、前記第２サブホールを形成することと、を含み、前記第２サブホールの底部は、前記基板内に位置する。
いくつかの実施例では、前記第２サブホールを形成する前に、前記パッケージ筐体の製造方法は、
前記第１サブホールの内壁を覆うバリア層を形成することを更に含み、
前記第２エッチングを行うことは、
前記第１サブホールの底部の前記バリア層及び前記基板に対して前記第２エッチングを行い、前記第１サブホールの底部の前記バリア層及び前記基板の厚さの一部を貫通して、前記第２サブホールを形成することを含む。
いくつかの実施例では、前記開孔部が形成された前記基板の前記第１表面をキャリアに接合することは、
前記開孔部を形成した後、前記誘電体層及び／又は前記キャリアの表面に接着層を形成し、前記接着層を介して前記誘電体層と前記キャリアとを接合することを含む。
いくつかの実施例では、前記接着層を形成する前に、前記パッケージ筐体の製造方法は、
前記開孔部内に充填物を形成することを更に含み、前記充填物は、少なくとも前記開孔部の開口を塞ぐ。
いくつかの実施例では、前記充填物の構成材料は、前記接着層の構成材料と同じである。
いくつかの実施例では、前記キャリアを除去した後、前記パッケージ筐体の製造方法は、
前記接着層及び前記開孔部内の前記充填物を除去することを更に含む。
いくつかの実施例では、前記溝が形成された前記基板の前記第２表面をキャリア層に固定することは、前記溝が形成された前記基板の前記第２表面を前記キャリア層に貼り付けて、前記第２表面とキャリア層とを固定することを含み、
前記キャリアを除去した後、前記キャリア層を除去することは、前記接着層及び前記開孔部内の前記充填物を除去した後、前記キャリア層を除去することを含む。
いくつかの実施例では、前記溝を形成する前に、前記パッケージ筐体の製造方法は、
前記基板の前記第２表面を薄くすることを更に含み、薄くされた前記基板の厚さは、前記開孔部の深さより大きい。
本開示の実施例の第２態様によれば、パッケージチップの製造方法を提供し、前記方法は、
前記パッケージ筐体の製造方法によって製造されたパッケージ筐体を提供することと、
半導体チップを提供することと、
前記半導体チップを前記パッケージ筐体に固定し、前記半導体チップを前記溝内に設けることと、を含み、前記開孔部は、前記半導体チップの少なくとも一部の領域を露出させる。
いくつかの実施例では、前記半導体チップの片面には、パッドが設けられ、前記パッドは、前記開孔部から露出され、前記パッケージチップの製造方法は、
導電性材料で前記開孔部を充填して、前記パッドに結合された導電性プラグを形成することを更に含む。
一例示的な実施例によるパッケージ筐体の製造方法の概略図１である。 一例示的な実施例によるパッケージ筐体の製造方法の概略図２である。 一例示的な実施例によるパッケージ筐体の製造方法の概略図３である。 一例示的な実施例によるパッケージ筐体の製造方法の概略図４である。 本開示の実施例によるパッケージ筐体の製造方法のフローチャートである。 本開示の実施例によるパッケージ筐体の製造方法の概略図１である。 本開示の実施例によるパッケージ筐体の製造方法の概略図２である。 本開示の実施例によるパッケージ筐体の製造方法の概略図３である。 本開示の実施例によるパッケージ筐体の製造方法の概略図４である。 本開示の実施例によるパッケージ筐体の製造方法の概略図５である。 本開示の実施例によるパッケージ筐体の製造方法の概略図６である。 本開示の実施例によるパッケージ筐体の製造方法の概略図７である。 本開示の実施例によるパッケージ筐体の製造方法の概略図８である。 本開示の実施例によるパッケージ筐体の製造方法の概略図９である。 本開示の実施例によるパッケージ筐体の製造方法の概略図１０である。 本開示の実施例によるパッケージ筐体の製造方法の概略図１１である。 本開示の実施例によるパッケージ筐体の製造方法の概略図１２である。 本開示の実施例によるパッケージ筐体の製造方法の概略図１３である。 本開示の実施例によるパッケージ筐体の製造方法の概略図１４である。 本開示の実施例によるパッケージ筐体の製造方法の概略図１５である。 本開示の実施例によるパッケージ筐体の製造方法の概略図１６である。 本開示の実施例によるパッケージ筐体の製造方法の概略図１７である。 本開示の実施例によるパッケージチップの製造方法の概略図１である。 本開示の実施例によるパッケージチップの製造方法の概略図２である。 本開示の実施例によるパッケージチップの製造方法の概略図３である。 本開示の実施例によるパッケージチップの製造方法の概略図４である。
下記において、図面及び具体的な実施例を参照して、本開示の技術的方案を更に詳しく説明する。
本開示の実施例では、「第１」、「第２」などの用語は、特定の順番又は前後順番を限定するものではなく、類似する対象を区別するものである。
本開示の実施例では、「ＡがＢと接触している」という用語は、ＡがＢと直接接触している状況、又はＡとＢとの間に他の部品が介在し、ＡがＢと間接的に接触している状況を含む。
本開示の実施例では、「層」という用語は、厚みを有する領域を含む材料の部分を指す。層は、下方又は上方の構造の全体にわたって延在され得、又は下方又は上方の構造の範囲よりも小さい範囲を有され得る。また、層は、連続構造の厚みよりも薄い厚みを有する均質又は不均質の連続構造の領域であり得る。例えば、層は、連続構造の頂面と底面の間に位置され得、又は層は、連続構造の頂面と底面の任意の水平面の間に配置され得る。層は、水平、垂直、及び／又は傾斜面に沿って延在され得る。また、層は、複数のサブ層を含み得る。
理解可能なこととして、本開示における「…上に」、「…の上方に」、及び「…の上部に」の意味は、可能な限り広い意味で解釈されるべきであり、「…上に」の意味が、何かの「上にあり」且つ介在する特徴又は層（即ち、直接何かの上にある）がないことを意味するだけでなく、何かの「上にあり」且つ介在する特徴又は層があることも意味する。
説明すべきこととして、本明細書は実施形態に従って説明するが、実施形態ごとに１つの独立した技術的解決策を含むわけではなく、明細書のこのような説明は、明確にするためにのみであり、当業者は明細書を全体として扱うべきであり、様々な実施形態における技術的解決策を適切に組み合わせて、当業者が理解できる他の実施形態を形成することもできる。
図１ａ～図１ｄは、一例示的な実施例によるパッケージ筐体の製造方法の概略図である。図１ａ～図１ｄを参照すると、当該パッケージ筐体の製造方法は、ステップ１～ステップ４を含む。
ステップ１において、図１ａを参照すると、対向する第１の面及び第１の面を有する第１基板１１０ａを提供し、第１基板１１０ａの第２の面を第１キャリア１２０ａに接合し、第１キャリア１２０ａが露出するまで、第１基板１１０ａの第１の面に、第１基板１１０ａを貫通する溝１１１を形成する。
ステップ２において、図１ｂを参照すると、対向する第３の面及び第４の面を有する第２基板１１０ｂを提供し、第２基板１１０ｂの第４の面を第２キャリア１２０ｂに接合し、第２キャリア１２０ｂが露出するまで、第２基板１１０ｂの第３の面に、第２基板１１０ｂを貫通する開孔部１１２を形成し、開孔部１１２の直径は、溝１１１の直径より小さい。
ステップ３において、図１ｃを参照すると、第１基板１１０ａの第１の面と第２基板１１０ｂの第３の面とを接合し、第１基板１１０ａ及び第２基板１１０ｂに垂直な方向において、溝１１１は、開孔部１１２と連通する。
ステップ４において、図１ｄを参照すると、第１基板１１０ａと第２基板１１０ｂとを接合した後、第１キャリア１２０ａ及び第２キャリア１２０ｂを除去する。
図１ａ及び図１ｂに示すように、第１基板１１０ａ内には、３つの溝１１１が形成され、第２基板１１０ｂ内には、３つの開孔部１１２が形成されるが、これは本実施例を説明するための例としてのみ使用される。この実施例は、溝１１１の数及び開孔部１１２の数については限定しない。
図１ｃ及び図１ｄを参照すると、第１基板１１０ａ内の溝１１１は、第２基板１１０ｂ内の開孔部１１２と接合により連通する。溝１１１の直径は、開孔部１１２の直径より大きく、１つの溝１１１が１つの開孔部１１２と対応して連通してもよく、１つの溝１１１が複数の開孔部１１２と対応して連通してもよい。
例示的に、溝１１１及び開孔部１１２を形成するプロセスは、ドライエッチングプロセス、ウェットエッチングプロセス、又はこれらの任意の組み合わせを含むが、これらに限定されない。
図１ｄを参照すると、第１キャリア１２０ａ及び第２キャリア１２０ｂを除去した後の構造は、半導体チップパッケージング用の半導体チップのパッケージ筐体として使用され得る。いくつかの実施例では、半導体チップを第１基板１１０ａ内の溝１１１内に固定し、第２基板１１０ｂの開孔部１１２内に、導電性プラグを形成して、半導体チップと結合し、外部集積回路との電気信号相互接続のために、半導体チップの電気信号を引き出す。
引き続き図１ａを参照すると、溝１１１をエッチングして形成する過程では、第１キャリア１２０ａをエッチングしなくてもよい。第１キャリア１２０ａは、ドライエッチング装置内でウェーハを載置するためのキャリア台（静電チャック（ＥＳＣ：ｅｌｅｃｔｒｏｓｔａｔｉｃ ｃｈｕｃｋ）又は真空チャックなど）を保護するために使用できるため、第１基板１１０ａがキャビティによって貫通された後、エッチング剤がキャビティを介してキャリア台に接触することを回避し、キャリア台の損傷を軽減する。
パッケージ筐体の製造過程では、第１基板１１０ａが異なるデバイス間で移動されるとき、真空吸着装置（真空チャックなど）を使用して第１基板１１０ａを搬送する必要がある。化学機械研磨及び砥石研磨の工程を行う場合にも、真空吸着装置を使用して第１基板１１０ａを吸着固定する必要がある。第１キャリア１２０ａがない場合、真空吸着装置は、溝１１１が形成された第１基板１１０ａに直接接触するため、溝１１１は、第１基板１１０ａと真空吸着装置との間の真空環境を破壊し、吸着動作を行うことができなくなり、第１基板１１０ａを搬送することができず、第１基板１１０ａを固定して後続の化学機械研磨及び砥石研磨の工程を行うことができず、更に、吸着失敗により第１基板１１０ａが断片化され、装置に危害を及ぼす可能性がある。
理解可能なこととして、複数の溝１１１の存在により、第１基板１１０ａの機械的強度が低下し、第１基板１１０ａを直接吸着又は把持すると、第１基板１１０ａの断片化のリスクが高くなる。したがって、第１キャリア１２０ａを第１基板１１０ａに接合し、第１キャリア１２０ａを吸着又は把持することにより、第１基板１１０ａの吸着又は把持を完了し、第１基板１１０ａの断片化のリスクを低下させ、更に破片による装置への損傷を軽減することができる。第２キャリア１２０ｂの役割は、第１キャリア１２０ａの役割と類似しており、ここでは繰り返して説明しない。
図１ｃを参照すると、第１基板１１０ａと第２基板１１０ｂとの接合中に、溝１１１と開孔部１１２との連通を確保するために、溝１１１と開孔部１１２とを位置合わせする必要があり、溝１１１と開孔部１１２の数が増える場合、接合時の位置合わせが難しくなり、溝１１１が開孔部１１２と連通できなくなり、パッケージ筐体の製造歩留まりが低下する。
図１ｃ及び図１ｄを参照すると、接合の方法によって第１キャリア１２０ａ及び第２キャリア１２０ｂを除去して、パッケージ筐体１００を形成するとき、第１基板１１０ａと第２基板１１０ｂとの接合が失敗し、第１基板１１０ａと第２基板１１０ｂとが分離する場合がある。また、半導体チップの使用中に、図１ｄに示すパッケージ筐体１００は、高温又は外力の押し出し中に、第１基板１１０ａが第２基板１１０ｂと剥離されるリスクがあり、半導体チップの故障リスクが高くなる。
図２は、本開示の実施例によるパッケージ筐体の製造方法のフローチャートであり、図３ａ～図３ｈは、本開示の実施例によるパッケージ筐体の製造方法の概略図である。図２、図３ａ～図３ｈを参照すると、パッケージ筐体の製造方法は、ステップＳ１００～ステップＳ７００を含む。
ステップＳ１００において、図３ａを参照すると、対向する第１表面及び第２表面を有する基板２１０を提供する。
ステップＳ２００において、図３ｂを参照すると、基板２１０の第１表面に開孔部２１１を形成し、開孔部２１１の底部は、基板２１０内に位置する。
ステップＳ３００において、図３ｃ及び図３ｄを参照すると、開孔部２１１が形成された基板２１０の第１表面をキャリア２２０に接合し、キャリア２２０は、開孔部２１１を覆う。
ステップＳ４００において、図３ｅを参照すると、第１表面をキャリア２２０に接合した後、基板２１０の第２表面に溝２１２を形成し、基板２１０に垂直な方向において、溝２１２は、開孔部２１１と連通する。
ステップＳ５００において、図３ｆを参照すると、溝２１２が形成された基板２１０の第２表面をキャリア層２３１に固定する。
ステップＳ６００において、図３ｇを参照すると、第２表面をキャリア層２３１に固定した後、キャリア２２０を除去する。
ステップＳ７００において、図３ｈを参照すると、キャリア２２０を除去した後、キャリア層２３１を除去する。
例示的に、基板２１０の構成材料は、単体半導体材料（シリコン、ゲルマニウムなど）、ＩＩＩ－Ｖ族化合物半導体材料、ＩＩ－ＶＩ族化合物半導体材料、有機半導体材料、又は当業者に知られている他の半導体材料を含み得る。基板２１０の構成材料は、酸化ケイ素材料、酸化アルミニウム（サファイア）又はセラミック材料も含まれ得る。
例示的に、基板２１０に垂直なｚ方向において、第１表面は、基板２１０の上面であり得、第２表面は、第１表面に対向する基板２１０の下面であり得、以下では繰り返して説明しない。
例示的に、開孔部２１１及び溝２１２の形成プロセスは、ドライエッチングプロセス、ウェットエッチングプロセス、又はこれらの任意の組み合わせを含むが、これらに限定されない。
例示的に、キャリア２２０は、半導体ウェーハを含み得、キャリア２２０の構成材料は、基板２１０と同じであってもよく異なってもよい。
具体的には、図３ｂを参照すると、ｚ方向において、基板２１０の第１表面に対してエッチングプロセスを実行して開孔部２１１を形成するとき、開孔部２１１は、部分的な厚さの基板２１０のみを貫通し、即ち、開孔部２１１の深さは、基板２１０の厚さより小さく、開孔部２１１は、基板２１０内に位置するブラインドホールである。
図３ｃを参照すると、開孔部２１１が形成された基板２１０の第１表面をキャリア２２０に接合する接合プロセスは、直接接合又は他の接合媒体による接合を含み得る。
いくつかの実施例では、直接接合は、熱圧着を含み得る。具体的には、比較的に高い温度で、基板２１０とキャリア２２０の接合面との間に圧力を加えて、溶融した接合面を接触させ、冷却したら接合が完了する。基板２１０とキャリア２２０の構成材料は同じである（例えば、基板２１０及びキャリア２２０の両方がシリコン材料であるか、又は、基板２１０及びキャリア２２０が金属材料である）か、又は基板２１０とキャリア２２０の構成材料は、適合性があり（例えば、基板２１０がシリコン材料であり、キャリア２２０が酸化ケイ素材料である）、直接接合プロセスに適用され得る。
いくつかの実施例では、図３ｄを参照すると、基板２１０とキャリア２２０は、接合プロセス中に直接接触せず、基板２１０とキャリア２２０との間に他の接合媒体を形成して接合を行う。例えば、基板２１０の表面及び／又はキャリア２２０の表面に接着剤を塗布して接着層２５１を形成し、接着剤によって基板２１０とキャリア２２０とを接合する。理解可能なこととして、接合するとき、塗布された接着剤は、キャリア２２０に面する基板２１０の表面に位置し、及び／又は、接合するとき、塗布された接着剤は、基板２１０に面するキャリア２２０の表面に位置する。接着剤を塗布して接着層２５１を形成するとき、接着剤を利用して、開孔部２１１を充填し、開孔部２１１を支持し、接合中に開孔部２１１が変形する確率を低減し、パッケージ筐体の製造歩留まりを向上させることができる。
強調すべきこととして、図３ｃを参照すると、キャリア２２０は、開孔部２１１が形成された基板２１０の第１表面を覆い、キャリア２２０は、開孔部２１１の開口を封止するために、開孔部２１１の開口を完全に覆うことにより、基板２１０の第２表面に開孔部２１１と連通する溝２１２を形成しやすくなり、真空吸着失敗による基板２１０の断片化の確率を低減し、パッケージ基板の製造歩留まりを向上させる。
図３ｃ及び図３ｄを参照すると、ステップＳ３００を実行した後、ｚ方向において、キャリア２２０は、基板２１０の上に位置する。図３ｅを参照すると、ステップＳ４００を実行する前に、基板２１０がキャリア２２０の上に位置するように、接合後のキャリア２２０及び基板２１０を反転してフリップチップ方式で付着する必要がある。したがって、基板２１０の第２表面は、エッチング剤に露出され、溝２１２を形成することができる。ステップＳ４００を実行するとき、エッチングプロセスを実行して溝２１２を形成することができる。キャリア２２０は、エッチング装置のキャリア台と接触するため、開孔部２１１を有する基板２１０の第１表面がキャリア台に接触することによる損傷を回避する。また、基板２１０の第２表面は、キャリア２２０によって保護されるので、基板２１０の搬送中に、搬送装置に直接接触せず、基板２１０の第２表面の損傷を軽減する。
引き続き図３ｅを参照すると、溝２１２が開孔部２１１と連通した後、エッチング剤は、開孔部２１１に沿ってキャリア２２０の表面に到達し、キャリア２２０の存在は、エッチング剤によるキャリア台への損傷を軽減するだけでなく、回避することもできる。
さらに、溝２１２が開孔部２１１と連通した後、ｚ方向において、溝２１２は開孔部２１１とともに、基板２１０を貫通する１つの貫通キャビティを形成し、キャリア２２０は、当該貫通キャビティ内の開孔部２１１を有する側（即ち、開孔部２１１が形成された基板２１０の第１表面）を封止することができ、基板２１０が真空吸着把持動作を行うとき、貫通キャビティは、真空吸着を破壊せず、このようにして、真空吸着方式で把持することができ、把持失敗による破片のリスクを低下させ、パッケージ筐体の製造歩留まりを向上させることができる。例えば、基板２１０に対して真空吸着を行うとき、真空チャックは、キャリア２２０を吸着して把持し、基板２１０も一緒に搬送又は反転動作を行うことができる。
強調すべきこととして、本実施例に示す１つの溝２１２と１つの開孔部２１１は単なる例であり、より多くの溝２１２及びより多くの開孔部２１１を形成することができる。
また、形成された１つの溝２１２は、少なくとも１つの開孔部２１１と連通することができ、連通された開孔部２１１の数は、特に限定されない。理解可能なこととして、いくつかの実施例では、形成された１つの溝２１２は、２つの開孔部２１１、３つの開孔部２１１又はより多くの開孔部２１１と連通することができる。同じ溝２１２と連通する開孔部２１１の数は、後に当該溝に埋め込まれるチップに応じて設ける必要がある導電性プラグの数と正の相関にある。
いくつかの実施例では、図３ｅ～図３ｈを参照すると、ｚ方向において、１つの溝２１２は、少なくとも２つの開孔部２１１と連通して、スリーブの貫通キャビティを形成することができる。
いくつかの実施例では、ｚ方向に垂直な平面内では、溝２１２のサイズは、開孔部２１１のサイズより大きい。具体的には、いくつかの例では、図３ｅ～図３ｈを参照すると、ｚ方向に垂直な投影面において、開孔部２１１の投影は、溝２１２の投影範囲内に収まる。別のいくつかの例では、溝２１２及び開孔部２１１の形状は、円柱を含み得、溝２１２の直径は、開孔部２１１の直径より大きい。このようにして、溝２１２を形成するとき、溝２１２と開孔部２１１との位置合わせの難しさを低減することができ、溝２１２が開孔部２１１と連通できない現象を低減し、パッケージ筐体の製造歩留まりを向上させることができる。
いくつかの実施例では、図３ｃ～図３ｅを参照すると、ｚ方向に垂直な投影面において、キャリア２２０の投影面積は、基板２１０の投影面積より大きいか等しく、即ち、ｚ方向において、キャリア２２０は、開孔部２１１が形成された基板２１０の第１表面を完全に覆うことができる。このようにして、キャリア２２０は、開孔部２１１が形成された基板２１０の第１表面をより良好に保護及び封止し、基板２１０の真空吸着により有利であり、パッケージ筐体の製造歩留まりを向上させることができる。
図３ｆを参照すると、基板２１０の第２表面とキャリア層２３１との固定方式は、貼り付け、真空吸着、又は静電吸着を含み得る。
いくつかの例では、キャリア層２３１は、粘着性を有するフィルムを含み得、当該フィルムの他方の面は、他の装置と貼り付けることもできる。ステップＳ７００を実行するとき、当該フィルムを基板２１０からはがして、図３ｈに示すようなパッケージ筐体２００を形成することができる。
いくつかの例では、キャリア層２３１は、真空吸着素子又は静電吸着素子も含み得る。ステップＳ７００を実行するとき、キャリア層２３１と基板２１０を脱着して、キャリア層２３１と基板２１０を分離させることができる。
本開示の実施例では、キャリア層２３１を採用して基板２１０を固定し、ウェーハ接合プロセスの回数を減らし、製造コストを削減することができる。さらに、ウェーハ接合の固定プロセスに比べて、本開示の実施例におけるキャリア層２３１の除去はより容易であり、溝２１２が形成された基板２１０の第２表面を保護すると同時に、ステップＳ７００を実行するのに有利であり、パッケージ筐体の製造歩留まりを向上させる。
図３ｆを参照すると、ステップＳ５００を実行した後、キャリア層２３１は、キャリア２２０の上に位置する。図３ｇを参照すると、ステップＳ６００を実行するとき、キャリア層２３１の一方の面は、手動又は他の装置によって吸着及び固定することができ、その後、キャリア層の他方の面の基板２１０を反転して、キャリア２２０がキャリア層２３１の上に位置するようにし、キャリア２２０の除去を容易にすることができる。熱剥離の方法を採用して、キャリア２２０と基板２１０とを分離させることができる。
いくつかの実施例では、キャリア２２０が基板２１０と剥離された後、キャリア２２０は、洗浄及び研磨された後、引き続きリサイクルされ得る。
いくつかの実施例では、図３ｈのパッケージ筐体２００は、半導体チップのパッケージングに使用され得、溝２１２及び開孔部２１１のサイズは小さく、ミクロン級、更にはナノ級も含み得る。
いくつかの実施例では、半導体チップは、溝２１２内に設けられ、パッケージ筐体２００に固定され、半導体チップは、開孔部２１１から露出される。半導体チップは、光電チップを含んでもよく、感光素子を含んでもよく、開孔部２１１は、光信号の伝送のための光路として使用され得る。別のいくつかの実施例では、開孔部２１１内に導電性プラグを形成することができ、導電性プラグを形成して、半導体チップと結合し、外部集積回路との電気信号相互接続のために、半導体チップの電気信号を引き出す。
本開示の実施例では、基板の第１表面に開孔部を形成した後、基板の第１表面をキャリアに接合し、キャリアは、開孔部を覆う。キャリアが開孔部を覆うため、キャリアによって基板を真空吸着することができ、更に、基板の第２表面に、開孔部と連通する溝の形成が容易になり、真空吸着失敗による基板の断片化の確率を低減し、パッケージ筐体の製造歩留まりを向上させることができる。また、キャリアと開孔部が形成された基板の第１表面が接合した後、基板の搬送及び溝の形成などの製造過程において、キャリアが装置に直接接触し、基板の第１表面の損傷を軽減する。
本開示の実施例では、１つの基板の上に互に連通（基板に垂直な方向に連通）する溝及び開孔部を設ける。異なる基板の上に溝及び開孔部をそれぞれ形成し、接合プロセスにより２つの基板を１つに接合する製造方法に比べて、本開示の実施例は、基板の接合回数を減らし、溝及び開孔部の接合時の位置合わせプロセスを省略し、パッケージ筐体が使用中における、基板の剥離によるパッケージ筐体クラック故障のリスクを低下させ、パッケージ筐体の歩留まりを向上させる。
いくつかの実施例では、ステップＳ２００を実行する前に、前記パッケージ筐体の製造方法は、
図４ａに示すように、第１表面を覆う誘電体層２４１を形成することを更に含み、誘電体層２４１には電気接続構造２４２が埋め込まれている。
図４ｂ及び図４ｃに示すように、開孔部２１１は、連通する第１サブホール２１１ａ及び第２サブホール２１１ｂを含み、基板２１０の第１表面に開孔部２１１を形成することは、
図４ｂに示すように、開孔部２１１の所定の形成位置で、基板２１０が露出するまで、誘電体層２４１に対して第１エッチングを行い、第１サブホール２１１ａを形成することと、
図４ｃに示すように、第１サブホール２１１ａの底部に対して第２エッチングを行い、部分的な厚さの基板２１０を貫通して、第２サブホール２１１ｂを形成することと、を含み、第２サブホール２１１ｂの底部は、基板２１０内に位置する。
強調すべきこととして、図４ｃに示す第１サブホール２１１ａと第２サブホール２１１ｂとの間の破線は、本実施例の第１サブホール２１１ａと第２サブホール２１１ｂとをより直感的に区別するための領域である。パッケージ筐体の実際の製造過程では、この破線は存在しない。
例示的に、誘電体層２４１の構成材料は、酸化ケイ素、窒化ケイ素、又は酸窒化ケイ素などの絶縁材料を含むが、これらに限定されない。
例示的に、誘電体層２４１の形成プロセスは、低温化学気相成長プロセス、低圧化学気相成長、急速熱化学気相成長プロセス、原子層堆積プロセス、又はプラズマ強化化学気相成長など、当技術分野で知られている任意のプロセスを含み得る。
例示的に、第１エッチング及び第２エッチングは、ドライエッチング、ウェットエッチング、又はこれらの任意の組み合わせを含むが、これらに限定されない。
例示的に、電気接続構造２４２は、導電性パッド、導電線、配線層、又はこれらの任意の組み合わせを含み得るが、これらに限定されない。電気接続構造２４２の構成材料は、銅、タングステン、アルミニウム、金、チタン、ニッケルなどを含むが、これらに限定されない。本開示は、１つ又は複数の導電性パッド、１つの配線層、又は複数の積み重ねられた配線層など、電気接続構造２４２の数については限定しない。
図４ａを参照すると、電気接続構造２４２は、誘電体層２４１内に形成され、誘電体層２４１は、電気接続構造２４２を取り囲んで電気接続構造２４２を支持し、電気接続構造２４２の損傷を軽減し、電気接続構造２４２間に電気絶縁を形成して短絡現象を低減することもできる。
電気接続構造２４２のサイズは小さく、ミクロン級、更にはナノ級も含み得、半導体チップとの結合に使用でき、又は他の半導体構造（又は半導体デバイス）との結合に使用することができる。
いくつかの実施例では、電気接続構造２４２は、パッケージ筐体のリード構造として使用でき、半導体チップパッケージ中に、半導体チップと結合し、外部集積回路との電気信号相互接続のために、半導体チップの電気信号を引き出すことができる。別のいくつかの実施例では、電気接続構造２４２は、他の電子部品と結合して、パッケージ筐体により多くの機能を集積することもできる。
いくつかの実施例では、ステップＳ１００における基板２１０は、ウェーハであり得、電気接続構造２４２は、当該ウェーハの上に予め形成され得、電気接続構造２４２は、複数のパッド、複数の導電線などが互に結合された導電性構造を含み得る。強調すべきこととして、ステップＳ２００を実行するとき、開孔部２１１は、これらの導電性構造を貫通、破壊しない。例えば、導電性構造間のギャップに開孔部２１１が形成される。
別のいくつかの実施例では、基板２１０は、半導体構造を含むウェーハ（半導体構造は本実施例の図面に図示せず）を含み得、半導体構造は、ＣＭＯＳ回路、メモリデバイス、光電子デバイス、又は通信デバイスを含み得る。電気接続構造２４２は、ウェーハの上に形成され、半導体構造と結合され、製造完了されたパッケージ筐体により多くの機能を集積することもできる。
図４ｂ及び図４ｃを参照すると、ｚ方向において、誘電体層２４１と基板２１０の厚さは大きく、誘電体層２４１を貫通し、部分的な厚さの基板２１０を貫通する開孔部２１１を一回のエッチングで形成することは非常に難しく、開孔部２１１全体の形状を良好に確保するのに不利である。本開示の実施例では、２回のエッチングで開孔部２１１を形成することにより、エッチングプロセスの難しさを低減することができ、エッチングプロセスウィンドウの拡大に有利である。
いくつかの実施例では、誘電体層２４１及び基板２１０の構成材料は異なり、一回のエッチングで異なる材料にホールを形成することは難しく、開孔部２１１の形状を良好に制御することは難しい。
例えば、誘電体層２４１は、酸化ケイ素であり、基板２１０はシリコンである。第１エッチングの実行中に、酸化ケイ素のエッチング速度は、シリコンのエッチング速度より大きいか、又は第１エッチングは、シリコンを実質的にエッチングしない。第２エッチングの実行中に、シリコンのエッチング速度は、酸化ケイ素のエッチング速度より大きいか、又は第２エッチングは、酸化ケイ素を実質的にエッチングしない。
本開示の実施例では、異なる材料の材料層、即ち、第１サブホール２１１ａ及び第２サブホール２１１ｂを段階的にエッチングすることにより、サブホールの形状を制御して、最終的に開孔部２１１の品質を改善し、パッケージ筐体の製造歩留まりを向上させるのに有利であり、エッチングプロセスウィンドウの拡大に有利である。
いくつかの実施例では、図４ｄを参照すると、第２サブホール２１１ｂを形成する前に、前記パッケージ筐体の製造方法は、
第１サブホール２１１ａの内壁を覆うバリア層２４３を形成することを更に含み、
第２エッチングを行うことは、
第１サブホール２１１ａの底部のバリア層２４３及び基板２１０に対して第２エッチングを行い、第１サブホール２１１ａの底部のバリア層２４３及び部分的な厚さの基板２１０を貫通して、第２サブホール２１１ｂを形成することを含む。
例示的に、バリア層２４３の構成材料は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、又は酸化アルミニウムなどを含むが、これらに限定されない。
第２エッチングの実行中に、バリア層２４３のエッチング速度は、基板２１０のエッチング速度より小さいか、又は第２エッチングは、バリア層２４３を実質的にエッチングしない。バリア層２４３は、第２エッチングによる第１サブホール２１１ａの側壁のエッチングを低減し、第１サブホール２１１ａの形状を良好に確保するのに有利であり、最終的に開孔部２１１の品質を改善し、パッケージ筐体の製造歩留まりを向上させることができる。
いくつかの実施例では、図４ｅを参照すると、ステップＳ３００は、
開孔部２１１を形成した後、誘電体層２４１及び／又はキャリア２２０の表面に接着層２５１を形成し、接着層２５１を介して誘電体層２４１とキャリア２２０とを接合することを含む。
接着層２５１の構成材料は、接着剤、感光性接着剤（ＵＶ接着剤又はＵＶ硬化接着剤とも呼ばれる）、又は粘着性樹脂などを含むが、これらに限定されない。
本実施例の基板２１０の上の誘電体層２４１とキャリア２２０との間は、接着層２５１を介して接合され、例えば、誘電体層２４１及び／又はキャリア２２０の表面に接着剤を塗布し、接着剤を介して基板２１０とキャリア２２０とを接合する。
いくつかの実施例では、接着層２５１は、開孔部２１１を充填しなくてもよい。例えば、キャリア２２０の表面に接着剤を塗布し、次に、接着剤が塗布されたキャリア２２０の表面を、誘電体層２４１を有する基板２１０の表面に接合し、接着剤は、開孔部２１１を充填しない。
別のいくつかの実施例では、接着層２５１を形成するとき、接着層２５１は、開孔部２１１を充填してもよい。例えば、開孔部２１１が形成された誘電体層２４１の表面に接着剤を塗布し、接着剤は、同時に開孔部２１１を充填することができる。
基板２１０の誘電体層２４１をキャリア２２０に直接熱圧着するプロセスに比べて、接着層２５１は、比較的低温の環境で接合することができ、高温による基板２１０への損傷を軽減でき、製造コストの削減に有利である。また、ステップＳ６００の実行中に、接着層２５１を加熱することにより、接着層２５１は減少又は粘度を失うようになり、それにより、基板２１０とキャリア２２０とを分離させ、キャリア２２０を除去するときの基板２１０への損傷を軽減し、製造の難しさを低減し、パッケージ筐体の製造歩留まりを向上させる。
いくつかの実施例では、図４ｆを参照すると、接着層２５１を形成する前に、前記パッケージ筐体の製造方法は、
開孔部２１１内に充填物２５２を形成することを更に含み、充填物２５２は、少なくとも開孔部２１１の開口を塞ぐ。
充填物２５２の構成材料は、接着剤、感光性接着剤、底部反射防止コーティング、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、又は金属材料などを含むが、これらに限定されない。
例示的に、充填物２５２の形成プロセスは、低温化学気相成長プロセス、低圧化学気相成長、急速熱化学気相成長プロセス、原子層堆積プロセス、プラズマ強化化学気相成長、又はスピンコートプロセスなど、当技術分野で知られている任意のプロセスを含み得る。
図４ｃを参照すると、本実施例は、開孔部２１１の数については限定しない。理解可能なこととして、基板２１０の第１表面に形成される開孔部２１１の数が多いほど、基板２１０の第１表面の残りの面積は少なくなり、基板２１０の第１表面がキャリア２２０に接合できる面積も小さくなり、接合強度が低下する。本実施例では、開孔部２１１内に充填物２５２を形成し、充填物２５２は、開孔部２１１の開口のみを塞いでもよく、開孔部２１１全体を充填してもよい。又は、充填物２５２は、開孔部２１１の開口を塞ぎ、開孔部２１１の中央又は底部の充填物２５２には、エアギャップが存在してもよい。充填物２５２は、開孔部２１１の開口を塞ぎ、基板２１０の第１表面とキャリア２２０との接合面積を増やし、接合強度を向上させることができ、開孔部２１１を支持及び保護し、開孔部２１１の変形欠陥の発生を低減することもできる。
いくつかの実施例では、充填物２５２の構成材料は、接着層２５１の構成材料と同じである。
具体的には、充填物２５２及び接着層２５１の構成材料は、接着剤、感光性接着剤（ＵＶ接着剤又はＵＶ硬化接着剤とも呼ばれる）、又は粘着性樹脂などを含み得る。例えば、開孔部２１１を形成した後、基板２１０の第１表面に接着剤を塗布して開孔部２１１を充填し、接着剤は、少なくとも開孔部２１１の開口を塞ぐ。その後、基板２１０の第１表面に接着剤を塗布し続け、基板２１０の第１表面を覆う接着層２５１を形成してから、基板２１０の第１表面とキャリア２２０とを接合する。このようにして、他の材料を堆積して充填物２５２を形成するステップを減らし、製造コストを削減することができる。
理解可能なこととして、誘電体層２４１及び／又はキャリア２２０の表面にのみ接着剤を塗布して接着層２５１を形成することに比べて、本実施例では、開孔部２１１に接着剤を充填し、開孔部２１１を支持して、接合中に開孔部２１１が変形する確率を低減し、パッケージ筐体の製造歩留まりを向上させることができる。
いくつかの実施例では、開孔部２１１に金属を充填して充填物２５２を形成することができ、他の充填物２５２に比べて、金属充填物２５２は、機械的強度が高く、開孔部２１１への支持を向上させ、開孔部２１１の変形確率を低減し、パッケージ筐体の製造歩留まりを向上させる。また、ウェットエッチング及び洗浄プロセスを実行して金属充填物２５２を除去するとき、金属充填物２５２は、エッチング剤と反応して金属イオンを生成し、エッチング剤に溶解するため、金属充填物２５２の除去効果はより良くなり、金属充填物２５２の残留物を減らし、歩留まりを向上させる。
いくつかの実施例では、図４ｇ及び図４ｈを参照すると、キャリア２２０を除去した後、前記パッケージ筐体の製造方法は、
接着層２５１及び開孔部２１１内の充填物２５２を除去することを更に含む。
接着層２５１及び開孔部２１１内の充填物２５２を除去する方法は、ドライエッチング、ウェットエッチング、洗浄又はこれらの任意の組み合わせを含むが、これらに限定されない。
いくつかの実施例では、接着層２５１及び／又は充填物２５２に接着剤、感光性接着剤が含まれる場合、加熱又は紫外線照射後に、ウェットエッチング、洗浄によって接着層２５１及び開孔部２１１内の充填物２５２を除去することができる。
いくつかの実施例では、図４ｇを参照すると、ステップＳ５００は、溝２１２が形成された基板２１０の第２表面をキャリア層２３１に貼り付けて、第２表面とキャリア層２３１とを固定することを含み、
図４ｈ及び図４ｉを参照すると、ステップＳ７００は、接着層２５１及び開孔部２１１内の充填物２５２を除去した後、キャリア層２３１を除去することを含む。
キャリア層２３１は、粘着性を有する１つのキャリアフィルム又はキャリアプレートであり得、キャリアフィルム又はキャリアプレートの片面と、基板２１０の第２表面とを貼り付けて第２表面を固定し、基板２１０の反転を実現する。理解可能なこととして、キャリアフィルム又はキャリアプレートは、膜リング２３２を設けることができ、膜リング２３２によって基板２１０の反転及びキャリアフィルム又はキャリアプレートの除去を実現することができる。
接合又は溶接などの固定方式に比べて、本実施例における貼り付け固定方式は、プロセスが簡単であり、溝２１２が形成された基板２１０の第２表面への損傷を軽減し、パッケージ筐体の歩留まりを向上させる。
いくつかの実施例では、キャリアフィルム又はキャリアプレートの両面は粘着性を有し、一方の面は、基板２１０の第２表面に貼り付けられ、他方の面は、プロセスデバイスに貼り付けられる。
いくつかの実施例では、溝２１２を形成する前に、前記パッケージ筐体製造方法は、
基板２１０の第２表面を薄くすることを更に含み、薄くされた基板２１０の厚さは、開孔部２１１の深さより大きい。
例示的に、薄くプロセスは、ドライエッチング、ウェットエッチング、化学機械研磨、ホイール研磨、又はこれらの任意の組み合わせを含むが、これらに限定されない。
図３ｈ及び図４ｉを参照すると、ｚ方向において、パッケージ筐体の基板２１０の厚さは、１５０ミクロン～３００ミクロンを含み、一定の厚さを有するため、より良好な機械的特性を維持すると同時に、基板２１０を厚過ぎないようにし、集積回路の集積密度を低下させることはない。
基板２１０の厚さが厚い場合、例えば、基板２１０がシリコンウェーハである場合、厚さは、約７７５ミクロンであり、基板２１０を薄くする必要がある。本実施例では、ステップＳ４００を実行する前に、基板２１０の厚さが１５０ミクロン～３００ミクロンに達するように、基板２１０の第２表面を薄くする。
図３ｅを参照すると、基板２１０の第２表面を薄くした後、溝２１２を形成するエッチング量を低減し、エッチングの難しさを低下させることができる。強調すべきこととして、基板２１０の第２表面を薄くした後、残りの基板２１０の第２表面は、開孔部２１１を露出しない。
図５ａ～図５ｄは、本開示の実施例によるパッケージチップの製造方法の概略図である。図５ａを参照すると、前記方法は、
パッケージ筐体２００を提供することと、
半導体チップ２６０を提供することと、
半導体チップ２６０をパッケージ筐体２００に固定し、半導体チップ２６０を溝２１２内に設けることと、を含み、開孔部２１１は、半導体チップ２６０の少なくとも一部の領域を露出させる。
例示的に、半導体チップ２６０は、デジタル回路チップ、アナログ回路チップ、無線周波数／マイクロ波回路チップ、微小電気機械システム（ＭＥＭＳ）チップ、フォトニックチップ、受動回路チップなどを含むが、これらに限定されない。
例示的に、微小電気機械システム（ＭＥＭＳ）チップは、ＭＥＭＳ加速度計、ＭＥＭＳマイクロフォン、マイクロモータ、マイクロポンプ、マイクロバイブレータ、ＭＥＭＳ圧力センサ、ＭＥＭＳジャイロスコープ、ＭＥＭＳ湿度センサ、及びそれらの統合製品などのチップを含む。
半導体チップ２６０は、パッケージ筐体２００の溝２１２内に固定することができ、固定の方式は、接合、接着、溶接などのプロセスを含み得る。
微小電気機械システムチップは、マイクロ回路及びマイクロ機械を含み得、マイクロ機械は、電気信号を変位、速度、振動、音波などの物理信号に変換でき、これらの物理信号を電気信号に変換することもできる、機械的に可動な構造を備えたマイクロ電子デバイスを含み得る。したがって、微小電気機械システムチップをパッケージするとき、微小電気機械システムチップにかかる外圧を極力低減し、微小電気機械システムチップ内のマイクロ機械のために密閉された可動空間を提供する。
図５ａを参照すると、図３ｈに示すパッケージ筐体２００を採用して、半導体チップ２６０をパッケージングする。半導体チップ２６０は、溝２１２内に固定され、半導体チップ２６０の厚さは、溝２１２の深さより小さくてもよい。半導体チップ２６０とパッケージ筐体２００との固定が完了した後、パッケージカバー２８０もパッケージ筐体２００に固定することができる。
本実施例における溝２１２は、パッケージング完了後に、半導体チップ２６０のために１つの密閉されたキャビティを提供することができ、微小電気機械システムチップの可動部品のために可動空間を提供することができる。理解可能なこととして、可動空間を必要としない他の半導体チップ２６０については、半導体チップ２６０がパッケージ基板２１０に固定された後、絶縁材料で溝２１２を充填して、半導体チップ２６０を覆う絶縁層を形成することができる。
いくつかの実施例では、引き続き図５ａを参照すると、半導体チップ２６０は、光電チップを含んでもよく、感光素子を含んでもよい。開孔部２１１は、光信号を伝送するための光路として使用され得、半導体チップと光信号とを相互接続する。別のいくつかの実施例では、開孔部２１１は、ｘｏｚ平面に垂直な方向に沿って延在する複数のスリット構造を含み得、複数の開孔部２１１は、基板２１０の第１表面を複数のラスタに分割することができ、開孔部２１１は、光信号を伝送しながら、異なる強度及び異なるモードの光信号に対する異なる半導体チップ２６０の要件を満たすように、光信号を透過光回折又は反射光回折によって調整することもできる。
いくつかの実施例では、図５ｂ～図５ｄを参照すると、半導体チップ２６０の片面には、パッド２６１が設けられ、パッド２６１は、開孔部２１１から露出され、前記パッケージチップの製造方法は、
導電性材料で開孔部２１１を充填して、パッド２６１に結合された導電性プラグ２７１を形成することを更に含む。
例示的に、導電性プラグ２７１及びパッド２６１の形成プロセスは、物理的堆積、化学的堆積、メッキなどを含むが、これらに限定されない。導電性プラグ２７１及びパッド２６１の構成材料は、銅、タングステン、アルミニウム、金、チタン、ニッケルなどの導電性材料を含むが、これらに限定されない。導電性プラグ２７１は、パッド２６１に結合されて、外部集積回路との電気信号相互接続のために、半導体チップ２６０の電気信号を引き出す。
いくつかの実施例では、図５ｃを参照すると、半導体チップ２６０の高さが大きい場合、溝を有するパッケージカバー２８０を使用してキャビティを形成することができる。
いくつかの実施例では、図５ｄを参照すると、図４ｉに示すパッケージ筐体２００を採用して半導体チップ２６０をパッケージし、導電性プラグ２７１は、導電性構造２７２を介して電気接続構造２４２と結合され得、外部集積回路との電気信号相互接続のために、電気接続構造２４２は、半導体チップ２６０の電気信号を引き出すことができる。導電性構造２７２は、柱状又はストリップ状のコンタクトプラグを含み得る。
本開示の実施例における溝２１２、開孔部２１１、パッド２６１、導電性プラグ２７１、電気接続構造２４２、及び導電性構造２７２のサイズは、高集積半導体チップのパッケージを満たし、それによって外部集積回路の集積を向上させるために、ミクロン級、更にはナノ級も含み得る。
本実施例のパッケージ筐体は、半導体チップをパッケージングするとき、半導体チップのためにキャビティを提供することができ、半導体チップを支持及び保護しながら、可動部品を有する半導体チップ（微小電気機械システムチップなど）のために可動空間を提供することもでき、また、異なる半導体チップのために、光信号又は電気信号の相互接続を提供することもでき、様々な半導体チップのパッケージに有利であり、半導体チップの機能を良好に維持するのに有利である。
本開示の実施例では、基板の第１表面に開孔部を形成した後、基板の第１表面をキャリアに接合し、キャリアは、開孔部を覆う。キャリアが開孔部を覆うため、キャリアによって基板を真空吸着することができ、更に、基板の第２表面に、開孔部と連通する溝を形成しやすくなり、真空吸着失敗による基板の断片化の確率を低減し、パッケージ筐体の製造歩留まりを向上させることができる。また、キャリアが開孔部が形成された基板の第１表面に接合された後、基板の搬送及び溝の形成などの製造過程において、キャリアが装置に直接接触し、基板の第１表面の損傷を軽減する。
上記の内容は、本開示の実施形態に過ぎず、本開示の保護範囲はこれに限定されない。本開示で開示された技術的範囲内で、当業者が容易に想到し得る変形又は置換はすべて、本開示の保護範囲内に含まれるべきである。したがって、本開示の保護範囲は、特許請求の保護範囲に従うものとする。

Claims (11)

  1. パッケージ筐体の製造方法であって、
    対向する第１表面及び第２表面を有する基板を提供することと、
    前記基板の前記第１表面に開孔部を形成することであって、前記開孔部の底部は前記基板内に位置する、ことと、
    前記開孔部が形成された前記基板の前記第１表面をキャリアに接合することであって、前記キャリアは前記開孔部を覆う、ことと、
    前記第１表面を前記キャリアに接合した後、前記基板の前記第２表面に溝を形成することであって、前記基板に垂直な方向において、前記溝は前記開孔部と連通する、ことと、
    前記溝が形成された前記基板の前記第２表面をキャリア層に固定することと、
    前記第２表面を前記キャリア層に固定した後、前記キャリアを除去することと、
    前記キャリアを除去した後、前記キャリア層を除去することと、を含む、パッケージ筐体の製造方法。
  2. 前記開孔部を形成する前に、前記パッケージ筐体の製造方法は、
    前記第１表面を覆う誘電体層を形成することを更に含み、前記誘電体層には、電気接続構造が埋め込まれ、
    前記開孔部は、連通された第１サブホール及び第２サブホールを含み、前記基板の前記第１表面に開孔部を形成することは、
    前記開孔部の所定の形成位置で、前記基板が露出するまで、前記誘電体層に対して第１エッチングを行い、前記第１サブホールを形成することと、
    前記第１サブホールの底部に対して第２エッチングを行い、前記基板の厚さの一部を貫通して、前記第２サブホールを形成することと、を含み、前記第２サブホールの底部は、前記基板内に位置する、
    請求項１に記載のパッケージ筐体の製造方法。
  3. 前記第２サブホールを形成する前に、前記パッケージ筐体の製造方法は、
    前記第１サブホールの内壁を覆うバリア層を形成することを更に含み、
    前記第２エッチングを行うことは、
    前記第１サブホールの底部の前記バリア層及び前記基板に対して前記第２エッチングを行い、前記第１サブホールの底部の前記バリア層及び前記基板の厚さの一部を貫通して、前記第２サブホールを形成することを含む、
    請求項２に記載のパッケージ筐体の製造方法。
  4. 前記開孔部が形成された前記基板の前記第１表面をキャリアに接合することは、
    前記開孔部を形成した後、前記誘電体層及び前記キャリアのうちの少なくとも１つの表面に接着層を形成し、前記接着層を介して前記誘電体層と前記キャリアとを接合することを含む、
    請求項２に記載のパッケージ筐体の製造方法。
  5. 前記接着層を形成する前に、前記パッケージ筐体の製造方法は、
    前記開孔部内に充填物を形成することを更に含み、前記充填物は、少なくとも前記開孔部の開口を塞ぐ、
    請求項４に記載のパッケージ筐体の製造方法。
  6. 前記充填物の構成材料は、前記接着層の構成材料と同じである、
    請求項５に記載のパッケージ筐体の製造方法。
  7. 前記キャリアを除去した後、前記パッケージ筐体の製造方法は、
    前記接着層及び前記開孔部内の前記充填物を除去することを更に含む、
    請求項５に記載のパッケージ筐体の製造方法。
  8. 前記溝が形成された前記基板の前記第２表面をキャリア層に固定することは、前記溝が形成された前記基板の前記第２表面を前記キャリア層に貼り付けて、前記第２表面とキャリア層とを固定することを含み、
    前記キャリアを除去した後、前記キャリア層を除去することは、前記接着層及び前記開孔部内の前記充填物を除去した後、前記キャリア層を除去することを含む、
    請求項７に記載のパッケージ筐体の製造方法。
  9. 前記溝を形成する前に、前記パッケージ筐体の製造方法は、
    前記基板の前記第２表面を薄くすることを更に含み、薄くされた前記基板の厚さは、前記開孔部の深さより大きい、
    請求項１に記載のパッケージ筐体の製造方法。
  10. パッケージチップの製造方法であって、
    請求項１～９のいずれか一項に記載のパッケージ筐体の製造方法によって製造されたパッケージ筐体を提供することと、
    半導体チップを提供することと、
    前記半導体チップを前記パッケージ筐体に固定し、前記半導体チップを前記溝内に設けることと、を含み、前記開孔部は、前記半導体チップの少なくとも一部の領域を露出させる、パッケージチップの製造方法。
  11. 前記半導体チップの片面には、パッドが設けられ、前記パッドは、前記開孔部から露出され、前記パッケージチップの製造方法は、
    導電性材料で前記開孔部を充填して、前記パッドに結合された導電性プラグを形成することを更に含む、
    請求項１０に記載のパッケージチップの製造方法。
JP2023519343A 2022-03-22 2022-06-30 パッケージ筐体の製造方法及びパッケージチップの製造方法 Active JP7510654B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202210283093.8A CN114388366B (zh) 2022-03-22 2022-03-22 封装壳体的制备方法及封装芯片的制备方法
CN202210283093.8 2022-03-22
PCT/CN2022/102669 WO2023178874A1 (zh) 2022-03-22 2022-06-30 封装壳体的制备方法及封装芯片的制备方法

Publications (2)

Publication Number Publication Date
JP2024514727A true JP2024514727A (ja) 2024-04-03
JP7510654B2 JP7510654B2 (ja) 2024-07-04

Family

ID=81205405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023519343A Active JP7510654B2 (ja) 2022-03-22 2022-06-30 パッケージ筐体の製造方法及びパッケージチップの製造方法

Country Status (4)

Country Link
US (1) US20240312794A1 (ja)
JP (1) JP7510654B2 (ja)
CN (1) CN114388366B (ja)
WO (1) WO2023178874A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114388366B (zh) * 2022-03-22 2022-05-31 湖北江城芯片中试服务有限公司 封装壳体的制备方法及封装芯片的制备方法
CN115555803A (zh) * 2022-09-13 2023-01-03 中国电子科技集团公司第二十九研究所 一种平行封焊不锈钢围框的加工方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE534510C2 (sv) * 2008-11-19 2011-09-13 Silex Microsystems Ab Funktionell inkapsling
JP2010199429A (ja) 2009-02-26 2010-09-09 Fujifilm Corp プラズマエッチング方法及びプラズマエッチング装置並びに液体吐出ヘッドの製造方法
JP2011205391A (ja) 2010-03-25 2011-10-13 Daishinku Corp 電子部品用パッケージおよび当該電子部品用パッケージを用いた圧電振動デバイス
WO2011118787A1 (ja) * 2010-03-26 2011-09-29 パナソニック電工株式会社 ガラス埋込シリコン基板の製造方法
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US8168474B1 (en) * 2011-01-10 2012-05-01 International Business Machines Corporation Self-dicing chips using through silicon vias
US9018094B2 (en) * 2011-03-07 2015-04-28 Invensas Corporation Substrates with through vias with conductive features for connection to integrated circuit elements, and methods for forming through vias in substrates
US9704809B2 (en) * 2013-03-05 2017-07-11 Maxim Integrated Products, Inc. Fan-out and heterogeneous packaging of electronic components
KR20140124251A (ko) * 2013-04-16 2014-10-24 하나 마이크론(주) 멀티 로우 ｑｆｎ 반도체 패키지의 제조 방법
SE538311C2 (sv) * 2013-08-26 2016-05-10 Silex Microsystems Ab Tunn övertäckande struktur för MEMS-anordningar
CN110467148B (zh) * 2019-08-08 2022-12-27 北京航天控制仪器研究所 一种圆片级封装mems芯片结构及其加工方法
CN112117195B (zh) * 2019-12-16 2023-06-02 中芯集成电路（宁波）有限公司 封装方法
CN111952196B (zh) * 2020-08-24 2024-04-26 浙江集迈科微电子有限公司 凹槽芯片嵌入工艺
CN113299561B (zh) * 2021-05-21 2023-06-27 浙江集迈科微电子有限公司 一种腔底防溢胶结构的制备方法
CN114388366B (zh) * 2022-03-22 2022-05-31 湖北江城芯片中试服务有限公司 封装壳体的制备方法及封装芯片的制备方法

Also Published As

Publication number Publication date
CN114388366A (zh) 2022-04-22
JP7510654B2 (ja) 2024-07-04
WO2023178874A1 (zh) 2023-09-28
CN114388366B (zh) 2022-05-31
US20240312794A1 (en) 2024-09-19

Similar Documents

Publication Publication Date Title
US9771259B2 (en) Method for fabricating electronic device package
JP7510654B2 (ja) パッケージ筐体の製造方法及びパッケージチップの製造方法
US9862593B2 (en) MEMS-CMOS device that minimizes outgassing and methods of manufacture
US9221676B2 (en) Internal electrical contact for enclosed MEMS devices
US7875481B2 (en) Semiconductor apparatus and method for manufacturing the same
US9834435B1 (en) Structure and formation method of semiconductor device structure
US6753238B2 (en) Semiconductor device and manufacturing method thereof
CN112039456B (zh) 体声波谐振器的封装方法及封装结构
JP2005109221A (ja) ウェーハレベルパッケージ及びその製造方法
JP3975194B2 (ja) パッケージの製造方法
US9799588B2 (en) Chip package and manufacturing method thereof
TW201739686A (zh) 半導體裝置及封裝件及其製造方法
US9362134B2 (en) Chip package and fabrication method thereof
JP2021535608A (ja) ウェハレベルパッケージ方法及びパッケージ構造
US20220221363A1 (en) Pressure Sensor Device and Method for Forming a Pressure Sensor Device
TW201743371A (zh) 用於具有雙鑲嵌所形成的電極之微機電裝置的方法和系統
US20070120041A1 (en) Sealed Package With Glass Window for Optoelectronic Components, and Assemblies Incorporating the Same
US20080290514A1 (en) Semiconductor device package and method of fabricating the same
JP2006196619A (ja) 電子装置及びその製造方法
CN115697934A (zh) 金属镀覆的玻璃通孔的钝化材料和方法
US11877518B2 (en) Package for electric device and method of manufacturing the package
JP2010232292A (ja) 半導体装置の製造方法及び半導体装置
JP2006202973A (ja) 電子装置及びその製造方法
JP2008187177A (ja) 半導体装置
JPH08222685A (ja) マイクロパッケージ構造及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240614

R150 Certificate of patent or registration of utility model

Ref document number: 7510654

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150