KR20100079389A - 베리어 패턴을 구비하는 볼 랜드 구조 - Google Patents

베리어 패턴을 구비하는 볼 랜드 구조 Download PDF

Info

Publication number
KR20100079389A
KR20100079389A KR1020080137857A KR20080137857A KR20100079389A KR 20100079389 A KR20100079389 A KR 20100079389A KR 1020080137857 A KR1020080137857 A KR 1020080137857A KR 20080137857 A KR20080137857 A KR 20080137857A KR 20100079389 A KR20100079389 A KR 20100079389A
Authority
KR
South Korea
Prior art keywords
ball land
core
ball
exposed
area
Prior art date
Application number
KR1020080137857A
Other languages
English (en)
Inventor
이왕재
정용진
김중현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080137857A priority Critical patent/KR20100079389A/ko
Priority to US12/654,477 priority patent/US20100164101A1/en
Publication of KR20100079389A publication Critical patent/KR20100079389A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

얇고 긴 필름 형태의 릴 테이프 상에 입출력 패턴을 규칙적으로 형성하고, 상기 패턴에 대응되도록 반도체 칩을 부착하는 릴 투 릴 타입의 패키지에 있어서, 볼 랜드가 솔더 볼과 결합하여 융착되도록, 볼 랜드와 대응되는 솔더 마스크를 오픈한다. 솔더 마스크를 오픈함에 있어서, 솔더 볼 접합 신뢰성(SJR)을 개선하기 위하여 적어도 볼 랜드와 인접한 코어의 일부가 노출되는 NSMD 구조를 포함하는 것으로 한다. 코어가 노출되는 오픈 영역에서 솔더 볼의 결합력은 강화되었으나, 노출된 영역에서 응력 특성이 저하되고, 특히 코어와 솔더 마스크의 열팽창으로 인하여 응력이 집중되며, 크랙이 발생한다. 코어 크랙은 솔더 마스크 크랙으로 진전되고, 이웃한 입출력 패턴의 단선으로 귀결된다. 이에 코어의 크랙이 이웃한 입출력 패턴으로 진전되고, 패턴 불량이 발생하는 것을 방지하기 위하여, 코어가 노출되는 오픈 영역을 감싸는 베리어를 링 타입으로 구성한다.
볼 랜드, 솔더 볼, 열팽창 계수, 응력, 크랙

Description

베리어 패턴을 구비하는 볼 랜드 구조{Ball land structure having barrier pattern}
본 발명은 코어의 노출 영역을 감싸는 베리어에 의하여 코어 크랙이 이웃한 패턴 크랙으로 진전되는 것을 차단하는 볼 랜드 구조에 관한 것으로, 더욱 상세하게는 얇고 긴 필름 형태의 릴 테이프 상에 입출력 패턴을 규칙적으로 형성하고, 상기 패턴에 대응되도록 반도체 칩을 부착하는 릴 투 릴 타입의 패키지 혹은 반도체 칩을 리드프레임 없이 인쇄회로기판(PCB) 상에 직접 실장하는 보드 온 칩(Board On Chip: BOC) 방식의 패키지 구조에 관한 것이다. 솔더 결합 신뢰성을 강화하기 위하여 볼 랜드와 인접한 인쇄회로기판의 일부를 노출할 때, 인쇄회로기판과 솔더 마스크 사이의 열팽창 혹은 열수축의 차이가 현저하고, 인쇄회로기판의 노출된 영역에서 응력이 집중되며, 크랙이 발생한다. 인쇄회로기판의 크랙이 이웃한 일출력 패턴으로 진전되고 패턴 불량이 발생하는 것을 방지하기 위하여, 인쇄회로기판의 노출 영역을 감싸는 베리어를 링 타입으로 더 구비하는 볼 랜드 구조에 관한 것이다.
신뢰성이 높고 작고 가벼운 집적회로 소자를 추구하는 IC 기술의 경향에 따 라 더 작고 입출력 핀수가 많은 패키지 소자에 대한 요구가 점점 더 커진다. QFP(Quad Flat Package)와 볼 그리드 어레이(BGA; Ball Grid Array) 패키지는 많은 수의 I/O를 제공할 수 있다는 점에서 IC 기술의 최근 경향에 부합된다.
그러나, QFP 기술은 리드의 피치가 너무 작아서 리드가 충격에 의해 쉽게 손상될 수 있다는 단점이 있다. 따라서, 소자의 전체 크기를 줄이고, 접촉부를 자유롭게 배열할 수 있으며 많은 수의 접촉부가 필요한 경우에 효과적인 BGA 패키지 기술이 주목을 받게 된다. 또한, 리드 프레임(lead fram)을 사용하는 플라스틱 패키지와 비교했을 때 BGA 패키지는 그 크기를 30% 이상 더 작고, 볼 피치(ball pitch)를 1.00㎜ 이하로 하면, 패키지의 크기를 칩(다이)의 크기로 줄일 수 있어서 칩 크기 패키지(chip scale package 또는 chip size package)를 구현할 수 있다는 장점이 있다.
BGA 패키지는 신뢰성 문제의 해결이 중요한 과제 중 하나인데, 특히 솔더 볼 결합부의 신뢰성을 높이는 것이 중요하다. 솔더 볼 결합부가 끊어지면, 전기적 단절이 생겨 치명적인 소자 불량을 유발한다. 특히, 결합부가 손상되어 크랙이 생기면 결합부의 전기적 저항이 증가하여 패키지 소자의 전기적 특성을 보장할 수 없게 된다. 솔더 결합부에 전기적 저항이 커지면, 신호 전달 경로에 DC 전압 강하가 발생하고, RC 회로의 충전 지연을 유발할 수 있으며, 시스템 레벨에서 잡음이 생기는 원인이 된다.
따라서, 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 솔더 볼 결합의 신뢰성을 강화하기 위하여 솔더 볼 결합부가 임의로 끊어지지 않는 볼 랜드 구조를 제공하는 것이다.
본 발명의 다른 목적은 솔더 볼 결합 신뢰성을 개선할 목적으로 볼 랜드와 인접한 코어의 일부분을 노출하게 되면, 노출된 코어 부분에서 응력 특성이 저하되기 때문에, 응력 특성을 개선할 수 있는 볼 랜드 구조를 제공하는 것이다.
본 발명의 또 다른 목적은 솔더 볼 결합 신뢰성을 개선할 목적으로 제안된 NSMD 볼 랜드 구조에서 응력 특성도 함께 개선함으로써, 볼 랜드와 인접한 입출력 패턴이 단선되는 패턴 크랙을 차단하는 볼 랜드 구조를 제공하는 것이다.
전술한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 코어 상에 형성되고, 솔더 볼이 융착되는 볼 랜드와, 볼 랜드와 일체로 형성되고, 반도체 칩과 볼 랜드를 연결하는 입출력 패턴과, 볼 랜드 혹은 입출력 패턴을 보호하도록 코어 상에 도포되는 커버 영역과, 볼 랜드가 솔더 볼과 결합하도록 코어 상에 도포되지 않는 오픈 영역을 구비하는 솔더 마스크를 포함하고, 상기 오픈 영역은, 상기 볼 랜드가 노출되는 조인트 영역과, 상기 코어의 표면 일부가 노출되는 노출 영역을 포함하며, 상기 노출 영역의 코어에서 발생하는 크랙이 노출 영역에 인접한 솔더 마스크로 진전되고, 다시 이웃한 입출력 패턴으로 진전되는 것을 방지하는 베리어를 더 구비한다.
상기 베리어는, 상기 노출 영역을 포위하도록, 상기 볼 랜드의 양측에서 조인트 영역의 반대 방향으로 연장되고, 상기 노출 영역 주위에서 링 타입(Ring-type)으로 형성됨으로써, 볼 랜드와 베리어 사이에는 상기 노출 영역과 대응되는 완충홀이 형성된다.
상기 조인트 영역은 상기 볼 랜드의 영역보다 작고, 상기 노출 영역은 상기 완충홀의 크기보다 작거나 같다. 이때, 상기 코어는, 릴 타입의 폴리이미드 테이프로 구성된다.
상기 솔더 마스크는, 상기 오픈 영역에 의하여 볼 랜드의 가장자리를 제외한 중심 일부만 노출되는 SMD 구조와, 볼 랜드가 완전히 노출되는 NSMD 구조의 혼합형으로 구성된다.
상기 코어의 노출 영역에서 발생하는 크랙은, 코어와 솔더 마스크의 열팽창 혹은 열수축 차이에 의하여 발생하고, 상기 열팽창 혹은 열수축은 -55 ~ 125℃에서 열충격 시험기(Temperature Cycle Test)에 의하여 1,000 싸이클 경과 후, 볼 랜드와 솔더 마스크 사이에 있는 코어의 노출 영역에서 응력(Stress)이 집중되는 경우에 발생되는지 여부를 판단한다.
본 발명의 다른 특징에 의하면, 본 발명은 솔더 볼과 융착되는 볼 랜드 패턴과, 상기 볼 랜드 패턴의 일측에 형성되는 입출력 패턴과, 상기 볼 랜드와 솔더 볼의 결합 신뢰성을 개선하기 위하여, 볼 랜드와 인접한 코어의 표면 일부분을 노출시키고, 노출된 코어의 표면에서 응력이 집중됨으로써 크랙이 상기 입출력 패턴의 단선으로 진전되는 것을 방지하기 위하여, 적어도 노출된 코어의 일부분을 감쌀 수 있는 베리어를 포함한다.
상기 솔더 볼의 결합 신뢰성(SJR)은 상기 코어의 노출된 영역이 커질수록 높아지고, 상기 응력은 반대로 상기 코어의 노출된 영역이 커질수록 증가하며, 상기 베리어 패턴은, 코어의 크랙이 입출력 패턴의 크랙으로 진전되는 것을 차단하는 링 타입의 패턴으로 구성된다.
위에서 설명한 바와 같이, 본 발명의 구성에 의하면 다음과 같은 효과를 기대할 수 있다.
첫째, 볼 랜드와 인접한 코어의 일부분이 노출되도록 적어도 오픈 영역을 형성함으로써, 솔더 볼과 볼 랜드의 결합 신뢰성이 증진되는 작용효과가 기대된다.
둘째, 볼 랜드와 인접한 코어의 일부분을 노출시키기 위하여 솔더 마스크의 오픈 영역이 형성되면, 오픈 영역에 비례하여 솔더 결합 신뢰성은 증진되지만, 노출된 코어 부분에서 응력 특성은 그 만큼 저하되었으나, 노출된 코어 부분에 배리어를 형성함으로써, 솔더 결합 신뢰성과 응력 특성이 모두 개선되는 작용효과가 기대된다.
이하, 상기한 바와 같은 구성을 가지는 본 발명에 의한 볼 랜드와 인접한 코어의 일부를 노출하고, 노출된 영역을 감싸는 베리어를 형성함으로써, 솔더 결합 신뢰성과 응력 특성이 모두 개선되는 볼 랜드 구조의 바람직한 실시예를 첨부된 도 면을 참고하여 상세하게 설명한다.
도 1은 솔더 마스크가 도포된 상태에서 솔더 볼이 부착된 반도체 패키지의 구성을 나타내는 평면도이고, 도 2는 솔더 마스크가 제거된 상태에서 반도체 패키지의 구성을 나타내는 평면도이며, 도 3은 도 2의 Ⅰ-Ⅰ선을 따라 절단한 개략 단면도이다. 다만, 도 1에서 솔더 마스크가 생략되었다.
도 1 내지 도 3에 도시된 바와 같이, 양면으로 구성되는 코어(core)(100)의 전면에는 반도체 칩(110)이 부착된다. 상기 코어(100)는, 인쇄회로기판(PCB) 내지 리드프레임 혹은 폴리이미드 테이프(polyimide tape)와 같이, 표면에 배선이 형성된 기판(substrate)이 사용될 수 있다. 또한, 그 형태에 있어서도, 패널 타입(Panel-type)의 코어 뿐만 아니라, 릴 타입(Reel-type)의 박막 코어를 모두 포함할 수 있다.
그러나, 여기서는 특히 릴 타입으로서, 폴리이미드 테이프로 구성되는 코어(100) 상에 구리 배선 및 솔더 마스크가 실장되고, 코어(100)가 일렬로 연결되는 릴 테이프(102)를 기판으로 사용하기로 한다. 따라서, 도 4는 코어가 릴 타입으로 형성되는 릴 테이프(112)의 구성을 나타내는 평면도이다.
도 4에 도시된 바에 따르면, 릴 타입의 코어(100)는 패키지 영역(P)과, 스크라이브 영역(S)으로 구분된다. 패키지 영역(P)은 반도체 칩(110)이 실장되는 탑재 영역(C)과, 슬릿에 에폭시 몰딩 컴파운드(EMC)가 충진되는 몰딩 영역(M)을 포함한다. 몰딩 영역(M)에는 반도체 칩(110)에 구비되는 본딩 패드(도면부호 없음)와 코어(100)에 구비되는 본딩 패드(도면부호 없음)가 와이어(114)에 의하여 전기적으로 연결되어 있다. 물론, 반도체 칩(110) 상에도 칩을 보호하는 몰딩 부재(M에 충진되는 부분)가 형성될 수 있다.
도 1에 도시된 바와 같이, 상기 코어(100)의 배면에는 다수의 솔더 볼(120)이 형성된다. 솔더 볼(120)은 격자 모양과 같이 규칙적인 형태를 이루며, 코어(100)의 배면 전체에 걸쳐 일정한 간격으로 배치된다. 이와 같은 패키지는, 반도체 칩(110)이 실장되는 탑재 영역(도 4의 C) 이외의 영역에 솔더 볼(120)이 부착되는 팬 아웃(Fan-out) 구조가 된다.
상기 코어(100)의 배면에서 솔더 볼(120)이 형성되는 영역을 볼 랜드(ball land)(130)라 한다. 상기 볼 랜드 구조는 크게 두 가지로 구분될 수 있다. 그 중 하나는 솔더 마스크 한정형(solder mask defined: 이하, 'SMD'라 한다.) 구조에 관한 것이고, 다른 하나는 솔더 마스크 비한정형(non-solder mask defined: 이하, 'NSMD'라 한다.) 구조에 관한 것이다.
도 5는 상기 SMD 볼 랜드 구조를 나타내기 위하여 도 3의 a부분을 확대한 평면도이고, 도 6은 도 5의 Ⅱ-Ⅱ선을 따라 절단한 단면도이다.
도 5 및 도 6을 참조하면, 코어(100)의 배면에 볼 랜드(130) 그리고 볼 랜드를 연결하는 라인 형태의 일출력 패턴(132)이 일체로 형성되어 있음을 알 수 있다. 상기 볼 랜드(130)를 제외한 코어(100)의 나머지 표면과 입출력 패턴(132)은 그 보호를 위하여 솔더 마스크(140)로 도포되며, 도포된 부분은 커버 영역(V)을 형성한다. 반대로, 솔더 마스크(140)에는 볼 랜드(130)가 솔더 볼(120)과 융착되도록 도포되지 않는 오픈 영역(O)이 형성된다. 볼 랜드(130)의 가장자리를 제외한 대부분 영역은 솔더 마스크(140)의 오픈 영역(O)을 통하여 외부로 노출된다. 따라서, 상기 SMD 볼 랜드 구조는, 볼 랜드(130)의 가장자리 영역까지 솔더 마스크(140)에 의하여 커버되는 것이 특징이다.
도 7은 상기 NSMD 볼 랜드 구조를 나타내기 위하여 도 3의 b부분을 확대한 평면도이고, 도 8은 도 7의 Ⅲ-Ⅲ선을 절단한 단면도이다.
도 7 및 도 8를 참조하면, 코어(100)의 타면에 볼 랜드(130) 그리고 볼 랜드를 연결하는 입출력 패턴(132)이 형성될 수 있음은 전술한 바와 같다. 상기 볼 랜드(130) 전체와 볼 랜드에 인접한 입출력 패턴(132)의 일부를 제외한 나머지 부분은 솔더 마스크(140)에 의하여 도포되고, 도포된 부분은 커버 영역(V)을 형성한다. 반대로, 볼 랜드(130)에 연결된 입출력 패턴(132)의 일부와 볼 랜드(130)에 인접한 코어(100)의 표면 일부는 솔더 마스크(140)의 오픈 영역(O)을 통하여 외부로 노출된다. 따라서, NSMD 볼 랜드 구조는 볼 랜드(130) 전부가 솔더 마스크(140)에 의하여 커버되지 않는 것이 특징이다.
상기한 SMD 볼 랜드 구조와 NSMD 볼 랜드 구조는 각각 다음과 같은 장단점이 있다.
상기 SMD 볼 랜드 구조는, 솔더 마스크(140)가 볼 랜드(130)의 가장자리를 덮고 있기 때문에, 외부에서 가해지는 응력(Stress)에 상대적으로 강한 장점이 있다. 반면 SMD 볼 랜드 구조는, 볼 랜드(130)에 솔더 볼(120)이 형성될 때 볼 넥(ball neck) 형상이 되기 때문에, 솔더 볼 접합 신뢰성(Solder ball joint reliability)이 저하되는 결정적인 단점이 있다.
이에 비하여, NSMD 볼 랜드 구조는 볼 랜드(130)가 완전히 노출되기 때문에, 볼 넥 형상이 만들어지지 않고, 내부에서 가해지는 응력(Stress)에 상대적으로 강한 장점이 있다. 그러나, NSMD 볼 랜드 구조는 입출력 패턴(132)이 단선되는 패턴 크랙(crack)이 발생할 수 있고, 볼 랜드가 완전하게 노출되기 때문에, 볼 랜드와 코어 사이의 접합력이 약화되고, 박리(delamination) 현상에 취약한 단점이 있다.
한편, SMD와 NSMD 볼 랜드 구조의 장점만을 계승한 혼합형 볼 랜드 구조가 요구된다. 도 9는 상기 혼합형 볼 랜드 구조를 나타내기 위하여 도 3의 c부분을 확대한 평면도이고, 도 10은 도 9의 Ⅵ-Ⅵ선을 절단한 단면도이다.
코어(100) 상에 볼 랜드(130)와 입출력 패턴(132)이 일체로 형성되고, 상기 코어(100)와 입출력 패턴(132)을 보호하기 위하여, 볼 랜드(130)의 일부와 입출력 패턴(132)의 상부에 솔더 마스크(140)가 도포됨으로써, 커버 영역(V)을 형성하는 것은 전술한 바와 같다.
이때, 혼합형은 SMD 볼 랜드 구조와 NSMD 볼 랜드 구조가 혼합된 것으로서, 혼합형 볼 랜드 구조에서 상기 솔더 마스크(140)가 도포되지 않는 SMD 오픈 영역(O)은, 볼 랜드(130)의 중심 일부로 구성됨으로써, 볼 랜드(130)의 중심만이 노출되는 것으로 되어 있고, NSMD 오픈 영역(O)은 볼 랜드(130) 전부와, 입출력 패턴(132)의 일부 그리고 볼 랜드(130)와 인접한 코어(100)의 표면 일부를 포함함으로써, 볼 랜드(130)의 중심 전부와 이와 인접한 입출력 패턴(132) 및 코어(100)의 표면 일부가 노출된다.
상기 오픈 영역(O)은, 볼 랜드(130)가 노출되는 조인트 영역(J)과 코어(100) 가 노출되는 노출 영역(E)으로 구분할 수 있다.
이때, 열처리 과정에서 상기 노출 영역(E)에 응력(Stress)이 집중되고, 그 결과 입출력 패턴(132)에 크랙이 발생한다. 특히 도 8의 NSMD 볼 랜드 구조 혹은 도 10의 SMD와 NSMD의 혼합형 볼 랜드 구조의 노출 영역(E)에서 코어(100)와 솔더 마스크(140)의 열팽창 혹은 열수축의 차이가 두드러지기 때문에, 응력이 더욱 집중된다.
이와 같이, 패턴 크랙(Crack)이 발생하는 가장 큰 이유는, 열팽창 계수(CTE)의 차이에서 비롯된다. 이때, 패널 타입의 코어보다 릴 투 릴 타입의 코어가 열수축 혹은 열팽창에 더 취약하다. 특히, 반도체 칩을 리드프레임 없이 인쇄회로기판(PCB) 상에 직접 실장하는 보드 온 칩(Board On Chip: BOC) 방식의 패키지 구조에서 열팽창 혹은 열수축의 차이가 현저하다. 따라서, 코어가 시트 타입(Sheet-type) 혹은 패널 타입(Panel-type)인 경우와 같이 낱개로 패키지되는 구조보다 릴 투 릴 타입(Reel to reel-type)으로 패키지되는 구조에서 응력이 노출 영역으로 더욱 집중된다.
이는 시트 타입 혹은 패널 타입의 코어는 스트립 형태로 절단된 상태로 패키지되기 때문에 내구성을 강화하기 위하여 폴리이미드 수지층 사이에 위사와 경사의 패브릭(farbic)이 3겹(Ply)으로 편직되는데, 반하여 릴 투 릴 타입의 코어는 릴에 권취되고 연속적으로 패키지되기 때문에, 폴리이미드 수지층 사이에 패브릭이 1겹(Ply)으로 편직되어 있기 때문이다.
따라서, -55 ~ 125℃에서 열 사이클링(Temperature Cycling: TC)을 진행하는 경우, TC 1000사이클에서 노출된 코어(100)에 응력(Stress)이 집중되고, 패턴 크랙이 발생하게 된다.
이와 같이, 도 11에 도시된 바와 같이, 솔더 마스크(140)와 코어(100)의 열팽창 계수(CTE)의 차이로 인하여, 노출 영역(E)에 위치한 코어(100)에서 일차적으로 크랙이 발생한다. 도면에는 도시되어 있지 않지만, 상기 크랙은 시드(Seed)가 되어 인접한 솔더 마스크(140)로 진전(Propagation) 된다. 도 11에 도시된 바와 같이, 솔더 마스크(140)의 크랙은 다시 인접한 입출력 패턴(132)으로 진전되어 입출력 패턴(132)에도 크랙을 야기하게 된다. 입출력 패턴(132)의 크랙은 전기적으로 오작동(fail)의 원인이 된다.
특히, 메모리의 고속 동작 성능을 위하여, 인쇄회로기판의 양면에 메모리가 실장되는 양면 실장 메모리 모듈(Fully Buffered Dual In-line Memory Module: FBDIMM)에서 열팽창 혹은 열수축으로 인한 크랙의 발생이 더욱 빈번하다.
이에 본 발명의 다른 실시예에서는, SMD 볼 랜드 구조 혹은 혼합형 볼 랜드 구조에서는 볼 넥(ball neck) 형상에서 발생하는 솔더 볼 접합 신뢰성(Solder ball joint reliability) 저하를 방지하면서도, 오픈 영역에서 솔더 마스크와 코어 사이의 열팽창 혹은 열수축의 차이로 인한 응력의 집중을 최소화할 필요성이 크다. 가령, TC 1000사이클에서 코어에 크랙이 발생하더라도 라인 형태의 입출력 패턴에 크랙이 진전(Propagation)되지 않도록 볼 랜드 구조를 개선할 수 있어야 한다.
도 12는 솔더 마스크가 도포된 상태에서 혼합형 볼 랜드 구조를 나타내는 평면도이고, 도 13은 솔더 마스크가 제거된 상태에서 혼합형 볼 랜드 구조를 나타내 는 평면도이다.
상기 도면에 도시된 바와 같이, 코어(100) 상에 볼 랜드(130)와 입출력 패턴(132)이 일체로 형성되고, 상기 볼 랜드와 입출력 패턴을 보호하기 위하여 볼 랜드(130)의 일부와 입출력 패턴(132)의 상부에 솔더 마스크(도시되지 않음)가 도포됨은 전술한 바와 같다. 코어(100) 상에는 볼 랜드(130)가 솔더 볼(120)과 대응되는 형상으로 형성되고, 볼 랜드(130)에는 입출력 패턴(132)이 연결되며, 코어(100) 상에는 볼 랜드(130)와 입출력 패턴(132)을 보호하기 위하여 솔더 마스크가 형성되기 때문에, 전체적으로 커버 영역(V)이 존재한다. 또한, 솔더 마스크에는 볼 랜드(130)가 솔더 볼(120)과 결합할 수 있도록 반드시 오픈 영역(O)을 구비한다.
상기 혼합형 구조에 의하면, SMD 파트에서 오픈 영역(O)에 의하여 볼 랜드(132)의 가장자리를 제외한 중심 일부만 노출되는 영역과 NSMD 파트에서 오픈 영역(O)에 의하여 볼 랜드(132)가 완전히 노출되는 영역이 모두 존재한다. 전자의 영역을 솔더 볼(120)과 직접 결합한다는 의미에서 조인트 영역(J)이라고 하고, 후자의 영역을 코어(100)의 표면이 노출된다는 의미에서 노출 영역(E)이라고 할 때, 노출 영역(E)의 코어(100)에서 발생하는 크랙이 노출 영역(E)에 인접한 솔더 마스크(140)로 진전되고, 다시 이웃한 입출력 패턴(132)으로 진전되는 것을 방지하기 위하여 베리어(barrier)(150)를 더 구비한다.
상기 베리어(150)는 볼 랜드(130)의 양측에서 조인트 영역(J)의 반대 방향으로 연장되고, 적어도 노출 영역(E)을 포위할 수 있도록, 노출 영역 주위에서 링 타입(Ring-type)으로 형성될 수 있다. 볼 랜드(130)와 베리어(150) 사이에는 완충 홀(152)이 형성된다.
이와 같이, SMD 파트에 의하면, 상기 오픈 영역(O)에 의하여 볼 랜드(130)의 가장자리를 제외한 중심 일부만이 노출되며, 오픈 영역(O)을 통하여 볼 랜드(130)는 솔더 볼(120)과 조인트된다. 따라서, 솔더 볼과 조인트되는 조인트 영역(J)은 볼 랜드(130)의 면적보다 작다.
NSMD 파트에 의하면, 상기 오픈 영역(O)에 의하여 볼 랜드(130)가 완전히 노출되며, 오픈 영역(O)을 통하여 코어(100)의 표면 일부가 노출된다. 따라서, 코어(100)가 노출되는 노출 영역(E)은 상기 완충홀(152)의 크기보다 작거나 같다.
이상에서 살펴본 바와 같이, 본 발명은 SMD 볼 랜드 구조에서는 솔더 볼과 볼 랜드 사이에 솔더 접합 신뢰성이 저하되면서 솔더 볼이 임으로 분리, 이탈되는 현상이 발생하고, NSMD 볼 랜드 구조에서는 솔더 접합 신뢰성은 개선되었으나, 오픈 영역에서 크랙이 발생한다. 따라서, NSMD 볼 랜드 구조를 포함하는 패키지 구조에 있어서, 볼 랜드와 인접한 코어의 일부가 노출되기 때문에, 노출된 코어에서 응력이 집중되고, 크랙이 발생한다. 코어 크랙은 솔더 마스크의 크랙으로 진전되고, 더 나아가 입출력 패턴의 크랙으로 발전한다. 이에 코어의 크랙이 입출력 패턴의 크랙으로 진전되는 것을 차단할 수 있도록, 코어의 노출된 영영을 감싸는 베리어를 볼 랜드와 일체로 형성하는 구성을 기술적 사상으로 하고 있음을 알 수 있다. 이와 같은 본 발명의 기본적인 기술적 사상의 범주 내에서, 당업계의 통상의 지식을 가진 자에게 있어서는 다른 많은 변형이 가능할 것이다.
도 1은 솔더 마스크가 생략된 상태에서 솔더 볼이 부착된 반도체 패키지의 구성을 나타내는 평면도.
도 2는 솔더 마스크가 제거되고, 솔더 볼이 생략된 상태에서 반도체 패키지의 구성을 나타내는 평면도.
도 3은 도 2의 Ⅰ-Ⅰ선을 따라 절단한 개략 단면도.
도 4는 코어가 릴 타입으로 형성되는 릴 테이프의 구성을 나타내는 평면도.
도 5는 SMD 볼 랜드 구조를 나타내기 위하여 도 3의 a부분을 확대한 평면도.
도 6은 도 5의 Ⅱ-Ⅱ선을 따라 절단한 단면도.
도 7은 NSMD 볼 랜드 구조를 나타내기 위하여 도 3의 b부분을 확대한 평면도.
도 8은 도 7의 Ⅲ-Ⅲ선을 절단한 단면도.
도 9는 SMD와 NSMD의 혼합형 볼 랜드 구조를 나타내기 위하여 도 3의 c부분을 확대한 평면도.
도 10은 도 9의 Ⅵ-Ⅵ선을 절단한 단면도.
도 11은 코어 크랙이 입출력 패턴으로 진전되는 구성을 나타내는 평면도.
도 12는 솔더 마스크가 도포된 상태에서 베리어가 구비된 혼합형 볼 랜드 구조를 나타내는 평면도.
도 13은 솔더 마스크가 제거된 상태에서 베리어가 구비된 혼합형 볼 랜드 구조를 나타내는 평면도.
**도면의 주요구성에 대한 부호의 설명**
100: 코어 102: 릴 테이프
110: 반도체 칩 114: 와이어
120: 솔더 볼 130: 볼 랜드
132: 입출력 패턴 140: 솔더 마스크
150: 베리어 152: 완충홀
C: 탑재 영역 E: 노출 영역
J: 조인트 영역 M: 몰딩 영역
O: 오픈 영역 P: 패키지 영역
S: 스크라이브 영역 V: 커버 영역

Claims (9)

  1. 코어 상에 형성되고, 솔더 볼이 융착되는 볼 랜드;
    상기 볼 랜드와 일체로 형성되고, 반도체 칩과 상기 볼 랜드를 연결하는 입출력 패턴; 및
    상기 볼 랜드 혹은 상기 입출력 패턴을 보호하도록 상기 코어 상에 도포되는 커버 영역과, 상기 볼 랜드가 상기 솔더 볼과 결합하도록 상기 코어 상에 도포되지 않는 오픈 영역을 구비하는 솔더 마스크를 포함하고,
    상기 오픈 영역은,
    상기 볼 랜드가 노출되는 조인트 영역; 및
    상기 코어의 표면 일부가 노출되는 노출 영역을 포함하며,
    상기 노출 영역의 코어에서 발생하는 크랙이 노출 영역에 인접한 상기 솔더 마스크로 진전되고, 다시 이웃한 상기 입출력 패턴으로 진전되는 것을 방지하는 베리어를 구비하는 볼 랜드 구조.
  2. 제 1 항에 있어서,
    상기 베리어는, 상기 노출 영역을 포위하도록, 상기 볼 랜드의 양측에서 조인트 영역의 반대 방향으로 연장되는 볼 랜드 구조.
  3. 제 2 항에 있어서,
    상기 베리어는 상기 노출 영역 주위에서 링 타입(Ring-type)으로 형성됨으로써, 볼 랜드와 베리어 사이에는 상기 노출 영역과 대응되는 완충홀이 형성되는 볼 랜드 구조.
  4. 제 3 항에 있어서,
    상기 조인트 영역은 상기 볼 랜드의 영역보다 작고,
    상기 노출 영역은 상기 완충홀의 크기보다 작거나 같은 볼 랜드 구조.
  5. 제 4 항에 있어서,
    상기 코어는, 릴 타입의 폴리이미드 테이프로 구성되는 볼 랜드 구조.
  6. 제 4 항에 있어서,
    상기 솔더 마스크는, 상기 오픈 영역에 의하여 볼 랜드의 가장자리를 제외한 중심 일부만 노출되는 SMD 구조와, 볼 랜드가 완전히 노출되는 NSMD 구조의 혼합형으로 구성되는 볼 랜드 구조.
  7. 제 4 항에 있어서,
    상기 코어의 노출 영역에서 발생하는 크랙은, 코어와 솔더 마스크의 열팽창 혹은 열수축 차이에 의하여 발생하고, 상기 열팽창 혹은 열수축은 -55 ~ 125℃에서 열충격 시험기(Temperature Cycle Test)에 의하여 1,000 싸이클 경과 후, 볼 랜드 와 솔더 마스크 사이에 있는 코어의 노출 영역에서 응력(Stress)이 집중되는 경우에 발생되는지 여부를 판단하는 볼 랜드 구조.
  8. 솔더 볼과 융착되는 볼 랜드 패턴;
    상기 볼 랜드 패턴의 일측에 형성되는 입출력 패턴; 및
    상기 볼 랜드와 솔더 볼의 결합 신뢰성을 개선하기 위하여, 볼 랜드와 인접한 코어의 표면 일부분을 노출시키고, 노출된 코어의 표면에서 응력이 집중됨으로써 크랙이 상기 입출력 패턴의 단선으로 진전되는 것을 방지하기 위하여, 적어도 노출된 코어의 일부분을 감쌀 수 있는 베리어를 포함하는 볼 랜드 구조.
  9. 제 8 항에 있어서,
    상기 솔더 볼의 결합 신뢰성(SJR)은 상기 코어의 노출된 영역이 커질수록 높아지고, 상기 응력은 반대로 상기 코어의 노출된 영역이 커질수록 증가하며, 상기 베리어 패턴은, 코어의 크랙이 입출력 패턴의 크랙으로 진전되는 것을 차단하는 링 타입의 패턴으로 구성되는 볼 랜드 구조.
KR1020080137857A 2008-12-31 2008-12-31 베리어 패턴을 구비하는 볼 랜드 구조 KR20100079389A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080137857A KR20100079389A (ko) 2008-12-31 2008-12-31 베리어 패턴을 구비하는 볼 랜드 구조
US12/654,477 US20100164101A1 (en) 2008-12-31 2009-12-22 Ball land structure having barrier pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080137857A KR20100079389A (ko) 2008-12-31 2008-12-31 베리어 패턴을 구비하는 볼 랜드 구조

Publications (1)

Publication Number Publication Date
KR20100079389A true KR20100079389A (ko) 2010-07-08

Family

ID=42283891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080137857A KR20100079389A (ko) 2008-12-31 2008-12-31 베리어 패턴을 구비하는 볼 랜드 구조

Country Status (2)

Country Link
US (1) US20100164101A1 (ko)
KR (1) KR20100079389A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761519B2 (en) 2015-06-16 2017-09-12 Samsung Electronics Co., Ltd. Package substrate and semiconductor package including the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140028947A (ko) * 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
TWI538113B (zh) * 2014-02-14 2016-06-11 南茂科技股份有限公司 微機電晶片封裝及其製造方法
US20170186701A1 (en) * 2015-12-26 2017-06-29 Intel Corporation Crack resistant electronic device package substrates
JP6750872B2 (ja) * 2016-09-01 2020-09-02 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
US10818602B2 (en) 2018-04-02 2020-10-27 Amkor Technology, Inc. Embedded ball land substrate, semiconductor package, and manufacturing methods

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5288541A (en) * 1991-10-17 1994-02-22 International Business Machines Corporation Method for metallizing through holes in thin film substrates, and resulting devices
US5929517A (en) * 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
JP3050807B2 (ja) * 1996-06-19 2000-06-12 イビデン株式会社 多層プリント配線板
US6696757B2 (en) * 2002-06-24 2004-02-24 Texas Instruments Incorporated Contact structure for reliable metallic interconnection
JP3856130B2 (ja) * 2002-10-11 2006-12-13 セイコーエプソン株式会社 半導体装置
KR100523330B1 (ko) * 2003-07-29 2005-10-24 삼성전자주식회사 Ｓｍｄ 및 ｎｓｍｄ 복합형 솔더볼 랜드 구조를 가지는ｂｇａ 반도체 패키지
KR100586697B1 (ko) * 2003-12-12 2006-06-08 삼성전자주식회사 솔더 조인트 특성이 개선된 반도체 패키지
JP2005310837A (ja) * 2004-04-16 2005-11-04 Elpida Memory Inc 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761519B2 (en) 2015-06-16 2017-09-12 Samsung Electronics Co., Ltd. Package substrate and semiconductor package including the same

Also Published As

Publication number Publication date
US20100164101A1 (en) 2010-07-01

Similar Documents

Publication Publication Date Title
US6864434B2 (en) Warpage-preventive circuit board and method for fabricating the same
US20140252613A1 (en) Semiconductor device
KR20100079389A (ko) 베리어 패턴을 구비하는 볼 랜드 구조
KR20060110044A (ko) 더미 솔더 볼을 갖는 ｂｇａ형 반도체 칩 패키지와 그 기판실장 구조
US20060231936A1 (en) Semiconductor device having resin-sealed area on circuit board thereof
KR100368025B1 (ko) 중심 지향성 솔더 볼 랜드 타입을 갖는 회로 기판 및 이를이용한 ｂｇａ 패키지
US20070272437A1 (en) Printed circuit board and semiconductor package using the same
US8102046B2 (en) Semiconductor device and method of manufacturing the same
JP3897749B2 (ja) 半導体装置
TWI662672B (zh) 薄膜覆晶封裝結構
KR100642748B1 (ko) 리드 프레임과 패키지 기판 및 이들을 이용한 패키지
JP4370513B2 (ja) 半導体装置
JP4355313B2 (ja) 半導体装置
KR100697624B1 (ko) 접착제 흐름 제어를 위한 표면 구조를 가지는 패키지 기판및 이를 이용한 반도체 패키지
JP4550073B2 (ja) Ｉｃチップパッケージ構造
US20240170432A1 (en) Semiconductor device
US20070209830A1 (en) Semiconductor chip package having a slot type metal film carrying a wire-bonding chip
JP2007242890A (ja) テープ状配線基板及び半導体装置
TWI484641B (zh) 主動元件陣列基板
JP2009272359A (ja) 半導体パッケージ
KR100639947B1 (ko) 인쇄회로기판과 그 제조 방법
JP3538179B2 (ja) 半導体装置
KR100388296B1 (ko) 반도체패키지용 인쇄회로기판
KR100772107B1 (ko) 볼 그리드 어레이 패키지
TW202110300A (zh) 電子零件內藏基板

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination