JPH04337695A - 多層配線構造体 - Google Patents
多層配線構造体Info
- Publication number
- JPH04337695A JPH04337695A JP11030991A JP11030991A JPH04337695A JP H04337695 A JPH04337695 A JP H04337695A JP 11030991 A JP11030991 A JP 11030991A JP 11030991 A JP11030991 A JP 11030991A JP H04337695 A JPH04337695 A JP H04337695A
- Authority
- JP
- Japan
- Prior art keywords
- interconnection
- layer
- ball
- layers
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 abstract description 37
- 238000000034 method Methods 0.000 abstract description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 7
- 239000012790 adhesive layer Substances 0.000 abstract description 4
- 238000010891 electric arc Methods 0.000 abstract description 4
- 239000011889 copper foil Substances 0.000 abstract description 3
- 239000004593 Epoxy Substances 0.000 abstract 1
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 238000007747 plating Methods 0.000 description 13
- 238000007740 vapor deposition Methods 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 229920006332 epoxy adhesive Polymers 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は多層配線ＦＰＣ、多層配
線基板などに形成されたバイアホールの連結構造体に関
する。
線基板などに形成されたバイアホールの連結構造体に関
する。
【０００２】
【従来の技術】最近ＩＣの高速化に対応して、伝送スピ
ードの向上、ノイズの低減などの観点からＴＡＢテープ
やＦＰＣなどの配線基板において多層配線構造体が用い
られるようになった。このような多層配線構造体におい
ては、例えばポリイミドフィルムなどの絶縁層の上面に
信号層、下面に電源層を有しているが、下面の電源層か
ら配線をとるためなどの目的でバイアホールが設けられ
る。
ードの向上、ノイズの低減などの観点からＴＡＢテープ
やＦＰＣなどの配線基板において多層配線構造体が用い
られるようになった。このような多層配線構造体におい
ては、例えばポリイミドフィルムなどの絶縁層の上面に
信号層、下面に電源層を有しているが、下面の電源層か
ら配線をとるためなどの目的でバイアホールが設けられ
る。
【０００３】バイアホールを介してこのような層間を電
気的に連結する手段として、従来めっき法や蒸着法が知
られている。
気的に連結する手段として、従来めっき法や蒸着法が知
られている。
【０００４】めっき法は電気めっき法や無電解めっき法
により、図３に示すようにバイアホール１内壁の垂直方
向に厚さ約５〜１０μｍのめっき２を施して層間を連結
するもので、バイアホール部以外にめっきレジストを印
刷してバイアホール部のみにめっきを施す方法、あるい
は全面めっき後にホトエッチング法により余分な部分の
めっき膜を除去する方法がある。この場合銅の電気めっ
きでは５〜１０分、無電解めっきでは１〜２時間とめっ
きに時間がかかること、湿式で行なわれるためイオン性
物質がバイアホールや層間に残留して、マイグレーショ
ンや配線腐食原因となること、めっき層が薄いため熱ス
トレスに弱いこと、更には連結部の電気抵抗が高く、伝
送特性が低下するなどの問題点がある。
により、図３に示すようにバイアホール１内壁の垂直方
向に厚さ約５〜１０μｍのめっき２を施して層間を連結
するもので、バイアホール部以外にめっきレジストを印
刷してバイアホール部のみにめっきを施す方法、あるい
は全面めっき後にホトエッチング法により余分な部分の
めっき膜を除去する方法がある。この場合銅の電気めっ
きでは５〜１０分、無電解めっきでは１〜２時間とめっ
きに時間がかかること、湿式で行なわれるためイオン性
物質がバイアホールや層間に残留して、マイグレーショ
ンや配線腐食原因となること、めっき層が薄いため熱ス
トレスに弱いこと、更には連結部の電気抵抗が高く、伝
送特性が低下するなどの問題点がある。
【０００５】また蒸着法はイオンプレーティング法、ス
パッタリング法などがあり、図４に示すように蒸着マス
ク１５を用いてバイアホール部への蒸着３を行なうか、
またはめっき法と同様に全面蒸着後に余分な部分をホト
エッチング法により除去する方法である。この方法では
５〜１０μｍの厚さに蒸着させるのに４〜５時間と時間
がかかること、蒸着マスクが高価である上に高価な蒸着
設備が必要であること、さらにめっき法による連結と同
様に連結部が熱ストレスに弱く、また電気抵抗が高いと
いう問題点がある。
パッタリング法などがあり、図４に示すように蒸着マス
ク１５を用いてバイアホール部への蒸着３を行なうか、
またはめっき法と同様に全面蒸着後に余分な部分をホト
エッチング法により除去する方法である。この方法では
５〜１０μｍの厚さに蒸着させるのに４〜５時間と時間
がかかること、蒸着マスクが高価である上に高価な蒸着
設備が必要であること、さらにめっき法による連結と同
様に連結部が熱ストレスに弱く、また電気抵抗が高いと
いう問題点がある。
【０００６】
【発明が解決しようとする課題】バイアホールの連結に
関する上記従来技術の課題に鑑み、信頼性が高く、容易
に連結できる方法が求められていた。本発明は、このよ
うな要望に応えるものである。
関する上記従来技術の課題に鑑み、信頼性が高く、容易
に連結できる方法が求められていた。本発明は、このよ
うな要望に応えるものである。
【０００７】本発明の目的はバイアホールの連結を半田
ボールをバイアホールに埋め込むことにより実現するも
のであり、加工作業が極めて簡単で、バイアホールの連
結信頼性の高い多層配線構造体を提供するものである。
ボールをバイアホールに埋め込むことにより実現するも
のであり、加工作業が極めて簡単で、バイアホールの連
結信頼性の高い多層配線構造体を提供するものである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明によれば、絶縁層の両面に配線層を有する多層
配線構造体に形成されたバイアホールに、半田ボールを
埋め込むことにより、両配線層を連結して成る多層配線
構造体が提供される。以下、本発明をさらに詳細に説明
する。
に本発明によれば、絶縁層の両面に配線層を有する多層
配線構造体に形成されたバイアホールに、半田ボールを
埋め込むことにより、両配線層を連結して成る多層配線
構造体が提供される。以下、本発明をさらに詳細に説明
する。
【０００９】図１は、本発明の多層配線構造体の連結構
造の一例を示す断面図である。以下多層配線構造体とし
てＦＰＣを代表例として説明するがこれに限るものでは
ない。
造の一例を示す断面図である。以下多層配線構造体とし
てＦＰＣを代表例として説明するがこれに限るものでは
ない。
【００１０】本発明において絶縁層５は、ポリイミドフ
ィルムを挙げることができるがこれに限るものではない
。この絶縁層の厚さは限定しないが、例えば２５μｍ
程度である。
ィルムを挙げることができるがこれに限るものではない
。この絶縁層の厚さは限定しないが、例えば２５μｍ
程度である。
【００１１】前記絶縁層５の両面に第１配線層４および
第２（裏面）配線層７を有する。第１配線層４としては
、例えば厚さ２０μｍ 程度の銅などを挙げることがで
きる。
第２（裏面）配線層７を有する。第１配線層４としては
、例えば厚さ２０μｍ 程度の銅などを挙げることがで
きる。
【００１２】通常、前記絶縁層５に第１配線層４を設け
た状態で、例えば金型プレス開口法によりバイアホール
１を開口する。その後、下面に例えば銅箔の第２配線層
７を貼りつけて構造体としている。前記第２配線層７は
、例えばエポキシ系接着剤層６を介して貼りつけられる
。前記バイアホール１の大きさは、配線作業などを考慮
して適宜の大きさとすればよく、通常０．２ｍｍФ程度
である。
た状態で、例えば金型プレス開口法によりバイアホール
１を開口する。その後、下面に例えば銅箔の第２配線層
７を貼りつけて構造体としている。前記第２配線層７は
、例えばエポキシ系接着剤層６を介して貼りつけられる
。前記バイアホール１の大きさは、配線作業などを考慮
して適宜の大きさとすればよく、通常０．２ｍｍФ程度
である。
【００１３】本発明では、前記バイアホール１に、半田
ボール８を埋め込むことにより、前記両配線層４，７が
連結されている。半田ボールの埋め込み方法としては、
例えば図２に示すようにキャピラリー１０の孔に通した
ワイヤの先端を、ライン１４からのＡｒ＋Ｈ２ 雰囲気
中でアーク放電により溶解してボール１２を形成し、例
えば超音波併用型の熱圧着法により接合して行う方法を
挙げることができる。前記アーク放電によりバイアホー
ル１に１回の埋込みで完全に充填することができる。
ボール８を埋め込むことにより、前記両配線層４，７が
連結されている。半田ボールの埋め込み方法としては、
例えば図２に示すようにキャピラリー１０の孔に通した
ワイヤの先端を、ライン１４からのＡｒ＋Ｈ２ 雰囲気
中でアーク放電により溶解してボール１２を形成し、例
えば超音波併用型の熱圧着法により接合して行う方法を
挙げることができる。前記アーク放電によりバイアホー
ル１に１回の埋込みで完全に充填することができる。
【００１４】
【実施例】以下に本発明を実施例に基づき具体的に説明
する。
する。
【００１５】（実施例１）図１に示す構造の多層配線Ｆ
ＰＣを作成した。用いた多層配線ＦＰＣは厚さ２５μｍ
のポリイミドフィルム絶縁層５の上面に、厚さ２０μｍ
の銅の第１配線層４を設け、金型プレス開口法により０
．２ｍｍΦのバイアホール１開口後、下面に厚さ２０μ
ｍのエポキシ系接着剤層６を介して厚さ３５μｍの銅箔
７（第２配線層）を貼りつけた。半田ボール８は半田ワ
イヤー１１を加熱して作った。ワイヤーとしては４０％
Ｓｎ−Ｐｂの１００μｍ径のもの使用した。図２に半田
ボールの埋め込み工程を示した。キャピラリー１０の孔
に通したワイヤの先端を、ライン１４からのＡｒ＋１０
％Ｈ２ 雰囲気中でアーク放電（電圧２１００Ｖ、電流
５０〜６０ｍＡ、時間１．５ｍｓ）により溶解し、ボー
ル１２を形成した。この時ボールの径はワイヤーの３倍
の径まで作ることができるのでバイアホールに１回の埋
め込みで完全に充填することができた。ボールの接合は
超音波併用型の熱圧着法により行なった。埋め込み条件
は、超音波出力０．０３〜１Ｗ、印加時間１０〜７０ｍ
ｓ、荷重２０〜３０ｇとし、ＦＰＣ温度は４２３Ｋとし
た。その後、キャピラリーを垂直方向に移動させながら
、クランパー９を閉じボールの切断を行なった。この方
法により、均一な大きさのボールを再現性良く埋め込む
ことができた。ボールの埋め込み速度は０．３ｓ／バイ
アホールであった。バイアホール連結部の特性試験結果
を表１に示す。
ＰＣを作成した。用いた多層配線ＦＰＣは厚さ２５μｍ
のポリイミドフィルム絶縁層５の上面に、厚さ２０μｍ
の銅の第１配線層４を設け、金型プレス開口法により０
．２ｍｍΦのバイアホール１開口後、下面に厚さ２０μ
ｍのエポキシ系接着剤層６を介して厚さ３５μｍの銅箔
７（第２配線層）を貼りつけた。半田ボール８は半田ワ
イヤー１１を加熱して作った。ワイヤーとしては４０％
Ｓｎ−Ｐｂの１００μｍ径のもの使用した。図２に半田
ボールの埋め込み工程を示した。キャピラリー１０の孔
に通したワイヤの先端を、ライン１４からのＡｒ＋１０
％Ｈ２ 雰囲気中でアーク放電（電圧２１００Ｖ、電流
５０〜６０ｍＡ、時間１．５ｍｓ）により溶解し、ボー
ル１２を形成した。この時ボールの径はワイヤーの３倍
の径まで作ることができるのでバイアホールに１回の埋
め込みで完全に充填することができた。ボールの接合は
超音波併用型の熱圧着法により行なった。埋め込み条件
は、超音波出力０．０３〜１Ｗ、印加時間１０〜７０ｍ
ｓ、荷重２０〜３０ｇとし、ＦＰＣ温度は４２３Ｋとし
た。その後、キャピラリーを垂直方向に移動させながら
、クランパー９を閉じボールの切断を行なった。この方
法により、均一な大きさのボールを再現性良く埋め込む
ことができた。ボールの埋め込み速度は０．３ｓ／バイ
アホールであった。バイアホール連結部の特性試験結果
を表１に示す。
【００１６】（実施例２）実施例１において、バイアホ
ールの開口径を０．１ｍｍΦ、半田ワイヤーとして３５
μｍのものを用いた他は実施例１と同様に行なった。バ
イアホール連結部の特性試験結果を表１に示す。
ールの開口径を０．１ｍｍΦ、半田ワイヤーとして３５
μｍのものを用いた他は実施例１と同様に行なった。バ
イアホール連結部の特性試験結果を表１に示す。
【００１７】（比較例）実施例１と同じバイアホールを
有する多層配線構造体を、無電解法銅めっきにより連結
した（図３参照）。
有する多層配線構造体を、無電解法銅めっきにより連結
した（図３参照）。
【００１８】（試験法）■温度サイクル（熱ストレス）
試験バイアホールを連結した多層配線ＦＰＣをＥＩＡＪ
（日本電子機械工業会）ＩＣ−１２１−０４に準拠し、
温度サイクル試験機を用い、−５０℃に３０分間保った
後、常温に３０分間保持し次に１５０℃に昇温し、３０
分間保つ。次いでまた常温に３０分間保持した後また−
５０℃とする。これを５００サイクル行い、試験数２０
に対し連結が破断したサンプル個数を調べる。昇温、降
温時間はサンプルを熱媒体に瞬時に投入するので制御し
てない。
試験バイアホールを連結した多層配線ＦＰＣをＥＩＡＪ
（日本電子機械工業会）ＩＣ−１２１−０４に準拠し、
温度サイクル試験機を用い、−５０℃に３０分間保った
後、常温に３０分間保持し次に１５０℃に昇温し、３０
分間保つ。次いでまた常温に３０分間保持した後また−
５０℃とする。これを５００サイクル行い、試験数２０
に対し連結が破断したサンプル個数を調べる。昇温、降
温時間はサンプルを熱媒体に瞬時に投入するので制御し
てない。
【００１９】■バイアホール連結部の直流抵抗値の変化
連結後の抵抗値と、６５℃、９５％相対湿度の雰囲気に
１００時間保持後の抵抗値（Ω）を示したもので、試験
数２０の平均値である。
連結後の抵抗値と、６５℃、９５％相対湿度の雰囲気に
１００時間保持後の抵抗値（Ω）を示したもので、試験
数２０の平均値である。
【００２０】
【００２１】
【発明の効果】本発明は以上説明したように構成されて
いるので、本発明によって提供される多層配線構造体は
、バイアホールの連結に作業容易な半田ボールの埋め込
みをとり入れたため、きわめて能率良く製造することが
できる。まためっき法のようにイオン性不純物の侵入の
恐れが全くなく、バイアホールの連結部の熱ストレスに
よる信頼性も良好で、連結部の電気抵抗も小さい。
いるので、本発明によって提供される多層配線構造体は
、バイアホールの連結に作業容易な半田ボールの埋め込
みをとり入れたため、きわめて能率良く製造することが
できる。まためっき法のようにイオン性不純物の侵入の
恐れが全くなく、バイアホールの連結部の熱ストレスに
よる信頼性も良好で、連結部の電気抵抗も小さい。
【図１】本発明の多層配線構造体の連結構造の一例を示
す断面図である。
す断面図である。
【図２】本発明の多層配線構造体の連結作業の一例を示
す断面図である。
す断面図である。
【図３】従来法（めっき法）による連結構造を示す断面
図である。
図である。
【図４】従来法（蒸着法）による連結構造を示す断面図
である。
である。
１ バイアホール
２ バイアホールの連結層（めっき）３ バイアホ
ールの連結層（蒸着） ４ 第１配線層 ５ 絶縁層 ６ 接着剤層 ７ 第２（裏面）配線層 ８ 半田ボール ９ クランパー １０ キャピラリーティップ １１ 半田ワイヤー １２ 埋め込み前の半田ボール １３ 印加電極 １４ 雰囲気ガス供給ライン １５ 蒸着マスク
ールの連結層（蒸着） ４ 第１配線層 ５ 絶縁層 ６ 接着剤層 ７ 第２（裏面）配線層 ８ 半田ボール ９ クランパー １０ キャピラリーティップ １１ 半田ワイヤー １２ 埋め込み前の半田ボール １３ 印加電極 １４ 雰囲気ガス供給ライン １５ 蒸着マスク
Claims (1)
- 【請求項１】 絶縁層の両面に配線層を有する多層配
線構造体に形成されたバイアホールに、半田ボールを埋
め込むことにより、両配線層を連結して成る多層配線構
造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11030991A JPH04337695A (ja) | 1991-05-15 | 1991-05-15 | 多層配線構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11030991A JPH04337695A (ja) | 1991-05-15 | 1991-05-15 | 多層配線構造体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04337695A true JPH04337695A (ja) | 1992-11-25 |
Family
ID=14532444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11030991A Withdrawn JPH04337695A (ja) | 1991-05-15 | 1991-05-15 | 多層配線構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04337695A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6291778B1 (en) | 1995-06-06 | 2001-09-18 | Ibiden, Co., Ltd. | Printed circuit boards |
| WO2002096170A1 (de) * | 2001-05-23 | 2002-11-28 | Pac Tech - Packaging Technologies Gmbh | Verfahren zur herstellung eines kontaktsubstrats sowie kontaktsubstrat |
| US6525275B1 (en) | 1996-08-05 | 2003-02-25 | Ibiden Co., Ltd. | Multilayer printed circuit boards |
| US6831234B1 (en) | 1996-06-19 | 2004-12-14 | Ibiden Co., Ltd. | Multilayer printed circuit board |
-
1991
- 1991-05-15 JP JP11030991A patent/JPH04337695A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6291778B1 (en) | 1995-06-06 | 2001-09-18 | Ibiden, Co., Ltd. | Printed circuit boards |
| US6303880B1 (en) | 1995-06-06 | 2001-10-16 | Ibiden Co., Ltd. | Printed circuit boards |
| US6831234B1 (en) | 1996-06-19 | 2004-12-14 | Ibiden Co., Ltd. | Multilayer printed circuit board |
| US6525275B1 (en) | 1996-08-05 | 2003-02-25 | Ibiden Co., Ltd. | Multilayer printed circuit boards |
| WO2002096170A1 (de) * | 2001-05-23 | 2002-11-28 | Pac Tech - Packaging Technologies Gmbh | Verfahren zur herstellung eines kontaktsubstrats sowie kontaktsubstrat |
| US7049213B2 (en) | 2001-05-23 | 2006-05-23 | Pac Tech-Packaging Technologies Gmbh | Method for producing a contact substrate and corresponding contact substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100466680B1 (ko) | 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착 | |
| JP2768650B2 (ja) | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ | |
| US20040245619A1 (en) | Wired circuit board | |
| JP3826731B2 (ja) | 多層プリント配線基板及び多層プリント配線基板の製造方法 | |
| JP2004534394A (ja) | 少なくとも１つの電子部品を備えた回路基板 | |
| JPH04337695A (ja) | 多層配線構造体 | |
| JP2757594B2 (ja) | フィルムキャリア装置 | |
| US5763060A (en) | Printed wiring board | |
| JPH04212277A (ja) | プリント配線板への端子の接続法 | |
| JPH0529768A (ja) | 多層配線構造体 | |
| JP3257953B2 (ja) | 混成集積回路用基板の製造方法 | |
| JPH08191128A (ja) | 電子装置 | |
| JPS62283647A (ja) | Ｐｇａ用基板 | |
| JPH08172273A (ja) | セラミック配線基板及びその実装構造体 | |
| JP3360492B2 (ja) | 電子回路基板 | |
| JPH10125817A (ja) | ２層配線基板 | |
| JPH04346495A (ja) | バイアホール連結法 | |
| JP3183283B2 (ja) | フレキシブル配線基板上に部材を接合する方法 | |
| JPH08264914A (ja) | 加熱圧着接続型バンプ付きｆｐｃ | |
| JP2003017611A (ja) | ピン付き配線基板およびこれを用いた電子装置 | |
| JP3106846B2 (ja) | 半導体チップ実装基板の製造方法 | |
| JPH09306955A (ja) | フィルムキャリアおよびその製造方法 | |
| JP2001291800A (ja) | 電子部品用パッケージ | |
| JPH04159739A (ja) | Ｌｓｉ実装構造体 | |
| JPS58184786A (ja) | 金属芯印刷配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |