JP2004534394A - 少なくとも1つの電子部品を備えた回路基板 - Google Patents

少なくとも1つの電子部品を備えた回路基板 Download PDF

Info

Publication number
JP2004534394A
JP2004534394A JP2003501977A JP2003501977A JP2004534394A JP 2004534394 A JP2004534394 A JP 2004534394A JP 2003501977 A JP2003501977 A JP 2003501977A JP 2003501977 A JP2003501977 A JP 2003501977A JP 2004534394 A JP2004534394 A JP 2004534394A
Authority
JP
Japan
Prior art keywords
circuit board
contact
contact point
solder
accessible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003501977A
Other languages
English (en)
Other versions
JP3842267B2 (ja
Inventor
ローパティン,セルゲヤ
ビルゲール,ディートメーア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Endress and Hauser SE and Co KG
Original Assignee
Endress and Hauser SE and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Endress and Hauser SE and Co KG filed Critical Endress and Hauser SE and Co KG
Publication of JP2004534394A publication Critical patent/JP2004534394A/ja
Application granted granted Critical
Publication of JP3842267B2 publication Critical patent/JP3842267B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • H05K3/363Assembling flexible printed circuits with other printed circuits by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114Pad being close to via, but not surrounding the via
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979Redundant conductors or connections, i.e. more than one current path between two points
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10666Plated through-hole for surface mounting on PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits

Abstract

回路基板(1)が開示されており、この回路基板とその上の部品との間には、機械的かつ電気的に大きな負荷にさらされ得る機械的かつ電気的な接続を備えており、少なくとも1つの内部導体路(3)と、回路基板(1)の第1の表面上に配置された第1の絶縁層(5)と、回路基板(1)の第2の表面上に配置された第2の絶縁層(7)と、接触導体路(3)がアクセスする第1の接触箇所(9、31)と、回路基板(1)を貫通する孔(15)を通して接触導体路(3)がアクセスする第2の接触箇所(13)と、第1の表面上に配置された電子部品(17)とを備えている。この部品(17)は、はんだあるいは導電性接着剤によって第1の接触箇所(9、31)に接続された第1の接触面(19)と、はんだあるいは接着剤によって第2の接触箇所(13)に接続された第2の接触面(21)とを有する。
【選択図】図1

Description

【技術分野】
【0001】
本発明は、少なくとも1つの電子部品を備えた回路基板、及び回路基板と部品との間を接続する方法に関する。この接続は、回路基板上の電子部品を機械的に固定し、かつ電気的に接続させる。
【背景技術】
【0002】
電子機器、特に測定計器は、通常少なくとも1つの回路基板を搭載しており、回路基板上には、電子部品が配置されている。これら部品は、回路基板上で機械的に固定され、かつ、回路基板上に広がる導体路あるいは導体線と、その中またはその上で、電気的に接続されていなければならない。
【0003】
とりわけ測定計器の場合、例えば測定箇所で動作する機械からの連続的な振動のようにかなりの物理的負荷を経験し得るため、部品と回路基板との間の電気的接続及び機械的接続が大きい負荷を支える能力を有していることが、特に重要である。
【0004】
今日、例えば、省スペースのために電子デバイス、特に測定計器の内部に包まれて取り付けられるフレキシブル回路基板がますます頻繁に用いられるようになってきている。剛性を有する回路基板であっても、回路基板と回路基板上に配置された部品との間の接続には、機械的な負荷がかかり得ると仮定することが重要である。当然にこれは、回路基板の非定形性によって接続に余分な負荷がかかるようなフレキシブル回路基板の場合であれば、なおさらである。回路基板を巻き上げている間及び巻き上げた後の両方において、信頼性のある物理的かつ電気的な、大きい負荷をかけることのできる接続が維持されねばならない。
【0005】
欧州特許公開第1069810号公報は、少なくとも1つの電子部品が配置された回路基板について開示している。部品は、少なくとも2箇所で電気的に接触しており、第1の接点はボンディングにより導電性接着剤にて回路基板上で第1の端子に接続され、第2の接点ははんだにより回路基板上で第2の端子に接続されている。
【0006】
はんだと接着剤は、回路基板の表面上に、平らで相互に間隔を取った接触面上に配置されている。このとき接触面を有する部品は、該部品の接触面が回路基板の接触面を覆うような面上に配置される。この処理により、非常に効率的に接続を作ることが可能とされる。しかし、とりわけこの種のはんだ接続は、剥離負荷(peel loading)に弱い。
【発明の開示】
【0007】
大きい負荷をかけることのできる電気的かつ機械的接続が回路基板と電子部品との間に存在するような、少なくとも1つの電子部品を備えた回路基板を提供することが、本発明の目的である。
【0008】
この目的のために、本発明における回路基板は、
内部に位置する少なくとも一つの導体路と、
回路基板の第1の表面上に配置された第1の絶縁層と、
回路基板の第2の表面上に配置された第2の絶縁層と、
導体路がアクセス可能な第1の接触箇所と、
導体路が回路基板を貫通した孔を通じてアクセス可能な第2の接触箇所と、
第1の表面上に配置された電子部品と
を備え、該電子部品が、
第1の接触箇所にはんだあるいは導電性接着剤によって接続された第1の接触面を有し、かつ、
第2の接触箇所にはんだあるいは接着剤によって接続された第2の接触面を有する
ことを特徴とする。
【0009】
加えて、本発明における回路基板は、
相互に分離し、相互に平行で、内部に位置する2つの導体路と、
回路基板の第1の表面上に配置された第1の絶縁層と、
回路基板の第2の表面上に配置された第2の絶縁層と、
第1の表面に最近接の導体路がアクセス可能な第1の接触箇所と、
導体路が回路基板を貫通した孔を通じてアクセス可能な第2の接触箇所と、
第1の表面上に配置された電子部品と
を備え、該電子部品が、
第1の接触箇所にはんだあるいは導電性接着剤によって接続された第1の接触面を有し、かつ、
第2の接触箇所にはんだあるいは接着剤によって接続された第2の接触面を有する
ことを特徴とする。
【0010】
更に発展させ、孔は2つの導体路の領域において金属被覆されていることとしてもよい。
第1の実施例においては、第1の接触箇所における導体路は、第1の絶縁層内で空洞を通してアクセス可能としてもよい。
【0011】
第2の実施例においては、導体路は、回路基板を貫通する孔を通して第1の接触箇所とアクセス可能としてもよい。
ある実施形態においては、電子部品は、少なくとも一の埋め込み型の印加電極を有する圧電性素子であり、接触面は電極の一部であることとしてもよい。
【0012】
最後に、ある実施形態においては、第1の接触面と第2の接触面とが電気的に一のユニットを形成することとしてもよい。
本発明は、部品と回路基板との間の機械的接続に作用する剥離負荷(peel loading)が、少なくとも一部、孔中において、接続物質に作用する引っ張り負荷(tensile loading)に変換される、という利点を有する。通常の接続物質、特にはんだは引っ張り負荷に対してはるかに大きい抵抗力を有するので、少なくともそのような接続が1つ存在することにより、接続の負荷の伝達能力を大いに高めている。
【0013】
孔は、品質管理の機会をも提供する。部品が配置されていない側から単に観察することで、はんだあるいは接着剤のような接続物質が、十分に正しい位置に配置されているかどうかを確認することができる。
【0014】
加えて、第1および2の接続箇所における余剰分により、更なる信頼性が得られる。
本発明の接続技術は、機械によりなされ得るという点で更に利点を備えている。正にこれは表面実装部品の回路基板への配置の際になされ、接続物質、すなわちはんだ及び/あるいは接着剤が、機械、例えばスクリーン印刷あるいはディスペンサーによって、付けられる。これにより、回路基板の機械による生産が実現される。将来、実際のはんだ付け工程及び接着剤を硬化させる工程は、1ステップで行われるようになり得る。はんだ接続及び接着剤接続の同時加工は、欧州特許公開第1069810号公報に開示されている。
【発明を実施するための最良の形態】
【0015】
本発明および他の利点については、3つの実施例を示した図面に基づいて、以下により詳細に説明する。なお、図中、同じ構成要素については同一の参照番号がふられている。
図1は、内部に配置された導体路3を備えた回路基板1を概略的に示す。回路基板1の第1の表面上には絶縁層5が配置され、他方、第2の絶縁層7が回路基板1の第2の表面上に配置されている。
【0016】
回路基板1は、例えば銅の導体路3を備えたフレキシブル回路基板である。絶縁層5、7は、例えばポリイミドフィルムである。代わりに、回路基板1は、例えばエポキシ樹脂ベースの絶縁物質からなる、剛性を有する市販の回路基板であってもよい。
【0017】
回路基板1は、導体路3が第1の絶縁層5内の空洞11を通じてアクセス可能な第1の接触箇所9を有している。加えて、回路基板1は、導体路3が回路基板を貫通した孔15を通じてアクセス可能な第2の接触箇所13を有している。
【0018】
回路基板1の第1の表面上には、電子部品17が配置されている。部品17は第1の接触面19を有し、第1の接触面19は、はんだあるいは導電性接着剤によって第1の接触箇所9に接続されている。この目的のため、ここでは少量のはんだあるいは接着剤である接続物質20は、接触面19上に配置されている。部品17が取り付けられる際、接続物質20が空洞11の中に入り、空洞箇所に、導体路3の空洞11によりさらされた部分と接触面19との間に導電性を有する接続を形成する。はんだ付けあるいは接着剤によるボンディングにより、回路基板1と部品との間に機械的に強固な接続がつくられる。接続物質20は空洞11内に封入され、接続を形成する間漏れることはない。このような接続により、結果として、すぐれた電気的接続への信頼性が得られる。
【0019】
加えて、部品17は第2の接触面21を有しており、第2の接触面21は、はんだあるいは接着剤によるボンディングによって第2の接触箇所13と接続されている。この場合もまた、ここでは少量のはんだあるいは接着剤である接続物質23は、接触面21上に配置されている。部品17が取り付けられる際、接続物質23は孔15に入り込み、導体路3の孔15によりさらされた部分と接触面21との間に導電性を有する接続を形成する。余分な接続物質23が、孔15を通り抜けて存在している。はんだ付けあるいは接着剤によるボンディングにより、回路基板1と部品との間に機械的に強固な接続が作られる。接続物質23が表面の多くに塗布されていることにより、この接続は非常に大きい負荷を支える能力を有する。
【0020】
接続物質の選択は、ここでは様々な要因による。例えばはんだがよく付着しないニッケル−銅のような物質で接触面19、21が作られているとすれば、導電性接着剤が常に用いられる。一方、例えば両方の接続物質を付着させる銀のような物質で接触面19、21が作られているとすれば、接続物質は、温度抵抗およびその機械的強度に基づいて選択される。調査によれば、接続について高い信頼性を得るには、空洞11には導電性接着剤が好ましく、高い機械的強度を得るには、孔15にははんだが好ましい。
【0021】
とりわけはんだ接続は、剥離負荷に弱い。しかし、第2の接続箇所13に存在するように、実際に接続する場合、回路基板1に作用する剥離負荷は、その一部が孔15内に位置するはんだにかかる引っ張り負荷となる。しかし、引っ張り負荷に対しては、はんだ接続がはるかにより抵抗力を有する。結果として、この接続技術により、非常に高い機械的強度が確保される。
【0022】
加えて、この接続形態により、製造過程において品質管理が容易になる、という利点がある。すなわち、十分な量の接続物質が付着しているかどうかを判断するため、接続物質23が孔15からはみ出しているかどうか、あるいは少なくとも孔15を通して第2の表面から見えるかどうかを確認することができる。
【0023】
図2は、本発明にかかる回路基板25における他の実施例を示す。以下の実施例においては多くが上記実施例と同様であるので、以下の議論においては、異なる部分についてのみ詳細に説明する。
【0024】
回路基板25は、両側に部品を備えることが可能である。回路基板25は、相互に分離し相互に平行で、内部に配置された2つの導体路27を備えている。2つの外側の絶縁層5、7に沿って、回路基板25は2つの導体路27の間に内部の絶縁層28を更に備えている。
【0025】
先の実施例の状況と同様に、回路基板25は、第1の絶縁層5に最近接の導体路27が第1の絶縁層5内の空洞11を通してアクセスすることのできる場所に位置する、第1の接触箇所9を備えている。
【0026】
先の実施例の状況と同様、回路基板25は第2の接触箇所23を有しており、第2の接触箇所23においては、導体路27は、回路基板25を貫通した孔15を通してアクセスすることができる。孔15は、導体路27の存在する箇所には金属被膜29が施されており、この箇所を経由して、導体路が互いに導通している。
【0027】
電子部品17が第1の表面上に配置されており、第1の接触面19がはんだあるいは導電性接着剤によって第1の接触箇所9で接続されている。第2の接触面21ははんだあるいは接着剤によって第2の接触箇所13で接続されている。金属被膜により、広い面が接触領域として適宜用いられるという利点がある。
【0028】
図3は、他の実施例を示す。大略は図1に示す実施例と同様であるので、以下の議論においては異なる部分についてのみ詳細に説明する。
図3の実施例では、回路基板1は、導体路3が回路基板1を貫通した孔15を通してアクセス可能とされる第1の接触箇所31と、導体路3が同様に回路基板1を貫通した孔15を通してアクセス可能とされる第2の接触箇所13とを備えている。部品17の、第1および第2の接触箇所31、13との接触面19、21における接続は、この場合もはんだあるいは接着剤によってなされる。孔15を備えた2つの接触箇所31、13を備えることによって、特に、機械的負荷に対する大きな耐性を得、極めて大きな機械的負荷が予想されるときは、常に用いられるのが好ましい。
【0029】
このように本発明によれば、実施例に基づいて説明したように、第1の接触面19と接続された第1の接触箇所9、31を経由し、かつ第2の接触面21と接続された第2の接触箇所13を経由することにより、また、少なくとも1つの接触箇所13が回路基板1あるいは25を貫通し、場合によっては導体路3あるいは27に対するアクセスを可能とする孔15を含むことにより、回路基板1は電気的にかつ機械的に部品17と接続される。
【0030】
図面が示す実施例においては、部品17は圧電性素子であり、埋め込み型の印加電極を少なくとも1つ備えている。接触面19、21は、電極33の一部である。かくして、第1および第2の接触面19、21は、電気的にひとつのユニットを形成する。結果、安全性を高めあるいは信頼性を高める冗長な部分が存在することになる。
【図面の簡単な説明】
【0031】
【図1】図1は、内部に配置された導体路および基板上に配置された部品を備えた回路基板を概略的に示す。
【図2】図2は、回路基板の内部で、一の導体路が他の導体路に重なっている2つの導体路及び基板上に配置された部品を備えた回路基板を概略的に示す。
【図3】図3は、非常に大きな負荷伝達能力を備え、内部に導体路及び回路基板に接続された部品とを備える回路基板を概略的に示す。

Claims (7)

  1. 回路基板(1)であって、
    内部に位置する少なくとも一つの導体路(3)と、
    前記回路基板(1)の第1の表面上に配置された第1の絶縁層(5)と、
    前記回路基板(1)の第2の表面上に配置された第2の絶縁層(7)と、
    前記導体路(3)がアクセス可能な第1の接触箇所(9、31)と、
    前記導体路(3)が前記回路基板を貫通した孔(15)を通じてアクセス可能な第2の接触箇所(13)と、
    前記第1の表面上に配置された電子部品(17)と
    を備え、該電子部品が、
    前記第1の接触箇所(9、31)にはんだあるいは導電性接着剤によって接続された第1の接触面(19)を有し、かつ、
    前記第2の接触箇所にはんだあるいは接着剤によって接続された第2の接触面(21)を有する
    ことを特徴とする回路基板(1)。
  2. 回路基板(25)であって、
    相互に分離し、相互に平行で、内部に位置する2つの導体路(27)と、
    前記回路基板(25)の第1の表面上に配置された第1の絶縁層(5)と、
    前記回路基板(25)の第2の表面上に配置された第2の絶縁層(7)と、
    前記第1の表面に最近接の前記導体路(27)がアクセス可能な第1の接触箇所(9)と、
    前記導体路(27)が前記回路基板(25)を貫通した孔(15)を通じてアクセス可能な第2の接触箇所(13)と、
    前記第1の表面上に配置された電子部品(17)と
    を備え、該電子部品が、
    前記第1の接触箇所(9)にはんだあるいは導電性接着剤によって接続された第1の接触面(19)を有し、かつ、
    前記第2の接触箇所(13)にはんだあるいは接着剤によって接続された第2の接触面(21)を有する
    ことを特徴とする回路基板(25)。
  3. 前記孔(15)が前記2つの導体路27の領域において金属被膜されていることを特徴とする請求項2に記載の回路基板(25)。
  4. 前記導体路(3、27)は、前記第1の絶縁層(5)内の空洞(11)を通じて前記第1の接触箇所においてアクセス可能であることを特徴とする請求項1あるいは2に記載の回路基板(1、25)。
  5. 前記導体路(3)は、前記回路基板(1)を貫通した孔(15)を通じて前記第1の接触箇所(31)でアクセス可能であることを特徴とする請求項1あるいは2に記載の回路基板(1)。
  6. 前記部品(17)は、少なくとも一の埋め込み型の印加電極(33)を有する圧電性素子であり、前記接触面(19、21)は前記電極(33)の一部であることを特徴とする請求項1乃至5のいずれか1項に記載の回路基板(1、25)。
  7. 前記第1の接触面と前記第2の接触面とが電気的に一のユニットを形成していることを特徴とする、請求項1乃至6のいずれか1項に記載の回路基板(1、25)。
JP2003501977A 2001-06-01 2002-05-18 少なくとも1つの電子部品を備えた回路基板 Expired - Fee Related JP3842267B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10126655A DE10126655A1 (de) 2001-06-01 2001-06-01 Leiterplatte mit mindestens einem elektronischen Bauteil
PCT/EP2002/005512 WO2002100140A2 (de) 2001-06-01 2002-05-18 Leiterplatte mit mindestens einem elektronischen bauteil

Publications (2)

Publication Number Publication Date
JP2004534394A true JP2004534394A (ja) 2004-11-11
JP3842267B2 JP3842267B2 (ja) 2006-11-08

Family

ID=7686844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003501977A Expired - Fee Related JP3842267B2 (ja) 2001-06-01 2002-05-18 少なくとも1つの電子部品を備えた回路基板

Country Status (9)

Country Link
US (1) US7304247B2 (ja)
EP (1) EP1393605B1 (ja)
JP (1) JP3842267B2 (ja)
CN (1) CN100534268C (ja)
AT (1) ATE352977T1 (ja)
AU (1) AU2002316910A1 (ja)
DE (2) DE10126655A1 (ja)
DK (1) DK1393605T3 (ja)
WO (1) WO2002100140A2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150263A (ja) * 2003-11-13 2005-06-09 Nitto Denko Corp 両面配線回路基板
JP4091938B2 (ja) 2004-10-21 2008-05-28 日東電工株式会社 配線回路基板の製造方法
US20060226202A1 (en) * 2005-04-11 2006-10-12 Ho-Ching Yang PCB solder masking process
DE102005031181A1 (de) * 2005-07-01 2007-01-04 Endress + Hauser Gmbh + Co. Kg Leiterplatte mit einer Oberfläche mit mehreren Kontaktflächen, Verfahren zur Beschichtung von Kontaktflächen einer Leiterplatte
CN100530856C (zh) * 2006-05-10 2009-08-19 日本航空电子工业株式会社 连接器
DE202006020419U1 (de) 2006-09-29 2008-07-24 Carl Freudenberg Kg Leiterstruktur
US20120194101A1 (en) * 2009-09-23 2012-08-02 Kropp Karl M Electrical connection and method for making the same
TW201124007A (en) * 2009-12-30 2011-07-01 Au Optronics Corp Substrate and substrate bonding device using the same
JP2011199261A (ja) * 2010-02-24 2011-10-06 Panasonic Corp 電子部品
JP5450885B2 (ja) * 2010-04-02 2014-03-26 インクテック カンパニー リミテッド 両面プリント回路基板の製造方法
US8354595B2 (en) * 2010-04-21 2013-01-15 Raytheon Company Adhesive reinforced open hole interconnect
EP2463809A1 (fr) * 2010-12-07 2012-06-13 NagraID S.A. Carte électronique à contact électrique comprenant une unité électronique et/ou une antenne
EP2482353B1 (de) 2011-02-01 2014-04-02 VEGA Grieshaber KG Kleberverbindung
PL2642544T3 (pl) * 2012-03-23 2015-03-31 Grieshaber Vega Kg Układ obejmujący aktuator piezoelektryczny i elastyczną płytkę z obwodem drukowanym
DK2850562T3 (en) 2012-05-16 2017-04-03 Nagravision Sa Method of manufacturing an electronic card having an external connector
JP5681824B1 (ja) * 2013-10-01 2015-03-11 株式会社フジクラ 配線板組立体及びその製造方法
JP6724434B2 (ja) * 2016-03-10 2020-07-15 オムロン株式会社 電子部品実装方法、基板、電子回路、面光源装置、表示装置、及び、電子機器
JP2018163714A (ja) 2017-03-24 2018-10-18 株式会社東芝 サスペンションアッセンブリ、ヘッドサスペンションアッセンブリ、およびこれを備えたディスク装置
IT201700073501A1 (it) * 2017-06-30 2018-12-30 St Microelectronics Srl Prodotto a semiconduttore e corrispondente procedimento
US20200343517A1 (en) * 2019-04-23 2020-10-29 Tiveni MergeCo Inc. Multi-layer contact plate and method thereof

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2541828B1 (fr) * 1983-02-28 1985-09-13 Inf Milit Spatiale Aeronaut Dispositif de connexion electrique entre deux cartes de circuits imprimes et procede de connexion de deux cartes de circuits imprimes a l'aide d'un tel dispositif
GB2175149B (en) * 1985-05-17 1988-09-01 Crystalate Electronics Flexible printed circuit board
DE3636817A1 (de) * 1986-10-29 1988-05-11 Mettler Instrumente Ag Mit bauteilen zum verloeten im loetbad bestueckte leiterplatte
JPH02268488A (ja) * 1989-04-10 1990-11-02 Toshiba Corp フレキシブル基板
US5014162A (en) * 1989-06-27 1991-05-07 At&T Bell Laboratories Solder assembly of components
JPH045844A (ja) * 1990-04-23 1992-01-09 Nippon Mektron Ltd Ic搭載用多層回路基板及びその製造法
WO1994018701A1 (en) * 1993-02-05 1994-08-18 W.L. Gore & Associates, Inc. Stress-resistant semiconductor chip-circuit board interconnect
GB9401869D0 (en) * 1994-02-01 1994-03-30 Heinze Dyconex Patente Improvements in and relating to printed circuit boards
US5459287A (en) * 1994-05-18 1995-10-17 Dell Usa, L.P. Socketed printed circuit board BGA connection apparatus and associated methods
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
JPH08125317A (ja) 1994-10-20 1996-05-17 Japan Aviation Electron Ind Ltd ソルダレス配線板
JP3610999B2 (ja) * 1996-06-07 2005-01-19 松下電器産業株式会社 半導体素子の実装方法
JP3012814B2 (ja) * 1996-10-30 2000-02-28 いわき電子株式会社 フレキシブルプリント基板
WO1998020557A1 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Method for reducing via inductance in an electronic assembly and device
JP3038316U (ja) * 1996-12-02 1997-06-20 船井電機株式会社 フラットフレキシブルケーブル
JP3610762B2 (ja) * 1997-04-15 2005-01-19 株式会社村田製作所 圧電振動体の支持構造及びこの圧電振動体の支持構造を有する圧電トランス、ジャイロ並びに積層圧電体部品
WO1998049875A1 (en) * 1997-04-30 1998-11-05 Motorola Inc. Method of attaching metallic objects to a printed circuit board
JP3296264B2 (ja) * 1997-09-11 2002-06-24 株式会社村田製作所 圧電部品
JPH11248457A (ja) * 1998-02-27 1999-09-17 Alps Electric Co Ltd 振動型ジャイロスコープ
GB9828656D0 (en) * 1998-12-23 1999-02-17 Northern Telecom Ltd High density printed wiring board having in-via surface mounting pads
US6376051B1 (en) * 1999-03-10 2002-04-23 Matsushita Electric Industrial Co., Ltd. Mounting structure for an electronic component and method for producing the same
JP2000340923A (ja) 1999-05-31 2000-12-08 Ibiden Co Ltd プリント配線板及びそのプリント配線板への部品実装方法
DE10023220C2 (de) * 2000-05-08 2002-06-13 Infineon Technologies Ag Verbindungsanordnung
US6782616B2 (en) * 2001-01-12 2004-08-31 Hewlett-Packard Development Company, L.P. Connection arrangements for electrical devices

Also Published As

Publication number Publication date
JP3842267B2 (ja) 2006-11-08
DE50209353D1 (de) 2007-03-15
DK1393605T3 (da) 2007-05-21
CN100534268C (zh) 2009-08-26
EP1393605B1 (de) 2007-01-24
DE10126655A1 (de) 2002-12-05
US20050006140A1 (en) 2005-01-13
EP1393605A2 (de) 2004-03-03
CN1650680A (zh) 2005-08-03
WO2002100140A3 (de) 2003-03-20
US7304247B2 (en) 2007-12-04
ATE352977T1 (de) 2007-02-15
WO2002100140A2 (de) 2002-12-12
AU2002316910A1 (en) 2002-12-16

Similar Documents

Publication Publication Date Title
JP3842267B2 (ja) 少なくとも1つの電子部品を備えた回路基板
US8238109B2 (en) Flex-rigid wiring board and electronic device
US7348213B2 (en) Method for forming component mounting hole in semiconductor substrate
US8177577B2 (en) Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density
KR100442215B1 (ko) 인쇄배선회로다층어셈블리및그제조방법
US8929091B2 (en) Method of manufacturing a printed circuit board (PCB)
US20050272276A1 (en) Wired circuit board and connection structure of wired circuit board
JPWO2006100764A1 (ja) プリント配線板
US5981880A (en) Electronic device packages having glass free non conductive layers
JP2015106610A (ja) 電子部品内蔵基板、電子部品内蔵基板の製造方法
WO2000049655A1 (en) Semiconductor device, circuit board, method of manufacturing circuit board, and electronic device
US20080257584A1 (en) Multilayer wiring board
JP4299601B2 (ja) 多層配線基板
GB2334375A (en) Mounting electronic devices on substrates
JP2001291817A (ja) 電子回路装置および多層プリント配線板
JP2787230B2 (ja) 電子部品塔載用基板
JPH01183195A (ja) 多層印刷配線板装置の製造方法
JP2001291800A (ja) 電子部品用パッケージ
JP2001085802A (ja) 配線基板及びそれを用いた電子装置及びその製造方法
KR101241699B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2000200848A (ja) 電子部品実装用回路基板及び半導体装置
JP2021034640A (ja) プリント配線板
JP2003283092A (ja) 回路基板
JPH01194500A (ja) 多層配線基板
JPH02305494A (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040126

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20040126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040127

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060809

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees