CN204885133U - 多侧包覆的晶圆级半导体封装构造 - Google Patents

Abstract

本实用新型揭示一种多侧包覆的晶圆级半导体封装构造，包含一芯片主体、复数个凸块、一压模胶层以及一背胶层。芯片主体具有一主动面、一背面以及复数个在该主动面上的接垫。接垫以一重配置线路层连接，主动面上形成有一晶圆保护层，以覆盖重配置线路层，晶圆保护层在主动面角隅处具有复数个内缩角隅切缘。凸块设置于接垫上。压模胶层形成于晶圆保护层上并包覆内缩角隅切缘，并且压模胶层局部密封凸块。背胶层形成于背面上。本实用新型解决芯片在主动面角隅处晶圆保护层剥离的问题，借以提高封装产品的可靠度。

Description

多侧包覆的晶圆级半导体封装构造

技术领域

本实用新型有关于凸块化半导体封装构造，特别是有关于一种多侧包覆的晶圆级半导体封装构造，可应用于晶圆级芯片尺寸封装构造(WaferLevelChipScalePackage,WLCSP)与扇出型晶圆级芯片封装构造(Fan-OutWaferLevelPackage,FOWLP)。

背景技术

晶圆级封装是在晶圆阶段完成半导体封装，通常在晶圆级封装工艺中包含有凸块制作与封装工艺，之后方切割晶圆以单离成各种具有芯片主体的晶圆级封装构造。

在晶圆切割步骤中，由于晶圆的材质具有相当的脆性，切割所产生的应力容易造成晶圆背崩。虽然公知在晶圆的主动面也会形成一底胶封装层，虽可保护主动面以及导电凸块，却无法有效地保护芯片主动面的侧边与角隅，故在芯片主体的主动面的侧边与角隅也可能会产生碎裂，特别在芯片主动面角隅的碎裂会造成晶圆保护层的脱层(delamination)，进而导致芯片功能失效，进而影响了芯片良率。此外，芯片主体的侧向显露表面亦容易遭受到湿气的侵入而损毁。因此，晶圆切割的应力与封装层形成压力造成的芯片碎裂与芯片主动面角隅的晶圆保护层的脱层为现行晶圆级封装构造必须要解决的课题。

实用新型内容

为了解决上述的问题，本实用新型的主要目的在于提供一种多侧包覆的晶圆级半导体封装构造，用以解决芯片在主动面角隅处晶圆保护层剥离的问题，借以提高封装产品的可靠度。

本实用新型的目的及解决其技术问题是采用以下技术方案来实现的。本实用新型揭示一种多侧包覆的晶圆级半导体封装构造，其包含：一芯片主体，其具有一主动面、一背面以及复数个在该主动面上的接垫，该些接垫以一重配置线路层连接，该主动面上形成有一晶圆保护层，以覆盖该重配置线路层，该晶圆保护层在该主动面角隅处具有复数个内缩角隅切缘；复数个凸块，设置于该些接垫上；一压模胶层，形成于该晶圆保护层上并包覆该些内缩角隅切缘，并且该压模胶层局部密封该些凸块；以及一背胶层，形成于该背面上。

本实用新型的目的及解决其技术问题还可采用以下技术措施进一步实现。

在前述晶圆级半导体封装构造中，该些凸块具有复数个显露于该压模胶层的激光清洁表面。

在前述晶圆级半导体封装构造中，该晶圆保护层包含介电常数低于3的材质层。

在前述晶圆级半导体封装构造中，该些内缩角隅切缘形成于该芯片主体的该主动面角隅的复数个压模储胶槽内。

在前述晶圆级半导体封装构造中，该些压模储胶槽的深度介于30至50微米。

在前述晶圆级半导体封装构造中，该些压模储胶槽的深度小于该芯片主体的厚度，以使该压模胶层与该背胶层不相互连接。

在前述晶圆级半导体封装构造中，该芯片主体的该背面经研磨而使该压模胶层与该背胶层相互连接在该些压模储胶槽。

在前述晶圆级半导体封装构造中，该些压模储胶槽的开口形状为L形。

在前述晶圆级半导体封装构造中，该些压模储胶槽的开口形状为扇形。

在前述晶圆级半导体封装构造中，该些压模储胶槽的开口形状为口形。

在前述晶圆级半导体封装构造中，该背胶层包含一绝缘贴片。

在前述晶圆级半导体封装构造中，该压模胶层具有一粗化面。

本实用新型的多侧包覆的晶圆级半导体封装构造，可加强晶圆级半导体封装构造的表面接合力，并用以改善封装构造的翘曲，另可避免晶圆切割单离时的芯片碎裂。

附图说明

图1为依据本实用新型的第一实施例，一种多侧包覆的晶圆级半导体封装构造沿芯片主动面两对向角隅对角线剖切的截面示意图。

图2A至图2M为依据本实用新型的第一实施例，绘示该晶圆级半导体封装构造的工艺中各步骤的示意图。

图3至图8为依据本实用新型的第一实施例，绘示该晶圆级半导体封装构造的工艺的主要步骤中的各元件截面示意图。

图9为依据本实用新型的第二实施例，另一种多侧包覆的晶圆级半导体封装构造沿芯片主动面两对向角隅对角线剖切的截面示意图。

附图标记说明

H1压模储胶槽的深度H2芯片主体的厚度

10晶圆11切割胶带

12晶圆固定环20激光装置

30压模模具31压模塑料

40滚压杆41贴合胶带

42撕膜治具43UV照射装置

50研磨头60单离切割刀具

70外观检查装置80取放装置

90测试板91测试槽座

100晶圆级半导体封装构造

110芯片主体111主动面

112背面113接垫

114重配置线路层115晶圆保护层

116内缩角隅切缘117压模储胶槽

118凸块下金属层

120凸块121激光清洁表面

130压模胶层131粗化面

140背胶层

200晶圆级半导体封装构造。

具体实施方式

以下将配合所附附图详细说明本实用新型的实施例，然而应注意的是，该些附图均为简化的示意图，仅以示意方法来说明本实用新型的基本架构或实施方法，故仅显示与本实用新型有关的元件与组合关系，图中所显示的元件并非以实际实施的数目、形状、尺寸做等比例绘制，某些尺寸比例与其他相关尺寸比例或已夸张或是简化处理，以提供更清楚的描述。实际实施的数目、形状及尺寸比例为一种选置性的设计，详细的元件布局可能更为复杂。

依据本实用新型的第一实施例，一种多侧包覆的晶圆级半导体封装构造100举例说明于图1沿芯片主动面两对向角隅对角线剖切的截面示意图。该晶圆级半导体封装构造100包含一芯片主体110、复数个凸块120、一压模胶层130以及一背胶层140。

该芯片主体110具有一主动面111、一背面112以及复数个在该主动面111上的接垫113。该芯片主体110的材质为半导体，例如硅或III-V族半导体化合物。该主动面111上形成有各式集成电路元件并电性连接至该些接垫113。该些接垫113为连接集成电路的对外端点。该些接垫113以一重配置线路层114连接，该重配置线路层114的材质可选自于铜、铝、锡/铜/金或是锡/铜/镍/金等合金。该些接垫113可借由该重配置线路层114而与该芯片主体110内的集成电路保持电性连接。或者，该些接垫113可借由该重配置线路层114相互串接，例如外接垫与测试垫的连接、相同功能外接垫的连接以及空脚位外接垫的连接。

再如图1所示，该主动面111上形成有一晶圆保护层115，以覆盖该重配置线路层114。该晶圆保护层115可包含介电常数低于3的材质层。该晶圆保护层115可例如为氧化层/氮化层的复合绝缘材料层。传统上晶圆厂会事先定义该晶圆保护层115的图案开孔，以形成暴露出接垫113的开口。特别的，该晶圆保护层115在该主动面111角隅处具有复数个内缩角隅切缘116，用以解决芯片在主动面角隅处晶圆保护层容易剥离的问题，借以提高封装产品的可靠度。较佳地，该些内缩角隅切缘116为圆弧形，配合该压模胶层130的压模形成方式与包覆型态，以减少该晶圆保护层115的剥离脱层的发生几率。

并且，该些凸块120设置于该些接垫113上。较具体但非必要地，可在该些接垫113上可形成一凸块下金属层118，用以增进该些凸块120与该些接垫113之间的固着连结。该些凸块120可利用例如蒸镀、电镀、印刷法、喷射法(jetting)、焊线法焊球残留凸块形成技术(studbumping)而形成。在本实施例中，该些凸块120为锡铅焊球或无铅类型的锡银焊球，其外观为球状。但非限定地，该些凸块120的外观亦可为柱状、指状、塔形、蕈形或不规则状。该些凸块120的外观不限定功效的原因在于该压模胶层130的压模(compressionmolding)方式，只有单向往芯片主动面111的模封压力，而不会有造成凸块应力的侧向模流压力。

该压模胶层130形成于该晶圆保护层115上并包覆该些内缩角隅切缘116，并且该压模胶层130局部密封该些凸块120。该压模胶层130在该晶圆保护层115上的厚度应大于该晶圆保护层115的厚度而小于该些凸块120的高度的四分之三，以使该些凸块120局部地外突于该压模胶层130。具体而言，如图1与图4所示，该些内缩角隅切缘116可形成于该芯片主体110的该主动面111角隅的复数个压模储胶槽117内。就单一芯片主体110而论，该些压模储胶槽117朝向该主动面111的开口形状可为局部图案为较佳，可作为单离切割的定位辨识基准点，例如L形或接近四分之一圆的扇形，其中L形开口形状的压模储胶槽有较大胶容纳空间，扇形开口形状的压模储胶槽则具有易于钻孔形成的功效；或者，该些压模储胶槽117的开口形状可为口形，以围绕该主动面111的侧边。该压模胶层130可具有材质变化弹性，不需要考虑模封流动性，故该压模胶层130的材质可包含更多无机填料(inorganicfiller)，使该压模胶层130的热膨胀系数缩小而能与该芯片主体110的热膨胀系数匹配。此外，当外部压力施加于该压模胶层130的未固化前驱物时，该压模胶层130的未固化前驱物可将外界应力分散至该些压模储胶槽117内，用以预防挤料压缩时对该芯片主体110或其上的凸块120造成局部伤害，以提高耐冲击性，更能防止该晶圆保护层115的剥离。

较佳地，该些凸块120可具有复数个显露于该压模胶层130的激光清洁表面121，用以清除在该些凸块120的外露表面的压模胶层130的残胶，并有利于后续凸块接合，用以加强晶圆级半导体封装构造的表面接合力。此外，该压模胶层130可具有一粗化面131，用以加强该晶圆级半导体封装构造100表面接合时底部粘着胶或角隅粘着胶的粘合。

该背胶层140形成于该背面112上。该背胶层140的材质可具有耐高温的特性，以避免在后续工艺中因经过高温处理，而造成老化或脆化等现象。较佳地，为了提供该芯片主体110有良好的导热效果，该背胶层140可具有散热特性，使该芯片主体110在运作时所产生的部分热能，可经由该背胶层140传导至外界。因该芯片主体110的该背面112不具有凸块结构，故该背胶层140的形成方法不受限制，可以贴膜(tapeattaching)形成，也可以转移模封(transfermolding)、印刷(printing)、旋涂(spincoating)等方式形成。

因此，利用该些内缩角隅切缘116形成于该芯片主体110的该主动面111周边的该些压模储胶槽117内，以便于该压模胶层130覆盖于该晶圆保护层115的角隅，可防止该晶圆保护层115的剥离分层，另可避免该芯片主体110受到外来碰撞而产生损伤，所以该芯片主体110的内部电路将不会受到碰撞产生裂痕而失去原有的功能。特别当该些压模储胶槽117的开口形状为环槽状，该压模胶层130包覆该晶圆级半导体封装构造100的侧面，可防止晶侧的漏电流并加强其抗湿性。

依据本实用新型的第一实施例，图2A至图2M进一步绘示该晶圆级半导体封装构造100的工艺中各步骤的示意图。图3至图8绘示该晶圆级半导体封装构造100的工艺的主要步骤中的各元件截面示意图。

首先，如图2A与图3所示，将一晶圆10放置在一晶圆固定环12中，并以一切割胶带11固定。该切割胶带11可为蓝膜UV胶带(bluetape)或其它光感性粘着胶带，主要作用在于切割晶圆时固定芯片主体以使其不散离。如图1与图2A所示，该晶圆10包含有复数个上述的芯片主体110，该晶圆10具有复数个纵向与横向的切割道用以定义出该些芯片主体110。

之后，如图1、图2A及图4所示，以一激光装置20在该晶圆10上形成该些压模储胶槽117。在晶圆切槽步骤中，该晶圆10的该些芯片主体110为一体连接。该些压模储胶槽117的形成位置对准在切割道上，可形成于纵向与横向的切割道的交会处，或可形成于切割道上。如图1与图4所示，在本实施例中，该些压模储胶槽117的深度可介于30至50微米。该些压模储胶槽117的深度H1可小于该芯片主体110的厚度H2，以使该压模胶层130与该背胶层140不相互连接。在本步骤中，该些压模储胶槽117朝向该主动面111的开口形状可为十字形。但不限定的，在其他实施例中，该些压模储胶槽117的开口形状可为圆形或井字形。并且同一切槽步骤中，该晶圆保护层115在该主动面111角隅处具有复数个内缩角隅切缘116，该些内缩角隅切缘116形成于该些压模储胶槽117内。

之后，如图1、图2B及图5所示，形成上述的压模胶层130于该晶圆10的主动面111上。可利用一压模模具30以压模方式将压模塑料31形成在该晶圆10的主动面111上，通过控制压模塑料31的数量、熔融温度及时间，在适当的升温条件与压胶压力下，使压模塑料31在压模模具30之中融化，经冷却成型后即可取出。压模塑料31固化之后便形成该压模胶层130。该压模胶层130形成于该晶圆保护层115上并包覆该些内缩角隅切缘116，并且该压模胶层130局部密封该些凸块120。可控制压模塑料31的数量使压模后该压模胶层130的高度不高于该些凸块120的高度，使得该些凸块120的上端突出于该压模胶层130，该压模胶层130系对该些凸块120与该晶圆10的结合界面具有良好的保护效果。该压模胶层130系为一压模式环氧模封化合物。

之后，如图2C所示，在该压模胶层130上压合式粘贴一胶膜41，以一滚压杆40压平，使该胶膜41密合平贴在该压模胶层130上。之后翻转，如图2D所示，以一研磨头50研磨该晶圆10的背面112，以薄化该晶圆10的厚度，形成如图5的晶圆状态。之后，如图2E所示，利用一撕膜治具42去除贴合胶带41以分离。

之后，如图2F及图6所示，形成该背胶层140于该晶圆10的背面112上，可利用贴膜方法以形成。该背胶层140可包含一绝缘贴片。

之后，如图2G所示，再次将该晶圆10以主动面朝上的方式放置在一晶圆固定环12上，并以切割胶带11固定。较佳的，如图2H与图7所示，可以一激光装置20在该些凸块120的外突表面形成一激光清洁表面121，尤佳地更可在该压模胶层130形成一粗化面131，故该激光清洁表面121与该压模胶层13的粗化面131可在同一步骤中形成，以节省工艺。

之后，如图2I与图8所示，利用一单离切割刀具60切穿该晶圆以分离为复数个包含芯片主体110的晶圆级半导体封装构造100。由于晶圆薄化后易产生翘曲，借由该压模胶层130与该背胶层140的形成可用以改善该晶圆级半导体封装构造110的翘曲，另可避免晶圆切割单离时的芯片碎裂。

之后，如图2J所示，可利用一外观检查装置70对该晶圆级半导体封装构造100的进行自动光学检查，由该些凸块120的外突表面的激光清洁表面121是否有光亮金属面判断优劣，以找出不良品(NG)。

之后，如图2K所示，利用一UV照射装置43进行光照射，使该切割胶带11粘性降低或丧失，再如图2L所示，利用一取放装置80轻易将该晶圆级半导体封装构造100从该晶圆固定环12中拾取。之后，如图2M所示，将该些晶圆级半导体封装构造100逐一安装在一测试板90的测试槽座91上，以进行电性测试。

依据本实用新型的第二实施例，另一种多侧包覆的晶圆级半导体封装构造200举例说明于图9沿芯片主动面两对向角隅对角线剖切的截面示意图。其中，第二实施例中与第一实施例相同名称与功能的组件将以相同图号表示，且不再赘述其细部结构。该晶圆级半导体封装构造200包含一芯片主体110、复数个凸块120、一压模胶层130以及一背胶层140。

该芯片主体110具有一主动面111、一背面112以及复数个在该主动面111上的接垫113。该些接垫113以一重配置线路层114连接，该主动面111上形成有一晶圆保护层115，以覆盖该重配置线路层114，该晶圆保护层115在该主动面111角隅处具有复数个内缩角隅切缘116。该些凸块120设置于该些接垫113上。该压模胶层130系形成于该晶圆保护层115上并包覆该些内缩角隅切缘116，并且该压模胶层130局部密封该些凸块120。该背胶层140系形成于该背面112上。

在本实施例中，该芯片主体110的该背面112可经研磨而使该压模胶层130与该背胶层140相互连接在该些压模储胶槽117，使得该芯片主体110的角隅上缘至下缘共同被该压模胶层130与该背胶层140包覆住。在一实施型态中，当该芯片主体110的侧面亦被该压模胶层130包覆时，可防止该晶圆级半导体封装构造200侧面的漏电流并可加强其侧边的抗湿性，更可减低该芯片主体110侧面受到损伤。

此外，形成于该芯片主体110的主动面111的该压模胶层130能使该些凸块120之间有着较佳的电性隔离。借由该压模胶层130与该背胶层140的角隅覆盖，该芯片主体110可以得到角隅薄膜式密封，解决芯片在主动面角隅处晶圆保护层剥离的问题，借以提高封装产品的可靠度。较佳地，该些凸块120外突于该压模胶层130的表面可为显露于该压模胶层130的激光清洁表面121。该压模胶层130可具有一粗化面131。

以上所揭露的仅为本实用新型较佳实施例而已，当然不能以此来限定本实用新型的权利范围，因此依本实用新型权利要求所作的等同变化，仍属于本实用新型所涵盖的范围。

Claims (12)

1.一种多侧包覆的晶圆级半导体封装构造，其特征在于，其包含：

一芯片主体，其具有一主动面、一背面以及复数个在该主动面上的接垫，该些接垫以一重配置线路层连接，该主动面上形成有一晶圆保护层，以覆盖该重配置线路层，该晶圆保护层在该主动面角隅处具有复数个内缩角隅切缘；

复数个凸块，设置于该些接垫上；

一压模胶层，形成于该晶圆保护层上并包覆该些内缩角隅切缘，并且该压模胶层局部密封该些凸块；以及

一背胶层，形成于该背面上。

2.如权利要求1所述的多侧包覆的晶圆级半导体封装构造，其特征在于，该些凸块具有复数个显露于该压模胶层的激光清洁表面。

3.如权利要求1所述的多侧包覆的晶圆级半导体封装构造，其特征在于，该晶圆保护层包含介电常数低于3的材质层。

4.如权利要求1所述的多侧包覆的晶圆级半导体封装构造，其特征在于，该些内缩角隅切缘形成于该芯片主体的该主动面角隅的复数个压模储胶槽内。

5.如权利要求4所述的多侧包覆的晶圆级半导体封装构造，其特征在于，该些压模储胶槽的深度介于30至50微米。

6.如权利要求4或5所述的多侧包覆的晶圆级半导体封装构造，其特征在于，该些压模储胶槽的深度小于该芯片主体的厚度，以使该压模胶层与该背胶层不相互连接。

7.如权利要求4或5所述的多侧包覆的晶圆级半导体封装构造，其特征在于，该芯片主体的该背面经研磨而使该压模胶层与该背胶层相互连接在该些压模储胶槽。

8.如权利要求4或5所述的多侧包覆的晶圆级半导体封装构造，其特征在于，该些压模储胶槽的开口形状为L形。

9.如权利要求4或5所述的多侧包覆的晶圆级半导体封装构造，其特征在于，该些压模储胶槽的开口形状为扇形。

10.如权利要求4或5所述的多侧包覆的晶圆级半导体封装构造，其特征在于，该些压模储胶槽的开口形状为口形。

11.如权利要求1至5任一项所述的多侧包覆的晶圆级半导体封装构造，其特征在于，该背胶层包含一绝缘贴片。

12.如权利要求1至5任一项所述的多侧包覆的晶圆级半导体封装构造，其特征在于，该压模胶层具有一粗化面。