CN108899308B - 半导体封装工艺及半导体封装体 - Google Patents

半导体封装工艺及半导体封装体 Download PDF

Info

Publication number
CN108899308B
CN108899308B CN201810673596.XA CN201810673596A CN108899308B CN 108899308 B CN108899308 B CN 108899308B CN 201810673596 A CN201810673596 A CN 201810673596A CN 108899308 B CN108899308 B CN 108899308B
Authority
CN
China
Prior art keywords
wafer
glue
layer
holes
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810673596.XA
Other languages
English (en)
Other versions
CN108899308A (zh
Inventor
王政尧
汪虞
贾丹丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Riyuexin Semiconductor Suzhou Co ltd
Original Assignee
Suzhou ASEN Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou ASEN Semiconductors Co Ltd filed Critical Suzhou ASEN Semiconductors Co Ltd
Priority to CN201810673596.XA priority Critical patent/CN108899308B/zh
Publication of CN108899308A publication Critical patent/CN108899308A/zh
Application granted granted Critical
Publication of CN108899308B publication Critical patent/CN108899308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Abstract

本发明实施例涉及半导体封装工艺及半导体封装体。具体的，本发明实施例公开了一种在晶圆背面刷胶的方法、裸片及半导体封装体。根据本发明一实施例的裸片包括第一表面、与第一表面相对的第二表面、支撑层以及胶材层。支撑层平铺于第一表面上，且具有交错分布的若干胶孔。胶材层涂布于支撑层上且经若干胶孔贴附于第一表面上。与现有技术相比，本发明提供的在晶圆背面刷胶的方法、裸片及半导体封装体，可有效避免晶圆背面胶体的崩裂或脱落，减少了胶体崩裂或脱落给后续制程带来的影响，大幅提高了半导体晶片的上片稳定性以及半导体产品的可靠性。

Description

半导体封装工艺及半导体封装体
技术领域
本发明大体上涉及半导体领域，更具体地，涉及半导体封装工艺及半导体封装体。
背景技术
固晶工艺是半导体封装制程中很重要的一个步骤。传统的固晶技术是使用银胶或其它胶材通过点胶的方式将胶材点在导线框架的裸片承载基座上，然后再将裸片放在经点胶的裸片承载基座上，使得裸片与导线框架的裸片承载基座接合。然而，当裸片的尺寸小于0.6mmX0.6mm以下时，这种传统的固晶工艺的操作会十分困难。这是因为贴片(bondingdie)的机器无法对尺寸小于0.5mmX0.5mm裸片进行点胶。
目前解决这种问题的通常做法是采用晶圆背面刷胶技术，即背胶工艺。具体而言，首先在整片晶圆的背面涂布胶材，然后再将整片晶圆切割成单个裸片，最后将涂布有胶材的单个裸片放置在裸片承载基座上并与其接合。但是，同样由于裸片的尺寸过小，在切割经背胶的晶圆的过程中，切割道边缘的胶材常常会发生崩坏碎裂而残留在蓝膜上。这种胶层断裂往往会导致贴片的过程中，蓝膜上的残胶对所要抓取的裸片产生撕扯力而使得裸片发生转角，从而影响贴片的稳定性。此外，裸片背面的胶层不完整还可能会影响封装产品的可靠性。
因此，现有的半导体封装工艺，尤其是其中的晶圆背胶工艺需进一步改进。
发明内容
本发明实施例的目的之一在于提供一种半导体封装工艺及其相应的产品。更具体的，本发明实施例提供半导体封装工艺及其相应的产品为：晶圆背面刷胶的方法、裸片及半导体封装体。本发明实施例提供半导体封装工艺及其相应的产品能克服传统晶圆背胶工艺中极易产生的胶层崩裂问题裸片。
根据本发明的一实施例，一裸片包括第一表面、与第一表面相对的第二表面、支撑层以及胶材层。支撑层平铺于第一表面上，且具有交错分布的若干胶孔。胶材层涂布于支撑层上且经若干胶孔贴附于第一表面上。
根据本发明的另一实施例，交错分布的若干胶孔为网状结构、玻璃珠状结构或纤维状结构。支撑层为金属网或者高分子材料网。金属网或者高分子材料网的厚度可为20μm-50μm。
本发明的一实施例还提供一在晶圆背面刷胶的方法，其包括：提供具有相对的第一表面和第二表面的晶圆，且晶圆具有沿切割道分布的若干晶圆单元；在第一表面上平铺支撑层，支撑层具有交错分布的若干胶孔；在支撑层上涂布胶材层，胶材层经若干胶孔贴附于第一表面上；固化胶材层，从而将支撑层固定在晶圆和胶材层之间；以及沿切割道切割晶圆、支撑层以及胶材层得到分离的裸片。
根据本发明的另一实施例，在晶圆背面刷胶的方法还包括在固化胶材层之后，在胶材层的表面贴附蓝膜的步骤。
此外，本发明的实施例还提供一半导体封装体，其可包含根据本发明实施例的裸片。
与现有技术相比，本发明实施例提供的在晶圆背面刷胶的方法、裸片及半导体封装体，可在不改变晶圆背面刷胶机台的条件下，有效避免晶圆背面胶体的崩裂或脱落，减少了胶体崩裂或脱落给后续制程带来的影响，大幅提高了裸片的贴片稳定性以及半导体产品的可靠性。
附图说明
图1A为根据本发明一实施例的晶圆结构的分解示意图
图1B为图1A所示的晶圆结构的示意图，且局部为剖视图
图2为根据本发明另一实施例的晶圆背面刷胶的方法流程示意图
图3为根据本发明一实施例的晶圆经背胶处理并切单后的单颗裸片的示意图
具体实施方式
为更好的理解本发明的精神，以下结合本发明的部分优选实施例对其作进一步说明。
本发明实施例提供一半导体封装工艺，特别是其中的晶圆背面刷胶的工艺，及其相应的产品，例如裸片及半导体封装体等。
图1A为根据本发明一实施例的晶圆结构100的分解示意图。图1B为图1A中所示的晶圆结构100的示意图，且局部为剖视图。具体的，在图1B中的局部剖视图为除去部分胶材层106而裸露出相应的支撑层104部分。
如图1A、1B所示，本发明一实施例的晶圆结构100包括晶圆102、支撑层104以及胶材层106。晶圆102具有若干晶圆单元302(参见图3)，及相对的背面与正面(可参见图3)。其中背面为需刷胶的第一表面1022，而正面则为需承载集成电路的第二表面。该第二表面上布置有切割道(未示出)，各晶圆单元302沿切割道分布。支撑层104平铺于晶圆102的第一表面1022之上，且具有交错分布的若干胶孔1042。优选的，支撑层104的面积大于或等于晶圆102的面积，使得支撑层104至少平铺于整个晶圆102的第一表面1022。
在支撑层104上可进一步涂布胶材层106。当胶材层106涂布于支撑层104上时，胶材会经由支撑层104上的交错分布的若干胶孔1042渗透并贴附于晶圆102的第一表面1022，从而将支撑层104以及晶圆202包裹在胶材层106中。当对晶圆102进行切单时，支撑层104可以拉住渗透并贴附到晶圆102的第一表面1022上的胶材层106，从而避免胶材层106脱落到蓝膜上，减少胶材碎裂给后续制程带来的影响。
在图1A所示实施例中，支撑层104上的交错分布的若干胶孔1042为网状结构。但是，本领域技术人员可以了解：除了网状结构之外，支撑层104还可为诸如玻璃珠状结构或纤维状结构等其它形式的结构，只要胶材层106在涂布时可透过支撑层104上的这些胶孔渗透并粘附到晶圆102的第一表面1022上即可。根据本发明的不同实施例，支撑层104可为金属带孔结构或高分子带孔结构。例如，对于本发明附图1A中的网状结构的支撑层104来说，其可为由诸如钛、铜、金或铝等构成的金属网或者由诸如硅或纤维等构成的高分子材料网。支撑层104的厚度可为20μm-50μm，但并不以此为限。
图2为根据本发明一实施例的晶圆背面刷胶的方法流程示意图。该晶圆背面刷胶的方法可与半导体封装工艺的其它步骤结合使用，例如贴片、打线等等，此处不再赘述。
如图2所示，在步骤S1中提供一晶圆102，其具有第一表面1022和与第一表面1022相对的第二表面(未示出)，其中该第一表面1022为需刷胶的背面。如本领域技术人员所了解的，该晶圆102具有沿切割道分布的若干晶圆单元302(参见图3)。
在步骤S2中将支撑层104平铺于晶圆102的第一表面1022之上，较佳的使其至少平铺于整个晶圆102的第一表面1022。该支撑层104上分布有多个交错分布的胶孔1042，这些胶孔1042使得后续涂布的胶材层106上的胶材可渗透过胶孔1042并粘附到晶圆102的第一表面1022上。这些交错分布的若干胶孔1042可为网状结构，还可为玻璃珠状结构或纤维状结构等其它形式的孔状结构，只要胶材层106在涂布时可透过支撑层104上的这些胶孔1042即可。此外，支撑层104可为采用钛、铜、金或铝等材料的金属网，或者为采用硅或纤维等材料的高分子材料网。其中，支撑层104的厚度可为20μm-50μm，但并不以此为限。
在步骤S3中将胶材层106均匀地涂布于支撑层104之上。胶材层106上的胶材会经由支撑层104的交错分布的若干胶孔1042渗透到晶圆102的第一表面1022上，从而使得胶材层106、支撑层104以及晶圆102三者粘合在一起。
可在步骤S4中将胶材层106进行固化处理。优选的，可通过烘烤加热的方式固化胶材层106，使得支撑层104固定在晶圆102和胶材层106之间。
接着，可在步骤S5中沿切割道切割晶圆102、支撑层104以及胶材层106以得到分离的裸片。具体的，切割道可布置在晶圆102的第二表面，用切刀从晶圆102的第二表面切割晶圆102、支撑层104以及胶材层106，从而得到分离的裸片。在切割的过程中，支撑层104可以拉住渗透到晶圆102的第一表面1022上的胶材，有效避免了切割道边缘的胶材因脱落或崩裂而残留在蓝膜(未示出)上，从而提高了裸片的贴片稳定性以及后续半导体封装产品的可靠性。
如本领域技术人员所能理解的，上述方法仅是本发明一实施例的主要步骤演示。在不同的实施例中，具体的步骤可能会有不同。例如，在步骤S1之前还可以包括晶圆减薄工艺。即，通过磨轮或其它设备把整片晶圆的第一表面1022进行磨平和减薄，以利于后续工艺制程。例如，在一实施例中，在固化胶材层106之后，可在胶材层106的表面贴附蓝膜，使得在切割工艺后各单颗裸片仍然可以排列有序的布置。
图3为根据本发明一实施例的晶圆经背胶处理并切单后的单颗裸片300的侧视图，该经背胶的晶圆可为图1A、图1B所示的晶圆结构。
如图3所示的裸片300包括：晶圆单元302、支撑层304以及胶材层306。该晶圆单元302具有第一表面(3022)及与该第一表面相对的第二表面3024。支撑层304平铺于第一表面3022上，且具有交错分布的若干胶孔(未示出)。胶材层306涂布于支撑层304上且经若干胶孔贴附于第一表面3022上。该裸片300可根据不同的实施例制成不同的半导体封装体，具体的制程与现有其它裸片无异，此处不赘述。
本发明的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求书所涵盖。

Claims (11)

1.一种裸片，其包括：
晶圆单元，具有第一表面及与所述第一表面相对的第二表面；
支撑层，其平铺于所述第一表面上，且具有交错分布的若干胶孔；以及
胶材层，其涂布于所述支撑层上且经所述若干胶孔贴附于所述第一表面上。
2.根据权利要求1所述的裸片，其中所述交错分布的若干胶孔为网状结构、玻璃珠状结构或纤维状结构。
3.根据权利要求1所述的裸片，其中所述支撑层为金属网或者高分子材料网。
4.根据权利要求3所述的裸片，其中所述金属网或者高分子材料网的厚度为20μm-50μm。
5.一种在晶圆背面刷胶的方法，其包含：
提供具有相对的第一表面和第二表面的晶圆，且所述晶圆具有沿切割道分布的若干晶圆单元；
在所述第一表面上平铺支撑层，所述支撑层具有交错分布的若干胶孔；
在所述支撑层上涂布胶材层，所述胶材层经所述若干胶孔贴附于所述第一表面上；
固化所述胶材层，从而将所述支撑层固定在所述晶圆和所述胶材层之间；以及
沿切割道切割所述晶圆、所述支撑层以及所述胶材层得到分离的裸片。
6.根据权利要求5所述的在晶圆背面刷胶的方法，其中所述方法还包括在固化所述胶材层之后，在所述胶材层的表面贴附蓝膜。
7.根据权利要求5所述的在晶圆背面刷胶的方法，其中所述支撑层至少平铺于整个所述晶圆的所述第一表面。
8.根据权利要求5所述的在晶圆背面刷胶的方法，其中所述交错分布的若干胶孔为网状结构、玻璃珠状结构或纤维状结构。
9.根据权利要求5所述的在晶圆背面刷胶的方法，其中所述支撑层为金属网或者高分子材料网。
10.根据权利要求9所述的在晶圆背面刷胶的方法，其中所述金属网或者高分子材料网的厚度为20μm-50μm。
11.一种半导体封装体，其包含如权利要求1-4中任一项所述的裸片。
CN201810673596.XA 2018-06-26 2018-06-26 半导体封装工艺及半导体封装体 Active CN108899308B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810673596.XA CN108899308B (zh) 2018-06-26 2018-06-26 半导体封装工艺及半导体封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810673596.XA CN108899308B (zh) 2018-06-26 2018-06-26 半导体封装工艺及半导体封装体

Publications (2)

Publication Number Publication Date
CN108899308A CN108899308A (zh) 2018-11-27
CN108899308B true CN108899308B (zh) 2020-07-17

Family

ID=64346363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810673596.XA Active CN108899308B (zh) 2018-06-26 2018-06-26 半导体封装工艺及半导体封装体

Country Status (1)

Country Link
CN (1) CN108899308B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524815B (zh) * 2020-03-26 2023-08-18 江苏长电科技股份有限公司 一种半导体晶圆的刷胶工艺方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471320A (zh) * 2007-12-27 2009-07-01 力成科技股份有限公司 基板封装结构
CN102184872A (zh) * 2011-04-08 2011-09-14 嘉盛半导体(苏州)有限公司 半导体封装的粘片工艺
CN203674202U (zh) * 2013-12-25 2014-06-25 天水华天科技股份有限公司 一种高可靠性sop封装引线框架
CN204885133U (zh) * 2015-08-19 2015-12-16 力成科技股份有限公司 多侧包覆的晶圆级半导体封装构造
CN106409689A (zh) * 2016-09-30 2017-02-15 乐依文半导体(东莞)有限公司 高密度线路芯片封装工艺
CN206619587U (zh) * 2017-02-15 2017-11-07 苏州日月新半导体有限公司 晶圆背面刷胶装置及其刷胶网
CN206628451U (zh) * 2017-02-21 2017-11-10 苏州日月新半导体有限公司 晶圆背面刷胶装置及其夹具
CN207250473U (zh) * 2017-08-16 2018-04-17 厦门市三安集成电路有限公司 一种吸附式晶圆载具

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471320A (zh) * 2007-12-27 2009-07-01 力成科技股份有限公司 基板封装结构
CN102184872A (zh) * 2011-04-08 2011-09-14 嘉盛半导体(苏州)有限公司 半导体封装的粘片工艺
CN203674202U (zh) * 2013-12-25 2014-06-25 天水华天科技股份有限公司 一种高可靠性sop封装引线框架
CN204885133U (zh) * 2015-08-19 2015-12-16 力成科技股份有限公司 多侧包覆的晶圆级半导体封装构造
CN106409689A (zh) * 2016-09-30 2017-02-15 乐依文半导体(东莞)有限公司 高密度线路芯片封装工艺
CN206619587U (zh) * 2017-02-15 2017-11-07 苏州日月新半导体有限公司 晶圆背面刷胶装置及其刷胶网
CN206628451U (zh) * 2017-02-21 2017-11-10 苏州日月新半导体有限公司 晶圆背面刷胶装置及其夹具
CN207250473U (zh) * 2017-08-16 2018-04-17 厦门市三安集成电路有限公司 一种吸附式晶圆载具

Also Published As

Publication number Publication date
CN108899308A (zh) 2018-11-27

Similar Documents

Publication Publication Date Title
JP3485525B2 (ja) 半導体装置の製造方法
US8513060B2 (en) Manufacturing method using multi-step adhesive curing for sealed semiconductor device
US6709953B2 (en) Method of applying a bottom surface protective coating to a wafer, and wafer dicing method
JP3553551B2 (ja) 半導体ウェハを用いた半導体装置の製造方法
KR20010051970A (ko) 반도체 장치의 제조방법
CN110767595B (zh) 芯片接合切割片材
JP2001127206A (ja) チップスケールパッケージの製造方法及びｉｃチップの製造方法
JPH11204551A (ja) 半導体装置の製造方法
TWI231534B (en) Method for dicing a wafer
CN105895540A (zh) 晶圆背面印胶的封装方法
JP2007048876A (ja) 半導体装置の製造方法
CN108899308B (zh) 半导体封装工艺及半导体封装体
JP2005050914A (ja) 半導体装置の製造方法
JPH07263382A (ja) ウェーハ固定用テープ
JP2007036074A (ja) 半導体装置の製造方法
JPH0574934A (ja) 薄型チツプの形成方法
JP2011054648A (ja) 半導体装置の製造方法
US20060137420A1 (en) Process applied to semiconductor
JP2003318205A (ja) ダイシング済みウェハのフィルム状ダイボンディング材貼付け方法
Cheung Dicing die attach films for high volume stacked die application
JPH09283469A (ja) 半導体装置の製造方法
CN113410164B (zh) 一种单芯片daf胶带粘晶方法
JP4207696B2 (ja) 半導体パッケージの製造方法
JPH04247640A (ja) 半導体装置の製造方法
US7713846B2 (en) Process applied to semiconductor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: No. 188, Suhong West Road, Suzhou Industrial Park, Suzhou, Jiangsu Province

Patentee after: Riyuexin semiconductor (Suzhou) Co.,Ltd.

Address before: No. 188, Suhong West Road, Suzhou Industrial Park, Suzhou, Jiangsu Province

Patentee before: SUZHOU ASEN SEMICONDUCTORS Co.,Ltd.