KR20010051970A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR20010051970A
KR20010051970A KR1020000070870A KR20000070870A KR20010051970A KR 20010051970 A KR20010051970 A KR 20010051970A KR 1020000070870 A KR1020000070870 A KR 1020000070870A KR 20000070870 A KR20000070870 A KR 20000070870A KR 20010051970 A KR20010051970 A KR 20010051970A
Authority
KR
South Korea
Prior art keywords
wafer
adhesive layer
chip
dicing
die bond
Prior art date
Application number
KR1020000070870A
Other languages
English (en)
Other versions
KR100655035B1 (ko
Inventor
수기노다카시
세노오히데오
Original Assignee
쇼지 고메이
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼지 고메이, 린텍 가부시키가이샤 filed Critical 쇼지 고메이
Publication of KR20010051970A publication Critical patent/KR20010051970A/ko
Application granted granted Critical
Publication of KR100655035B1 publication Critical patent/KR100655035B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Die Bonding (AREA)

Abstract

반도체 회로가 장착된 표면 및 이면을 가지는 소정 두께의 웨이퍼를 제공하는 단계; 웨이퍼 회로 표면으로부터 연장된, 웨이퍼의 두께보다 더 작은 절단 깊이의 홈들을 형성하는 단계; 웨이퍼 회로 표면 위에 표면 보호 시트를 부착시키는 단계; 웨이퍼 이면을 연삭하여 웨이퍼의 두께를 감소시키고, 결과 그 사이 공간으로 웨이퍼를 각각의 칩들로 분리하는 단계; 웨이퍼의 연삭 이면 위에 다이싱/다이 본드 시트를 부착하고, 상기 다이싱/다이 본드 시트가 기재 및 그 위에 놓여지는 접착제층을 포함하며, 상기 접착제층이 웨이퍼의 연삭 이면과 접촉되도록 접착시키는 단계; 표면 보호 시트를 웨이퍼 회로 표면으로 부터 박리하여 다이싱/다이 본드 시트의 접착제층이 이웃하는 각각의 칩사이 공간에 노출되도록 하는 단계; 노출된 다이싱/다이 본드 시트의 접착제층을 절단하는 단계; 절단 접착제층이 접착된 각각의 칩들을 다이싱/다이 본드 시트의 기재로부터 분리하는 단계; 및 소정의 기부상에 접착제층으로 각각의 칩들을 고착시키는 단계; 를 포함하는 반도체 장치의 제조방법. 이 제조방법은 박리의 칩 이면 위에 적량의 접착제층을 용이하게 형성할 수 있고, 이로인해 칩 파손, 칩 균열 또는 패키지 균열을 방지하여 생산성을 향상시킬 수 있다는 장점이 있다.

Description

반도체 장치의 제조방법{Process for producing semiconductor device}
본 발명은 반도체 장치의 제조방법에 관한 것이다. 더욱 상세하게는, 본 발명은 박리의 칩 이면 위에 적량의 접착제층을 용이하게 형성할 수 있고, 이로인해 칩 파손, 칩 균열 또는 패키지 균열을 방지하여 생산성을 향상시킬 수 있는 반도체 장치의 제조방법에 대한 것이다.
최근, IC카드의 보급이 촉진되면서, 이의 박형화가 요구되고 있다. 따라서, 350㎛ 정도이었던 반도체칩의 두께를 50~ 100㎛ 또는 그 이하로 감소하는 것이 요청되고 있다.
먼저, 웨이퍼의 회로 표면에 이면 연삭용 표면 보호 테잎을 접착하고, 이어서 웨이퍼 이면을 연삭한 후 웨이퍼를 다이싱하여 박형 반도체 칩을 얻을 수 있다. 연삭 후, 웨이퍼의 두께가 극히 얇아지게 되면, 웨이퍼의 다이싱 시에 칩 파손 및 칩 균열이 발생하기 쉽다.
칩의 두께를 감소시키려는 다른 방법으로, 일본 특개평 공보 제 5(1993)-335411호는 웨이퍼 표면에 소정 깊이의 홈들을 형성한 후, 웨이퍼 이면을 연삭하는 반도체 칩의 제조방법이 기재되어 있다. 더우기, 이 공보는 웨이퍼 이면의 연삭 단계 이후, 설치용 테잎으로부터 설치용 테잎에 접착된 펠렛을 분리하여 리드 프레임에 고정하는 방법이 기제되어 있다.
이 제조 방법으로 얻어진 칩들은 극히 얇아서, 그 후의 설치 단계시 파손되기 쉽다.
설치용 테잎에 접착된 반도체 칩들을 픽업하여 기부상 위에 픽업한 반도체 칩을 고정하려 할 때, 통상적으로 "디스펜서법"으로 알려진 방법 또는 필름 접착제를 사용하는 방법을 이용하여 실행한다.
디스펜서법에서는, 디스펜서를 사용하여 반도체 칩을 고정하는데 적량의 액체 접착제를 기부상의 예정위치에 적용한 뒤, 그 위에 반도체 칩을 압착/고정한다. 그러나, 이 디스펜서법은 접착제의 유출량을 조절하기가 어려우며, 이로 인하여 접착제 양이 일정하지 못하고 질이 불균일하다는 점 및 접착제가 액체인 이유로 인해 유출 현상(bleeding phenomenon)이 일어난다는 단점이 있다. 접착제의 유출이 일어나면, 접착제가 칩의 윗면에 까지 감겨 올라가거나 또는 반도체 칩이 기울어져, 와이어 본딩시 문제가 일어나기 쉽다. 더우기, 수지 봉입 후, 고온의 조건하에 패키지가 놓여지는 경우, 유출된 접착제로부터 증발한 휘발성 성분에 의해 패키지 균열이 일어날 수 있다.
필름 접착제를 사용하는 방법에는, 반도체 칩을 고정하기 위하여 미리 기부상의 예정위치에 부착된 칩과 대체로 동일한 모양으로 필름 접착제를 자르거나 또는 칩의 모양과 동일한 모양으로 칩들에 접착되는 필름 접착제를 잘라, 이 필름 접착제로 칩들을 기부상에 고정시킨다. 그러나 이 방법은, 칩과 대체로 동일한 모양으로 필름 접착제를 절단할 필요가 있기에, 이 방법을 실행하는데는 시간이 걸린다. 더우기, 칩 크기만큼이나 극히 작은 필름 접착제을 접착시키는 작업이 필요하기에, 이 방법은 매우 번거롭다.
상기의 방법들 중 어떤 것을 사용하더라도, 극히 작은 두께로 연삭되어 부서지기 쉬운 미세한 칩들을 다루기 때문에 사소한 조작실수에 의해서도 칩 파손이 일어나기 쉽다.
결과, 특히, 칩의 이면 위에 접착제층을 쉽고 안전하게 형성할 수 있는 방법에 대한 개발이 요청되고 있다.
본 발명은 상기 기술된 종래 기술을 고려하여 이루어졌다. 특히, 본 발명은 박리의 칩 이면 위에 접착제층을 용이하게 형성할 수 있고, 이로인해 칩 파손, 칩 균열 또는 패키지 파열을 방지하여 생산성을 향상시킬 수 있는 반조체 장치의 제조방법을 제공하는 것을 그 목적으로 한다.
도 1 내지 6은 본 발명에 따른 반도체 장치의 제조방법에 대한 각 단계들을 나타낸다.
본 발명에 따른 반도체 장치의 제조방법은;
반도체 회로가 장착된 표면 및 이면을 가지는 소정 두께의 웨이퍼를 제공하는 단계;
웨이퍼 회로 표면으로부터 연장된, 웨이퍼의 두께보다 더 작은 절단 깊이의 홈들을 형성하는 단계;
웨이퍼 회로 표면 위에 표면 보호 시트를 부착시키는 단계;
웨이퍼 이면을 연삭하여 웨이퍼의 두께를 감소시키고, 결과 그 사이 공간으로 웨이퍼를 각각의 칩들로 분리하는 단계;
웨이퍼의 연삭 이면 위에 다이싱/다이 본드 시트를 부착하고, 상기 다이싱/다이 본드 시트가 기재 및 그 위에 놓여지는 접착제층을 포함하며, 상기 접착제층이 웨이퍼의 연삭 이면과 접촉되도록 접착시키는 단계;
표면 보호 시트를 웨이퍼 회로 표면으로부터 박리하여 다이싱/다이 본드 시트의 접착제층이 이웃하는 각각의 칩사이 공간에 노출되도록 하는 단계;
노출된 다이싱/다이 본드 시트의 접착제층을 절단하는 단계;
절단 접착제층이 접착된 각각의 칩들을 다이싱/다이 본드 시트의 기재로부터 분리하는 단계; 및
소정의 기부상에 접착제층으로 각각의 칩들을 고착시키는 단계; 를 포함한다.
본 발명의 제조방법으로 반도제 장치를 효율적으로 제조할 수 있다.
첨부한 도면을 참조하여 본 발명을 상세하게 설명한다.
제 1단계: 도 1을 참조하여, 반도체 회로가 장착된 표면 및 이면을 가지는 소정 두께의 웨이퍼(1)를 제공하고, 웨이퍼(1)의 두께보다 더 작은 절단 깊이의 홈 (2)을 형성하며, 상기 홈은 웨이퍼 회로 표면으로부터 연장된다. 예를 들어, 여러개의 반도체 회로를 각각 분획하기 위하여 웨이퍼(1)의 절단 위치에 따라 절단하여 웨이퍼(1)로부터 연장된 소정 깊이의 홈(2)을 형성한다.
통상적인 웨이퍼 다이싱 기계를 사용한 절단 작업으로 홈(2)을 형성하고, 상기 절단 깊이는 적절하게 조절한다. 절단 작업시, 필요에 따라, 웨이퍼(1)를 예를 들어, 웨이퍼 다이싱시에 통상적으로 사용되는 다이싱 테잎을 사용하여 고정할 수 있다. 웨이퍼(1)의 두께는 특별하게 제한되지는 않지만, 일반적으로 350~ 800㎛ 정도의 범위이다. 홈(2)의 깊이는 목적하는 칩의 두께에 따라 적절하게 결정하며, 일반적으로는 20~ 500㎛ 정도 범위이다. 반면, 홈(2)의 폭 W는 사용되는 다이싱블레이드의 폭과 같게하고, 일반적으로는 10~ 100㎛ 정도 범위이다.
제 2단계: 도 2를 참조하여, 표면 보호시트(10)를 웨이퍼(1)의 회로 표면에 부착한다. 특히, 웨이퍼(1) 회로 표면 전체를 덮을수 있도록 표면 보호 시트(10)를 접착한다. 표면 보호 시트(10)는 기재(11) 및 그 위에 놓여지는 제거가능 접착제층(12)으로 이루어진다. 접착제층(12)은 의도한 용도로의 사용 이후, 쉽게 제거되는 특성을 가지고 있다. 제거가능 접착제층(12)은 에너지 복사(에너지 선 또는 에너지 빔)에 의해 경화하는 접착제로 이루어진다. 에너지 복사 경화성 접착제는 에너지 복사에 노출되기 전에는 피착제를 고정할 수 있을 만큼의 충분한 접착력을 가지나, 에너지 복사에 노출되어 경화가 되면 접착력을 잃고 쉽게 박리되는 특성을 가지고 있다.
상기 보호 시트(10)로는 예를 들어, 여러 물품들의 보호 및 반도체 웨이퍼의 제조방법에서 통상적으로 이용되는 다양한 보호 시트를 사용할 수 있다. 특히, 본 발명에서는 일본 특허 출원 10(1998)-231602호 및 11(1999)-305673호에서 제시된 표면 보호 시트를 이용하는 것이 바람직하다.
제 3 단계: 도 3을 참조하여, 웨이퍼(1)의 이면을 연삭하여 반도체 웨이퍼 (1)의 두께를 감소시키고, 결과 그 사이 공간으로 반도체 웨이퍼(1)를 각각의 칩 (3)들로 분리한다. 상세하게는 홈(2)의 바닥부를 제거하고, 소정의 두께로 될 때까지 웨이퍼(1)를 연삭하여 결과 각각의 칩(3)들로 분리한다. 통상적인 이면 연삭용 기계를 사용하여 웨이퍼 이면을 연삭한다.
제 4단계: 도 4를 참조하여, 다이싱/다이 본드 시트(20)를 웨이퍼(1)의 연삭이면 위에 부착시키고 표면 보호 시트(10)를 박리한다.
다이싱/다이 본드 시트(20)는 기재(21) 및 그 위에 놓여지는 접착제층(22)으로 이루어진다. 접착제층(22)을 기재(21)로부터 박리가능하도록 형성한다. 접착제층(22)을 실온 또는 온후한 열- 압착 조건하에서 칩(3)에 접착시킨다. 접착제층(22)을 칩(3)에 적용한 후 칩(3) 픽업 시, 접착제층(22)을 칩(3)의 이면에 접착시킨채 기재(21)로부터 박리한다.
반도체 웨이퍼의 다이싱 및 다이 결합에 통상적으로 이용되는 다양한 시트를 특별한 제한없이 상기 다이싱/다이 본드 시트(20)로서 사용한다.
사용될 수 있는 예로는:
예를 들어 일본 특개평 공보 2(1990)32181호, 8(1996)-53655호, 8(1996)-239639호, 9(1997)-100450호 및 9(1997)-202872호에 기재된, 에너지 복사 경화성 점착제 성분 및 열경화성 접착제 성분을 필수 성분으로 하는 접착제층을 포함한 다이싱/다이 본드 시트, 또는
일본 특개평 공보 9(1997)-67558호에 기재된, 폴리이미드 구지 및 이에 상응하는 유기화합물을 포함하는 니트로겐으로 이루어진 접착제층을 포함하는 다이싱/다이 본드 시트이다.
더우기, 에폭시 수지, 이미드 수지,아미드 수지, 실리콘 수지, 아크릴레이트 수지, 이들의 변형물 및 그 혼합물 중 어느 것으로 이루어진 접착제층을 포함하는 다이싱/다이 본드 시트를 적절히 사용할 수 있다.
웨이퍼(1)의 연삭 이면에 상기의 다이싱/다이 본드 시트(20)를 부착한 후, 웨이퍼(1)로부터 표면 보호 시트(10)를 박리한다. 표면 보호 시트(10)의 접착제층이 에너지 복사 경화성 접착제로 이루어질 경우, 상기 시트(10)의 박리 전에 에너지 복사에 노출되어 접착제층의 접착력이 떨어진다.
제 5 단계: 도 5를 참조하여, 이웃하는 각각의 칩들 사이의 공간에 노출된 다이싱/다이 본드 시트(20)의 접착제층을 절단한다.
웨이퍼 회로 표면으로부터 표면 보호 시트(10)을 박리함으로서, 다이싱/다이 본드 시트(20)의 접착제층이 절단 분리된 이웃하는 각각의 칩 사이 공간에 노출된다. 다이싱 블레이드(4)를 사용하여 접착제층(22)을 완전히 절단한다. 다이싱 블레이드(4)의 폭 W1은 앞서 언급된 홈(2)의 폭보다 약간 작다. 예를 들어, 폭 W1은 폭 W의 30~ 90% 정도인 것이 바람직하다.
절단 깊이가 접착제층(22)을 완전히 절단할 수 있을 만큼 충분히 길다 하더라도, 일반적으로는 기재(21)를 부분적으로 절단하여 접착제층(22)를 조각으로 분리되도록 하는 것이 바람직하다. 결과, 접착제층(22)을 칩(3)과 대략적으로 동일한 크기와 모양의 조각으로 절단한다.
제 6단계: 도 6을 참조하여, 칩(3)과 함께 접착제층(22)을 다이싱/다이 본드 시트(20)의 기재(22)로부터 분리한다. 앞서 언급한대로, 접착제층(22)을 기재(21)로부터 분리가능하도록 형성한다. 따라서, 칩(3)에 접착제층(22)을 적용한 후, 칩을 픽업할 때, 접착제층(22)을 칩(3)의 이면에 접착한채로 기재(21)로부터 박리한다.
접착제층(22)이 앞서 언급된 에너지 복사 경화성 점착제 성분 및 열경화성 접착제 성분을 필수 성분으로 포함하는 접착제로 된 경우, 접착제층(22)을 칩(3) 픽업 이전에 에너지 복사에 노출시키는 것이 바람직하다. 이 예에서, 에너지 복사에 대한 노출은 접착제층(22)의 접착력을 감소시켜, 기재(21)로부터의 접착제층(22) 박리가 효과적으로 실행되도록 한다. 상기 제 5단계 이전에 에너지 복사에 노출시킬 수도 있다.
제 7 단계: 접착제층(22)으로 각각의 칩(3)을 소정의 기부상(도시하지 않음)에 고착시킨다. 상기 6단계에서 접착제층(22)을 칩(3)의 이면에 장착한다. 접착제층(22)으로 칩(3)을 기저상 위에 배치하고, 필요한 방법으로 접착제층(22)의 접착력을 발현시켜 칩(3)을 기저상 위에 단단히 고정시킨다.
접착제층(22)이 앞서 언급된 에너지 복사 경화성 점착제 성분 및 열경화성 접착제 성분을 필수 성분으로 포함하는 접착제로 된 경우, 열에 의해 열경화성 접착제 성분의 결합력을 발현시킬수 있으며, 이에 의하여 칩(3)과 기저상을 서로 강력하게 결합시킬 수 있다. 또한, 접착제층(22)이 폴리이미드 수지 및 이에 상응하는 유기화합물을 포함하는 니트로겐으로 이루어진 경우 또한, 폴리이미드 수지는 열에 의해 경화되어 칩(3)과 기저상 서로간에 강력하게 결합할 수 있다.
더우기 접착제층(22)은 칩(3)과 대체로 동일한 모양의 고체 접착제로, 유출 등의 문제가 일어나지 않으며, 따라서 와이어 본딩 결함, 패키지 균열 등의 발생을 감소시킬수 있다.
실시예
이하 본 발명은 다음의 실시예에 의해 더욱 설명되지만, 본 발명은 이들 실시예에 의하여 한정되지 않는다.
이하에 있어서, "칩핑테스트(chipping test)", "와이어 본딩 테스트(wire bonding test) 및 "패키지 균열 테스트(Package crack test)" 는 다음의 방법으로 실시하였다.
"칩핑테스트"
다음의 실시예 및 비교예에서 제조된, 접착제층이 장착된 50개의 실리콘칩 양면에 대해 광학 현미경으로 칩 파손 및 균열의 존재에 대해 관찰하고, 균열 발생시 균열의 폭을 측정하였다.
"와이어 본딩 테스트"
다음의 실시예 및 비교예에서 제조된 100개의 반도체 장치에 대하여, 실리콘 칩 윗면의 알루미늄 패드와 리드 프레임 위 배선부 사이의 배선 결합성을 측정하였다(접착제의 압착, 감겨올라감 및 유출로 인한 결함 및 수율). 알루미늄 패드를 실리콘칩의 말단부로부터 100㎛ 떨어진 곳에 위치시킨 반면, 와이어의 배선결합부는 실리콘칩의 말단부로부터 500㎛ 떨어진 곳이 위치시켰다.
"패키지 균열 테스트"
다음의 실시예 및 비교예에서 얻어진 반도체 장치를 소정 봉입수지(바이페닐 에폭시 수지)를 사용하여 고압하에서 봉입하였다. 수지를 175℃에서 6시간 동안 경화하였다. 이 방법으로 패키지 균열 테스트용 페키지 100개를 얻었다. 각각의 패키지를 고온 다습(85℃, 85% RH)한 조건에서 168시간 동안 방치하였다. 이후, 각각의 패키지를 VPS(Vapor Phage Soldering)와 같은 환경(215℃)하에서 1분동안 방치하고, 실온에서 냉각시켰다. 이것을 3회 실행하고, SAT(Scanning Acoustic Tomography)로 봉입 수지의 균열을 조사하였다. 검사한 패키지 수(100개)에 대한, 균열이 발생한 패키지의 수의 비를 패키지 균열 발생율로 한다.
다음의 실시예 및 비교예에서 이용된 표면 보호 시트, 다이싱 테잎, 다이싱/다이 본드 시트, 설치용 테잎 및 이면 연삭용 표면 보호테잎은 이하와 같다
(1) 다음의 방법으로 표면 보호 시트를 제조했다.
부틸 아크릴레이트 60 중량부, 메틸메타크릴레이트 10 중량부 및 2-히드록시에틸 아크릴레이트로 부터 제조된, 평균 분자량 300,000 중량을 가지는 아크릴 공중합체의 25% 에틸 아세테이트 용액 100 중량부를 메타크릴로옥시에틸 이소시아네이트의 7.0 중량부와 반응시켜, 결과 에너지 복사 경화형 공중합체를 얻었다. 가교제로서 폴리이소시아네이트 화합물(콜로네이트 L, 일본 폴리우레탄사제) 0.5 중량부 및 광중합 개시제로서 1-히드록시사이클로헥실 페닐 케톤(이루가큐아 184, 치바 특수화학사제) 1.0 중량부를 에너지 복사 경화형 공중합체의 고형분 100 중량부와 혼합하여, 결과 에너지 복사 경화성 점착제를 얻었다.
110㎛ 두께의 폴리에틸렌 필름(영률(Young's modulus)×두께=14.3kg/cm)을 에너지 복사 경화성 점착제로 도포하여 건조후 도포 두께가 20㎛가 되도록 하였다. 100℃에서 1분간 건조하여 점착제 시트를 얻었다.
(2) 다이싱 테잎:
Adwill D-628(110㎛ 두께의 폴리올레핀 기재 및 20㎛ 두께의 에너지 복사 경화성 점착제층, 린텍사제)
(3) 다이싱/다이 본드 시트:
Adwill LE-5000 (100㎛ 두께의 폴리올레핀 기재 및 20㎛ 두께의 열경화성 접착제층, 린텍사제), 또는
열가소성 폴리이미드 시트(25㎛ 두께의 폴리에틸렌나프탈레이트 기재 및 20㎛ 두께의 열가소성 폴리이미드 접착제층)
(4) 설치용 테잎:
Adwill D-650 (110㎛ 두께의 폴리올레핀 기재 및 20㎛ 두께의 에너지 복사 경화성 점착제층, 린텍사제)
(5) 이면 연삭용 표면 보호 테잎
Adwill E-6142S (110㎛ 두께의 폴리올레핀 기재 및 30 ㎛ 두께의 에너지 복사 경화성 점착제층, 린텍사제)
실시예 1
직경 6인치 두께 700㎛의 실리콘 웨이퍼를 다이싱 테잎( Adwill D-628)에 접착시키고, 폭 35㎛의 블레이드를 사용한 웨이퍼 다이싱 기계(DAD 2H/6T, 디스토사제)를 사용하여, 절단 깊이가 400㎛이고 칩 크기가 5㎟의 조건으로 홈을 형성하였다. 이어서, 표면 보호 시트를 홈이 형성된 웨이퍼 표면에 부착시켰다. 다이싱 테잎을 박리하고, 이면 연삭용 기계(DFG 840, 디스코사제)를 사용하여 웨이퍼 두께가 80㎛가 될 때까지 웨이퍼 이면을 연삭하여 웨이퍼를 각각의 칩들로 분리하였다. 이후, 다이싱/다이 본드 시트(Adwill LE5000)를 웨이퍼(칩)의 연삭 이면에 부착하고, 표면 보호 시트를 자외선을 조사하여 박리하였다. 다이싱/다이 본드 시트에 자외선을 조사하고, 각각 분리된 실리콘칩들 사이에 놓여진 접착제층을 폭 30㎛의 블레이드를 사용한 웨이퍼 다이싱기계(DAD 2H/6T,디스코사제)를 사용하여 절단 깊이가 35㎛가 되도록 절단하였다. 마침내, 상기 분리된 각각의 실리콘 칩을 다이싱/다이 본드 시트로부터 픽업하고, 거기에 접착하는 다이싱/다이 본드 시트의 접착제층을 가진 실리콘 칩을 리드 프레임의 다이패드 부위에 직접 다이 결합시켰다. 소정의 경화조건(160℃에서 30분간)하에서 열경화하였다. 결과, 반도체 장치를 얻었다.
그 결과는 표 1에 나타낸다.
실시예 2
직경 6인치 두께 700㎛ 의 실리콘 웨이퍼를 다이싱 테잎( Adwill D-628)에 접착시키고, 폭 35㎛의 블레이드를 사용한 웨이퍼 다이싱 기계(DAD 2H/6T, 디스토사제)를 사용하여, 절단 깊이가 400㎛이고 칩 크기가 5㎟의 조건으로 홈을 형성하였다. 이어서, 표면 보호 시트를 홈이 형성된 웨이퍼 표면에 부착시켰다. 다이싱 테잎을 박리하고, 이면 연삭용 기계(DFG 840, 디스코사제) 를 사용하여 웨이퍼 두께가 80㎛가 될 때까지 웨이퍼 이면을 연삭하여 각각의 칩으로 웨이퍼를 분리시켰다. 이후, 다이싱/다이 본드 시트(열가소성 폴리이미드 시트)를 130℃정도로 가열하여 웨이퍼(칩)의 연삭 이면에 부착시키고, 표면 보호 시트를 박리하였다. 분리된 각각의 실리콘 칩들 사이에 놓여진 접착제층을 폭 30㎛의 블레이드를 사용한 웨이퍼 다이싱기계(DAD 2H/6T,디스코사제)를 사용하여, 절단 깊이가 35㎛가 되도록 절단하였다. 마침내, 상기 분리된 각각의 실리콘 칩을 다이싱/다이 본드 시트로부터 픽업하고, 거기에 접착하는 다이싱/다이 본드 시트의 접착제층을 가진 실리콘 칩을 150℃에서 리드 프레임의 다이패드 부분에 직접 다이결합시켰다. 결과, 반도체 장치를 얻었다.
그 결과는 표 1에 나타낸다.
비교예 1
직경 6인치 두께 700㎛의 실리콘 웨이퍼를 다이싱 테잎( Adwill D-628)에 접착시키고, 폭 35㎛의 블레이드를 사용한 웨이퍼 다이싱 기계(DAD 2H/6T, 디스토사제)를 사용하여, 절단 깊이가 400㎛이고 칩 크기가 5㎟의 조건으로 홈을 형성하였다. 이어서, 표면 보호 시트를 홈을 형성한 웨이퍼 표면에 부착시켰다. 다이싱 테잎을 박리하고, 이면 연삭용 기계(DFG 840, 디스코사제)를 사용하여 웨이퍼 두께가 80㎛가 될 때까지 웨이퍼 이면을 연삭하여 각각의 칩들로 웨이퍼를 분리시켰다. 이후, 상기 설치용 테잎(Adwill D-650)을 웨이퍼(칩)의 연삭 이면에 부착시키고, 표면 보호 시트를 박리하였다. 각각의 실리콘 칩들을 픽업하여 리드 프레임에 고착시키기 위하여 페이스트 접착제를 미리 도포해 놓은 다이 패드 부분에 결합시켰다. 소정의 경화조건하에서 열경화시켰다. 결과, 반도체 장치를 얻었다.
그 결과는 표 1에 나타낸다.
비교예 2
이면 연삭용 표면 보호테잎(Adwill E-6142S)를 직경 6인치 두께 700㎛의 실리콘 웨이퍼에 부착시키고, 이면 연삭용 기계(DFG 840, 디스토사제)를 사용하여, 웨이퍼 두께가 80㎛가 될 때까지 연삭하였다. 이면 연삭용 표면 보호 테잎을 박리하였다. 다이싱/다이 본드 시트(Adwill LE5000)를 웨이퍼의 연삭 이면에 접착시키고 자외선을 조사하였다. 폭 30㎛의 블레이드를 사용한 웨이퍼 다이싱기계(DAD 2H/6T,디스코사제)를 사용하여 절단 깊이가 115㎛, 칩 크기가 5㎟가 되도록 절단(다이싱)하였다. 결과 얻어진 접착제층을 가진 실리콘 칩들을 리드 프레임의 다이패드 부분과 직접 다이결합시켰다. 소정의 경화조건(160℃에서 30분간)하에서 열경화하였다. 결과, 반도체 장치를 얻었다.
그 결과는 표 1에 나타낸다.
와이어 밴딩 시험 패키지 균열 시험 칩핑 시험
배선 결합성 수율(%) 균열발생율(%) 칩 결함/균열 균열의 폭
실시예 1 좋음 100 0 없음 0
실시예 2 좋음 100 0 없음 0
비교예 1 나쁨 30 20 없음 0
비교예 2 좋음 100 0 존재 13~ 20
앞서 설명한 바와 같이, 본 발명에 따른 반도체 장치의 제조방법으로 박리의 칩에 대해 적량의 접착제층을 용이하게 형성할 수 있고, 이에 따라 칩 파손, 칩 균열 또는 패키지 균열을 방지하여, 생산성을 향상시킬 수 있다.

Claims (1)

  1. 반도체 회로가 장착된 표면 및 이면을 가지는 소정 두께의 웨이퍼를 제공하는 단계;
    웨이퍼 회로 표면으로부터 연장된, 웨이퍼의 두께보다 더 작은 절단 깊이의 홈들을 형성하는 단계;
    웨이퍼 회로 표면 위에 표면 보호 시트를 부착시키는 단계;
    웨이퍼 이면을 연삭하여 웨이퍼의 두께를 감소시키고, 결과 그 사이 공간으로 웨이퍼를 각각의 칩들로 분리하는 단계;
    웨이퍼의 연삭 이면 위에 다이싱/다이 본드 시트를 부착하고, 상기 다이싱/다이 본드 시트가 기재 및 그 위에 놓여지는 접착제층을 포함하며, 상기 접착제층이 웨이퍼의 연삭 이면과 접촉되도록 접착시키는 단계;
    표면 보호 시트를 웨이퍼 회로 표면으로 부터 박리하여 다이싱/다이 본드 시트의 접착제층이 이웃하는 각각의 칩사이 공간에 노출되도록 하는 단계;
    노출된 다이싱/다이 본드 시트의 접착제층을 절단하는 단계;
    절단 접착제층이 접착된 각각의 칩들을 다이싱/다이 본드 시트의 기재로부터 분리하는 단계; 및
    소정의 기부상에 접착제층으로 각각의 칩들을 고착시키는 단계;
    를 포함하는 반도체 장치의 제조방법.
KR1020000070870A 1999-11-30 2000-11-27 반도체 장치의 제조방법 KR100655035B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP34033499A JP4409014B2 (ja) 1999-11-30 1999-11-30 半導体装置の製造方法
JP1999-340334 1999-11-30

Publications (2)

Publication Number Publication Date
KR20010051970A true KR20010051970A (ko) 2001-06-25
KR100655035B1 KR100655035B1 (ko) 2006-12-07

Family

ID=18335954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000070870A KR100655035B1 (ko) 1999-11-30 2000-11-27 반도체 장치의 제조방법

Country Status (10)

Country Link
US (1) US6656819B1 (ko)
EP (1) EP1107299B1 (ko)
JP (1) JP4409014B2 (ko)
KR (1) KR100655035B1 (ko)
CN (1) CN1168132C (ko)
DE (1) DE60028912T2 (ko)
HK (1) HK1035261A1 (ko)
MY (1) MY125340A (ko)
SG (1) SG90205A1 (ko)
TW (1) TW487981B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101327528B1 (ko) * 2012-06-14 2013-11-08 주식회사 케이엔제이 웨이퍼 칩 연마방법

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4649745B2 (ja) 2001-02-01 2011-03-16 ソニー株式会社 発光素子の転写方法
JP4669162B2 (ja) * 2001-06-28 2011-04-13 株式会社ディスコ 半導体ウェーハの分割システム及び分割方法
US6686225B2 (en) * 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
JP2003045901A (ja) * 2001-08-01 2003-02-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003077940A (ja) * 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP3892703B2 (ja) 2001-10-19 2007-03-14 富士通株式会社 半導体基板用治具及びこれを用いた半導体装置の製造方法
TWI241674B (en) 2001-11-30 2005-10-11 Disco Corp Manufacturing method of semiconductor chip
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
US7042072B1 (en) * 2002-08-02 2006-05-09 Amkor Technology, Inc. Semiconductor package and method of manufacturing the same which reduces warpage
JP4307825B2 (ja) 2002-08-28 2009-08-05 リンテック株式会社 半導体ウエハの保護構造、半導体ウエハの保護方法、これらに用いる積層保護シートおよび半導体ウエハの加工方法
WO2004047057A1 (ja) * 2002-11-19 2004-06-03 Ishikawa Seisakusho,Ltd. 画素制御素子の選択転写方法、画素制御素子の選択転写方法に使用される画素制御素子の実装装置、画素制御素子転写後の配線形成方法、及び、平面ディスプレイ基板
JP4599075B2 (ja) * 2003-03-26 2010-12-15 株式会社東芝 半導体製造装置及び半導体装置の製造方法
JP2004311576A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
JP2004319045A (ja) * 2003-04-18 2004-11-11 Lintec Corp 光ディスク製造用シートおよび光ディスク
JP4234630B2 (ja) * 2003-05-29 2009-03-04 古河電気工業株式会社 貫通構造を有する薄膜化回路基板の製造方法と保護用粘着テープ
MY142246A (en) * 2003-06-10 2010-11-15 Hitachi Chemical Co Ltd Adhesive film and process for preparing the same as well as adhesive sheet and semiconductor device
JP2005019571A (ja) * 2003-06-24 2005-01-20 Canon Inc チップの実装方法及び実装基板の製造装置
GB2404280B (en) 2003-07-03 2006-09-27 Xsil Technology Ltd Die bonding
US20050023682A1 (en) * 2003-07-31 2005-02-03 Morio Nakao High reliability chip scale package
US7183137B2 (en) * 2003-12-01 2007-02-27 Taiwan Semiconductor Manufacturing Company Method for dicing semiconductor wafers
TWI320583B (en) * 2003-12-26 2010-02-11 Advanced Semiconductor Eng Process for backside grinding a bumped wafer
JP4165467B2 (ja) * 2004-07-12 2008-10-15 セイコーエプソン株式会社 ダイシングシート、半導体装置の製造方法
JP4690697B2 (ja) * 2004-11-01 2011-06-01 古河電気工業株式会社 半導体チップの製造方法
TWI287838B (en) * 2004-11-11 2007-10-01 Yamaha Corp Semiconductor device, semiconductor wafer, chip size package, and methods of manufacturing and inspection therefor
US8124455B2 (en) * 2005-04-02 2012-02-28 Stats Chippac Ltd. Wafer strength reinforcement system for ultra thin wafer thinning
TWI267133B (en) * 2005-06-03 2006-11-21 Touch Micro System Tech Method of segmenting a wafer
CN100382281C (zh) * 2005-06-14 2008-04-16 探微科技股份有限公司 晶片切割的方法
JP4791843B2 (ja) * 2006-02-14 2011-10-12 株式会社ディスコ 接着フィルム付きデバイスの製造方法
JP4874769B2 (ja) * 2006-11-14 2012-02-15 株式会社東芝 表面保護テープ及びこの表面保護テープを用いた半導体装置の製造方法
SG148884A1 (en) * 2007-06-15 2009-01-29 Micron Technology Inc Method and system for removing tape from substrates
JP2009231779A (ja) * 2008-03-25 2009-10-08 Lintec Corp 半導体装置の製造方法
JP4640498B2 (ja) * 2008-12-11 2011-03-02 ソニー株式会社 素子の転写方法、素子配置基板、並びにデバイス及びその製造方法
JP5426314B2 (ja) * 2009-10-19 2014-02-26 株式会社ディスコ 半導体デバイスの製造方法
KR101221871B1 (ko) * 2009-12-07 2013-01-15 한국전자통신연구원 반도체 소자의 제조방법
CN102244039B (zh) * 2010-05-11 2014-02-05 扬州杰利半导体有限公司 一种半导体晶片的裂片方法
JP5158896B2 (ja) * 2010-08-09 2013-03-06 古河電気工業株式会社 半導体チップの製造方法
JP2013105834A (ja) * 2011-11-11 2013-05-30 Hitachi Chemical Co Ltd 半導体装置の製造方法、半導体装置及び電子部品
JP5976326B2 (ja) 2012-01-25 2016-08-23 日東電工株式会社 半導体装置の製造方法、及び、当該半導体装置の製造方法に用いられる接着フィルム
JP2014033177A (ja) * 2012-07-12 2014-02-20 Denso Corp 半導体装置の製造方法
US20160013089A1 (en) * 2013-03-04 2016-01-14 Nitto Denko Corporation Semiconductor device production method, sheet-shaped resin composition, dicing tape-integrated sheet-shaped resin composition
JP5731080B2 (ja) * 2013-03-28 2015-06-10 古河電気工業株式会社 粘着テープおよびウエハ加工用テープ
CN104979187A (zh) * 2014-04-02 2015-10-14 中芯国际集成电路制造(上海)有限公司 晶圆的分割方法
KR102341732B1 (ko) 2015-01-30 2021-12-23 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US11024954B2 (en) * 2018-05-14 2021-06-01 Mediatek Inc. Semiconductor package with antenna and fabrication method thereof
US20190348747A1 (en) 2018-05-14 2019-11-14 Mediatek Inc. Innovative air gap for antenna fan out package
US11043730B2 (en) 2018-05-14 2021-06-22 Mediatek Inc. Fan-out package structure with integrated antenna
KR20230117446A (ko) * 2020-12-17 2023-08-08 이나리 테크놀로지 에스디엔 비에이치디 반도체 물품의 제조방법 및 그 시스템

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112345A (ja) * 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
JPS63148655A (ja) * 1986-12-12 1988-06-21 Nec Corp 半導体素子の製造方法
JPS63164336A (ja) * 1986-12-26 1988-07-07 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH0715087B2 (ja) 1988-07-21 1995-02-22 リンテック株式会社 粘接着テープおよびその使用方法
US5762744A (en) * 1991-12-27 1998-06-09 Rohm Co., Ltd. Method of producing a semiconductor device using an expand tape
JPH05335411A (ja) 1992-06-02 1993-12-17 Toshiba Corp ペレットの製造方法
JP3483161B2 (ja) 1994-08-11 2004-01-06 リンテック株式会社 粘接着テープおよびその使用方法
JPH08239639A (ja) 1995-03-02 1996-09-17 Sekisui Chem Co Ltd 粘着剤組成物及びそれを用いた粘着加工品
JPH0967558A (ja) 1995-08-31 1997-03-11 Lintec Corp ウェハダイシング・接着用シート
JPH09100450A (ja) 1995-10-03 1997-04-15 Lintec Corp 粘接着テープおよびその使用方法
CN1157310A (zh) 1995-11-22 1997-08-20 琳得科株式会社 粘合剂组合物和粘合片
JP4094080B2 (ja) 1995-11-22 2008-06-04 リンテック株式会社 接着剤組成物および接着シート
JPH09213662A (ja) 1996-01-31 1997-08-15 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
US6083811A (en) * 1996-02-07 2000-07-04 Northrop Grumman Corporation Method for producing thin dice from fragile materials
JPH10231602A (ja) 1997-02-19 1998-09-02 Dantani Plywood Co Ltd 補強材埋め込み型木製手摺り
JPH10337823A (ja) * 1997-04-11 1998-12-22 Lintec Corp 基材および該基材を用いた粘着テープ
JPH1140520A (ja) * 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JP2001523046A (ja) * 1997-11-11 2001-11-20 アービン・センサーズ・コーポレイション 回路を備える半導体ウェハをシンニングするための方法および同方法によって作られるウェハ
DE19811115A1 (de) * 1998-03-14 1999-09-16 Stromberg Michael Verfahren zur Behandlung von Wafern beim Dünnen und Sägen
JPH11305673A (ja) 1998-04-17 1999-11-05 Nippon Columbia Co Ltd 表示装置
JP3410371B2 (ja) 1998-08-18 2003-05-26 リンテック株式会社 ウエハ裏面研削時の表面保護シートおよびその利用方法
EP1026735A3 (en) 1999-02-03 2004-01-02 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
JP2000195826A (ja) * 2000-01-01 2000-07-14 Toshiba Corp ウェ―ハの分割方法及び半導体装置の製造方法
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101327528B1 (ko) * 2012-06-14 2013-11-08 주식회사 케이엔제이 웨이퍼 칩 연마방법

Also Published As

Publication number Publication date
US6656819B1 (en) 2003-12-02
TW487981B (en) 2002-05-21
KR100655035B1 (ko) 2006-12-07
CN1168132C (zh) 2004-09-22
EP1107299B1 (en) 2006-06-21
JP4409014B2 (ja) 2010-02-03
DE60028912T2 (de) 2007-02-15
SG90205A1 (en) 2002-07-23
EP1107299A2 (en) 2001-06-13
HK1035261A1 (en) 2001-11-16
DE60028912D1 (de) 2006-08-03
CN1298204A (zh) 2001-06-06
JP2001156027A (ja) 2001-06-08
EP1107299A3 (en) 2004-06-16
MY125340A (en) 2006-07-31

Similar Documents

Publication Publication Date Title
KR100655035B1 (ko) 반도체 장치의 제조방법
US6558975B2 (en) Process for producing semiconductor device
JP3410202B2 (ja) ウェハ貼着用粘着シートおよびこれを用いた半導体装置の製造方法
JP3553551B2 (ja) 半導体ウェハを用いた半導体装置の製造方法
US7354802B1 (en) Thermal release wafer mount tape with B-stage adhesive
US5476565A (en) Dicing-die bonding film
KR101017731B1 (ko) 다이싱 시트를 갖는 접착 필름 및 그 제조 방법
KR101749762B1 (ko) 칩 보유 지지용 테이프, 칩 형상 워크의 보유 지지 방법, 칩 보유 지지용 테이프를 사용한 반도체 장치의 제조 방법, 및 칩 보유 지지용 테이프의 제조 방법
JPH11204551A (ja) 半導体装置の製造方法
JP2004356412A (ja) ダイシング・ダイボンドフィルム
JP2011187571A (ja) ダイシング・ダイボンドフィルム
JP2006261529A (ja) フリップチップ実装用アンダーフィルテープおよび半導体装置の製造方法
US20070057410A1 (en) Method of fabricating wafer chips
KR101019756B1 (ko) 비자외선형 다이접착필름 및 제조방법
JP2005209940A (ja) 半導体装置の製造方法
JP4394109B2 (ja) 半導体装置の製造方法
JP2001156028A (ja) 半導体装置の製造方法
CN214693974U (zh) 柔性芯片粘接膜和柔性芯片的封装结构
JP3523947B2 (ja) ウェハ貼着用粘着シートおよびこれを用いた半導体装置の製造方法並びにその半導体装置
KR20020063673A (ko) 경화형 웨이퍼 실장 테이프를 이용한 플립 칩 패키지제조방법
JP2003086538A (ja) 半導体チップの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191118

Year of fee payment: 14