JP2003086538A - 半導体チップの製造方法 - Google Patents
半導体チップの製造方法Info
- Publication number
- JP2003086538A JP2003086538A JP2001277398A JP2001277398A JP2003086538A JP 2003086538 A JP2003086538 A JP 2003086538A JP 2001277398 A JP2001277398 A JP 2001277398A JP 2001277398 A JP2001277398 A JP 2001277398A JP 2003086538 A JP2003086538 A JP 2003086538A
- Authority
- JP
- Japan
- Prior art keywords
- dicing
- adhesive layer
- semiconductor wafer
- semiconductor chip
- dicing tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 半導体チップの製造方法におけるダイシング
工程において、ウエハ裏面のチッピング現象及び半導体
チップのクラックの発生を防止する。 【解決手段】 テープ基材１０４と半導体ウエハ１０１
を保持する粘着層１０３とを有するダイシングテープ１
０５に、前記半導体ウエハ１０１を貼り付けた後ダイシ
ング前に前記粘着層１０３を硬化させ、この状態で前記
半導体ウエハ１０１をダイシングし、その後前記半導体
ウエハ１０１と前記ダイシングテープ１０５との剥離前
に前記粘着層１０３の接着力を低下させて、前記ダイシ
ングテープ１０５から半導体チップを剥離する。
工程において、ウエハ裏面のチッピング現象及び半導体
チップのクラックの発生を防止する。 【解決手段】 テープ基材１０４と半導体ウエハ１０１
を保持する粘着層１０３とを有するダイシングテープ１
０５に、前記半導体ウエハ１０１を貼り付けた後ダイシ
ング前に前記粘着層１０３を硬化させ、この状態で前記
半導体ウエハ１０１をダイシングし、その後前記半導体
ウエハ１０１と前記ダイシングテープ１０５との剥離前
に前記粘着層１０３の接着力を低下させて、前記ダイシ
ングテープ１０５から半導体チップを剥離する。
Description
【０００１】
【発明の属する技術分野】本発明は、ダイシングテープ
を用いた半導体チップの製造方法に関し、特に半導体ウ
エハのダイシング工程に適用して有効な技術に関するも
のである。
を用いた半導体チップの製造方法に関し、特に半導体ウ
エハのダイシング工程に適用して有効な技術に関するも
のである。
【０００２】
【従来の技術】従来、半導体装置の製造工程において
は、通常、半導体ウエハの一主面に回路素子を形成後、
回路素子形成面の反対面を研削して所定の厚さにするバ
ックグラインド（ＢＧ）、個々の半導体チップに分割す
るダイシングが行われる。
は、通常、半導体ウエハの一主面に回路素子を形成後、
回路素子形成面の反対面を研削して所定の厚さにするバ
ックグラインド（ＢＧ）、個々の半導体チップに分割す
るダイシングが行われる。
【０００３】前記ＢＧ工程後のダイシング工程において
は、図４に示すように、半導体ウエハ１０１のＢＧ研削
面とダイシングテープ１０５の粘着層１０３が接するよ
うに貼り付けられ、ダイシング時にダイシングテープ１
０５および半導体ウエハ１０１が動かないようにキャリ
ア冶具１０２が取り付けられる（ウエハマウント）。
は、図４に示すように、半導体ウエハ１０１のＢＧ研削
面とダイシングテープ１０５の粘着層１０３が接するよ
うに貼り付けられ、ダイシング時にダイシングテープ１
０５および半導体ウエハ１０１が動かないようにキャリ
ア冶具１０２が取り付けられる（ウエハマウント）。
【０００４】
【発明が解決しようとする課題】本発明者は、前記従来
技術を検討した結果、以下の問題点を見い出した。
技術を検討した結果、以下の問題点を見い出した。
【０００５】前述の従来のダイシング工程では、図４に
示すように、ダイシングブレード４０１により半導体ウ
エハ１０１は完全に切断される。
示すように、ダイシングブレード４０１により半導体ウ
エハ１０１は完全に切断される。
【０００６】しかし、前記粘着層１０３は軟性粘着材で
あるため、ダイシング時にダイシングブレード４０１で
半導体ウエハ１０１下方に応力が働き、切断面にチッピ
ング４０２が発生する。特に、チップ積層型パッケージ
においては、半導体チップの厚さを薄くするためにＢＧ
工程においてウエハ厚は薄く加工されているため、裏面
チッピングを起点として、破損するという問題があっ
た。
あるため、ダイシング時にダイシングブレード４０１で
半導体ウエハ１０１下方に応力が働き、切断面にチッピ
ング４０２が発生する。特に、チップ積層型パッケージ
においては、半導体チップの厚さを薄くするためにＢＧ
工程においてウエハ厚は薄く加工されているため、裏面
チッピングを起点として、破損するという問題があっ
た。
【０００７】本発明の目的は、半導体チップの製造工程
における、ダイシング工程において、ダイシングテープ
のチッピング現象および半導体チップのクラックを防止
することが可能な技術を提供することにある。
における、ダイシング工程において、ダイシングテープ
のチッピング現象および半導体チップのクラックを防止
することが可能な技術を提供することにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
のとおりである。
発明のうち代表的なものの概要を簡単に説明すれば下記
のとおりである。
【００１０】第１の発明は、テープ基材と半導体ウエハ
を保持する粘着層とを有するダイシングテープに、前記
半導体ウエハを貼り付けた後ダイシング前に前記粘着層
を硬化させ、この状態で前記半導体ウエハをダイシング
し、その後前記半導体ウエハと前記ダイシングテープと
の剥離前に前記粘着層の接着力を低下させて、前記ダイ
シングテープから半導体チップを剥離する。
を保持する粘着層とを有するダイシングテープに、前記
半導体ウエハを貼り付けた後ダイシング前に前記粘着層
を硬化させ、この状態で前記半導体ウエハをダイシング
し、その後前記半導体ウエハと前記ダイシングテープと
の剥離前に前記粘着層の接着力を低下させて、前記ダイ
シングテープから半導体チップを剥離する。
【００１１】本発明によれば、半導体ウエハを貼り付け
た後ダイシング前に粘着層を硬化させかつ前記半導体ウ
エハと接着層との剥離前に接着力を低下させる材質から
なるダイシングテープを用いることにより、ダイシング
時の半導体ウエハの保持が強固になるため、チッピング
現象及び半導体チップのクラックの発生を防止すること
ができる。
た後ダイシング前に粘着層を硬化させかつ前記半導体ウ
エハと接着層との剥離前に接着力を低下させる材質から
なるダイシングテープを用いることにより、ダイシング
時の半導体ウエハの保持が強固になるため、チッピング
現象及び半導体チップのクラックの発生を防止すること
ができる。
【００１２】第２の発明は、第１の発明に記載のダイシ
ングテープの粘着層の材質は、熱で硬化する材料と紫外
線で接着力を低下させる材料とを混合してなる。
ングテープの粘着層の材質は、熱で硬化する材料と紫外
線で接着力を低下させる材料とを混合してなる。
【００１３】第３の発明は、一主面にダイシングエリア
で区画された複数の半導体チップ形成領域に回路素子が
形成された半導体ウエハを準備し、前記半導体ウエハの
回路素子形成面（表面）と反対側の面（裏面）をバック
グラインドし、ダイシングする半導体チップの製造方法
において、ダイシングテープの粘着層上に、半導体ウエ
ハの回路素子形成面と反対側の面を接するように、半導
体ウエハを載置する工程と、前記ダイシングテープの前
記粘着層を硬化させて、前記半導体ウエハをダイシング
する工程と、前記ダイシングテープの粘着層の接着力を
低下させて前記ダイシングテープから半導体チップを分
離する工程とを有する。
で区画された複数の半導体チップ形成領域に回路素子が
形成された半導体ウエハを準備し、前記半導体ウエハの
回路素子形成面（表面）と反対側の面（裏面）をバック
グラインドし、ダイシングする半導体チップの製造方法
において、ダイシングテープの粘着層上に、半導体ウエ
ハの回路素子形成面と反対側の面を接するように、半導
体ウエハを載置する工程と、前記ダイシングテープの前
記粘着層を硬化させて、前記半導体ウエハをダイシング
する工程と、前記ダイシングテープの粘着層の接着力を
低下させて前記ダイシングテープから半導体チップを分
離する工程とを有する。
【００１４】本発明によれば、半導体ウエハを貼り付け
た後ダイシング前に粘着層を硬化させかつ前記半導体ウ
エハと接着剤との剥離前に接着力を低下させる材質から
なるダイシングテープを用いることにより、ダイシング
時の半導体ウエハの保持が強固になるため、チッピング
現象及び半導体チップのクラックの発生を防止すること
ができる。
た後ダイシング前に粘着層を硬化させかつ前記半導体ウ
エハと接着剤との剥離前に接着力を低下させる材質から
なるダイシングテープを用いることにより、ダイシング
時の半導体ウエハの保持が強固になるため、チッピング
現象及び半導体チップのクラックの発生を防止すること
ができる。
【００１５】なお、実施の形態（実施例）を説明するた
めの全図において、同一機能を有するものは同一符号を
付け、その繰り返しの説明は省略する。
めの全図において、同一機能を有するものは同一符号を
付け、その繰り返しの説明は省略する。
【００１６】
【発明の実施の形態】（実施例１）本実施例１は、図１
に示すように、粘着層１０３と基材１０４により構成さ
れているダイシングテープを用いる。粘着層１０３は、
半導体ウエハ１０１を貼り付けた後ダイシング前に硬化
し、かつ前記半導体ウエハ１０１と粘着層１０３との剥
離時に接着力を低下させる材質からなる。例えば、前記
粘着層１０３の材質は、熱硬化性の性質を有する材料と
ＵＶ光の照射により接着力を低下させる材料とを混合し
て構成する。基材１０４としては、粘着層１０３の材質
に応じて、例えば、ポリエチレンテレフタレート、ポリ
塩化ビニル、ポリエチレン、ポリオレフィン、ポリプロ
ピレンを用いる。
に示すように、粘着層１０３と基材１０４により構成さ
れているダイシングテープを用いる。粘着層１０３は、
半導体ウエハ１０１を貼り付けた後ダイシング前に硬化
し、かつ前記半導体ウエハ１０１と粘着層１０３との剥
離時に接着力を低下させる材質からなる。例えば、前記
粘着層１０３の材質は、熱硬化性の性質を有する材料と
ＵＶ光の照射により接着力を低下させる材料とを混合し
て構成する。基材１０４としては、粘着層１０３の材質
に応じて、例えば、ポリエチレンテレフタレート、ポリ
塩化ビニル、ポリエチレン、ポリオレフィン、ポリプロ
ピレンを用いる。
【００１７】本実施例１の半導体装置の製造工程におけ
るダイシング工程のフローを図２を参照して説明する。
バックグラインド工程の終了した半導体ウエハ１０１
は、図１に示すように、ＢＧ研削面とダイシングテープ
１０５の粘着層１０３が接するように貼り付けられ、ダ
イシング時にダイシングテープ１０５および半導体ウエ
ハ１０１が動かないようにキャリア冶具１０２が取り付
けられる（ステップ２０１）。
るダイシング工程のフローを図２を参照して説明する。
バックグラインド工程の終了した半導体ウエハ１０１
は、図１に示すように、ＢＧ研削面とダイシングテープ
１０５の粘着層１０３が接するように貼り付けられ、ダ
イシング時にダイシングテープ１０５および半導体ウエ
ハ１０１が動かないようにキャリア冶具１０２が取り付
けられる（ステップ２０１）。
【００１８】次に、粘着層１０３を硬化させる（ステッ
プ２０２）。例えば、図１に示すように、接着層１０３
に熱を加えるために、ヒータ１０７を形成してもいい
し、ローラ１０５に加熱手段を設けてもよい。加熱温度
は、基材１０４の耐熱温度以下で粘着層１０３が硬化す
る温度とする。例えば、基材１０４の耐熱温度が１２０
度から１５０度の場合に、５０度から１００度が望まし
い。粘着層１０３を硬化させることにより、ダイシング
時の半導体ウエハ１０１の保持が強固になるため、裏面
チッピングを抑えられる。また、硬化させるだけで、接
着力は低下しないため、半導体チップの飛散は防止でき
る。
プ２０２）。例えば、図１に示すように、接着層１０３
に熱を加えるために、ヒータ１０７を形成してもいい
し、ローラ１０５に加熱手段を設けてもよい。加熱温度
は、基材１０４の耐熱温度以下で粘着層１０３が硬化す
る温度とする。例えば、基材１０４の耐熱温度が１２０
度から１５０度の場合に、５０度から１００度が望まし
い。粘着層１０３を硬化させることにより、ダイシング
時の半導体ウエハ１０１の保持が強固になるため、裏面
チッピングを抑えられる。また、硬化させるだけで、接
着力は低下しないため、半導体チップの飛散は防止でき
る。
【００１９】次に、ＢＧ時に回路素子を保護していたＢ
Ｇシートが剥離される（ステップ２０３）。
Ｇシートが剥離される（ステップ２０３）。
【００２０】次に、ダイシングされ、個々の半導体チッ
プに分割される（ステップ２０４）。前記ステップ２０
２により、粘着層１０３が硬化しており、ウエハ保持が
強固であるため、裏面チッピングを抑えられる。また、
粘着層１０３がダイシングブレード４０１に付着しにく
くなり、ダイシングブレードの寿命が長くなる。
プに分割される（ステップ２０４）。前記ステップ２０
２により、粘着層１０３が硬化しており、ウエハ保持が
強固であるため、裏面チッピングを抑えられる。また、
粘着層１０３がダイシングブレード４０１に付着しにく
くなり、ダイシングブレードの寿命が長くなる。
【００２１】次に、前記半導体チップと粘着層１０３と
の接着力を低下させる（ステップ２０５）。例えば、紫
外線をダイシングテープ１０５の基材側から照射し、接
着層１０３の接着力を低下させる。紫外線の照射量は、
粘着層の接着力が充分に無くなる量とし、例えば５０ｍ
Ｗ／ｃｍ２から２００ｍＷ／ｃｍ２が望ましい。次に、
半導体チップは、ピックアップされ、ダイボンディング
により配線基板上に実装される（ステップ２０６）。前
記ステップ２０４のダイシング時にウエハ裏面チッピン
グが防止できるため、シリコン屑が減少する。そのた
め、シリコン屑による半導体チップのキズ防止も図れ
る。また、半導体チップの抗折強度の低下も防止でき
る。
の接着力を低下させる（ステップ２０５）。例えば、紫
外線をダイシングテープ１０５の基材側から照射し、接
着層１０３の接着力を低下させる。紫外線の照射量は、
粘着層の接着力が充分に無くなる量とし、例えば５０ｍ
Ｗ／ｃｍ２から２００ｍＷ／ｃｍ２が望ましい。次に、
半導体チップは、ピックアップされ、ダイボンディング
により配線基板上に実装される（ステップ２０６）。前
記ステップ２０４のダイシング時にウエハ裏面チッピン
グが防止できるため、シリコン屑が減少する。そのた
め、シリコン屑による半導体チップのキズ防止も図れ
る。また、半導体チップの抗折強度の低下も防止でき
る。
【００２２】次に、前記半導体チップの外部電極（パッ
ド）と配線基板上のリード（配線）とがワイヤーで電気
的に接続される（ステップ２０７）。
ド）と配線基板上のリード（配線）とがワイヤーで電気
的に接続される（ステップ２０７）。
【００２３】次に、前記半導体チップ、リード、ワイヤ
ーは樹脂でモールド（封止）される（ステップ２０
８）。以上の製造工程を経て半導体装置が製造される。
ーは樹脂でモールド（封止）される（ステップ２０
８）。以上の製造工程を経て半導体装置が製造される。
【００２４】前記ダイシング工程において、チッピング
現象および半導体チップのクラックの発生を防止できる
ので、歩留まりを向上できる。
現象および半導体チップのクラックの発生を防止できる
ので、歩留まりを向上できる。
【００２５】また、パッケージに実装されずに出荷され
る場合は、図３（ｂ）に示すように、冶具３０１のチッ
プ冶具３０４に、個々の半導体チップ（図示せず）が冶
具詰めされる。（ステップ２０９）。
る場合は、図３（ｂ）に示すように、冶具３０１のチッ
プ冶具３０４に、個々の半導体チップ（図示せず）が冶
具詰めされる。（ステップ２０９）。
【００２６】次に、個々の半導体チップは、チッピン
グ、クラックの有無などの外観検査が行われる（ステッ
プ２１０）。ダイシング工程において、チッピングおよ
びクラックの発生を防止が図られるので、チップ外観検
査における不良品発生が減少する。
グ、クラックの有無などの外観検査が行われる（ステッ
プ２１０）。ダイシング工程において、チッピングおよ
びクラックの発生を防止が図られるので、チップ外観検
査における不良品発生が減少する。
【００２７】次に、図3（ａ）に示すように、複数の半
導体チップが詰められた冶具３０１は積み重ねられ蓋３
０２がされ、押え冶具３０３により側面から固定され
る。そして、シリカゲル（図示せず）などを入れた袋に
入れられ、真空脱気される（ステップ２１１）。次に、
出荷される（ステップ２１２）。
導体チップが詰められた冶具３０１は積み重ねられ蓋３
０２がされ、押え冶具３０３により側面から固定され
る。そして、シリカゲル（図示せず）などを入れた袋に
入れられ、真空脱気される（ステップ２１１）。次に、
出荷される（ステップ２１２）。
【００２８】以上、本発明者によってなされた発明を、
実施例に基づき具体的に説明したが、本発明は、前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは無論であ
る。
実施例に基づき具体的に説明したが、本発明は、前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは無論であ
る。
【００２９】例えば、図２に示すフローにおいて、ステ
ップ２０２の加熱は、ＢＧシート剥離（ステップ２０
３）後に行っても良い。この場合、粘着層１０３と基材
１０４からなるダイシングテープの下方からヒータによ
り加熱して、前記粘着層１０３を硬化させる。
ップ２０２の加熱は、ＢＧシート剥離（ステップ２０
３）後に行っても良い。この場合、粘着層１０３と基材
１０４からなるダイシングテープの下方からヒータによ
り加熱して、前記粘着層１０３を硬化させる。
【００３０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡潔に説明すれば、ダ
イシング時の半導体ウエハ裏面のチッピング現象及び半
導体チップのクラックの発生を抑えることができるの
で、歩留まりを向上できる。
的なものによって得られる効果を簡潔に説明すれば、ダ
イシング時の半導体ウエハ裏面のチッピング現象及び半
導体チップのクラックの発生を抑えることができるの
で、歩留まりを向上できる。
【図１】本実施例１のダイシングテープを説明するため
の図である。
の図である。
【図２】本実施例１の半導体チップの製造方法における
ダイシング工程以降を示すフローチャートである。
ダイシング工程以降を示すフローチャートである。
【図３】本実施例１の半導体チップの出荷を説明するた
めの図である。
めの図である。
【図４】従来のダイシングを説明するための図である。
１０１…半導体ウエハ １０２…キャリア冶具
１０３…粘着層 １０４…基材
１０５…ダイシングテープ １０６…ローラ
１０７…ヒータ ３０１…冶具
３０２…蓋 ３０３…押え冶具
３０４…チップ冶具 ４０１…ダイシングブレ
ード ４０２…チッピング
ード ４０２…チッピング
Claims (3)
- 【請求項１】 テープ基材と半導体ウエハを保持する粘
着層とを有するダイシングテープに、前記半導体ウエハ
を貼り付けた後ダイシング前に、前記粘着層を硬化さ
せ、この状態で前記半導体ウエハをダイシングし、その
後前記半導体ウエハと前記ダイシングテープとの剥離前
に前記粘着層の接着力を低下させて、前記ダイシングテ
ープから、半導体チップを剥離することを特徴とする半
導体チップの製造方法。 - 【請求項２】 前記ダイシングテープの粘着層の材質
は、熱で硬化する材料と紫外線で接着力を低下させる材
料とを混合してなることを特徴とする請求項１に記載の
半導体チップの製造方法。 - 【請求項３】 一主面にダイシングエリアで区画された
複数の半導体チップ形成領域に回路素子が形成された半
導体ウエハを準備し、前記半導体ウエハの回路素子形成
面（表面）と反対側の面（裏面）をバックグラインド
し、ダイシングする半導体チップの製造方法において、
ダイシングテープの粘着層上に、半導体ウエハの回路素
子形成面と反対側の面を接するように、半導体ウエハを
載置する工程と、前記ダイシングテープの前記粘着層を
硬化させて、前記半導体ウエハをダイシングする工程
と、前記ダイシングテープの粘着層の接着力を低下させ
て前記ダイシングテープから半導体チップを分離する工
程とを有することを特徴とする半導体チップの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001277398A JP2003086538A (ja) | 2001-09-13 | 2001-09-13 | 半導体チップの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001277398A JP2003086538A (ja) | 2001-09-13 | 2001-09-13 | 半導体チップの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003086538A true JP2003086538A (ja) | 2003-03-20 |
Family
ID=19101927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001277398A Pending JP2003086538A (ja) | 2001-09-13 | 2001-09-13 | 半導体チップの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003086538A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0232181A (ja) * | 1988-07-21 | 1990-02-01 | Fsk Corp | 粘接着テープおよびその使用方法 |
| JPH10321563A (ja) * | 1997-05-16 | 1998-12-04 | Nitto Denko Corp | 半導体ウエハ保持シート及び半導体チップ形成方法 |
-
2001
- 2001-09-13 JP JP2001277398A patent/JP2003086538A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0232181A (ja) * | 1988-07-21 | 1990-02-01 | Fsk Corp | 粘接着テープおよびその使用方法 |
| JPH10321563A (ja) * | 1997-05-16 | 1998-12-04 | Nitto Denko Corp | 半導体ウエハ保持シート及び半導体チップ形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7122447B2 (en) | Fabrication method of semiconductor circuit device | |
| KR100655035B1 (ko) | 반도체 장치의 제조방법 | |
| US6312800B1 (en) | Pressure sensitive adhesive sheet for producing a chip | |
| JP3485525B2 (ja) | 半導体装置の製造方法 | |
| JPH11204551A (ja) | 半導体装置の製造方法 | |
| JP3553551B2 (ja) | 半導体ウェハを用いた半導体装置の製造方法 | |
| JP5798834B2 (ja) | 半導体装置の製造方法 | |
| TWI303870B (en) | Structure and mtehod for packaging a chip | |
| US6894380B2 (en) | Packaged stacked semiconductor die and method of preparing same | |
| JP2010135356A (ja) | ウエーハのダイシング方法 | |
| US7262114B2 (en) | Die attaching method of semiconductor chip using warpage prevention material | |
| JPH07263382A (ja) | ウェーハ固定用テープ | |
| US7749866B2 (en) | Method for sawing a wafer and method for manufacturing a semiconductor package by using a multiple-type tape | |
| JPH1174230A (ja) | 薄膜半導体装置の製造方法 | |
| CN214693974U (zh) | 柔性芯片粘接膜和柔性芯片的封装结构 | |
| JP2003086538A (ja) | 半導体チップの製造方法 | |
| JPH0917756A (ja) | 半導体用保護テープおよびその使用方法 | |
| JP2001156028A (ja) | 半導体装置の製造方法 | |
| JP4480701B2 (ja) | 半導体装置の製造方法 | |
| US20110294262A1 (en) | Semiconductor package process with improved die attach method for ultrathin chips | |
| JPH09283469A (ja) | 半導体装置の製造方法 | |
| JPH0621219A (ja) | 半導体装置の製造方法 | |
| JP2005026633A (ja) | 半導体パッケージの製造方法 | |
| JPH08181090A (ja) | 半導体素子の製造方法 | |
| JP2005045041A (ja) | 半導体パッケージおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080908 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110221 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110726 |