JPH08181090A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPH08181090A
JPH08181090A JP31871994A JP31871994A JPH08181090A JP H08181090 A JPH08181090 A JP H08181090A JP 31871994 A JP31871994 A JP 31871994A JP 31871994 A JP31871994 A JP 31871994A JP H08181090 A JPH08181090 A JP H08181090A
Authority
JP
Japan
Prior art keywords
tape
heat
silicon
silicon chip
shrinkable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31871994A
Other languages
English (en)
Inventor
Toyohiro Taya
谷 豊 宏 田
Seijiro Nakayama
山 清二郎 中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP31871994A priority Critical patent/JPH08181090A/ja
Publication of JPH08181090A publication Critical patent/JPH08181090A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【目的】 ダイシング時のチッピング等で発生した屑に
起因するＳｉチップの表面破損を防止することができる
半導体素子の製造方法を提供する。 【構成】 集積回路が形成されたＳｉウエハ１１の表面
に、熱収縮性テープ１３を貼り付けるテープ貼付工程
と、Ｓｉウエハ１１を切断してＳｉチップ１５を作製す
るダイシング工程と、加熱処理を施すことによってＳｉ
チップ１５の表面の熱収縮性テープ１３を収縮させ、こ
れにより集積回路内に形成されたボンディングパッド１
２を露出させるテープ処理工程と、露出したボンディン
グパット１２をリードフレームと結線する結線工程と、
収縮後の熱収縮性テープ１３を剥離することなくＳｉチ
ップ１５を封止する封止工程とを備える。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子の製造方法
に関するものであり、より詳細には、表面に集積回路が
形成された半導体ウエハから半導体素子を組み立てるた
めの製造方法に関するものである。
【０００２】
【従来の技術】周知のように、半導体素子の製造工程に
おいては、表面に集積回路が形成された半導体ウエハか
ら半導体素子を組み立てる工程が必要である。
【０００３】かかる組み立て工程の一従来例について、
図４を用いて説明する。
【０００４】図４（ａ）において、シリコンウエハ４１
の表面には、多数個の集積回路（図示せず）が形成され
ている。そして、各集積回路内には、複数のボンディン
グパッド４２がそれぞれ形成されている。
【０００５】半導体素子の組み立て工程においては、ま
ず、図４（ａ）に示したように、このシリコンウエハ４
１の裏面にダイシングテープ４３を貼り付ける。
【０００６】そして、シリコンウエハ４１をダイアモン
ドブレード等で切断することによって、図４（ｂ）に示
したような、シリコンチップ４４を作成する（ダイシン
グ工程）。このとき、ダイシングテープ４３は、完全に
は切断されない。したがって、各シリコンチップ４４
は、このダイシングテープ４３によってそのまま保持さ
れる。
【０００７】続いて、これらのシリコンチップ４４を、
ダイシングテープ４３に保持されたままの状態で、図４
（ｃ）に示したような移送装置の載置台４５に載置す
る。そして、各シリコンチップ４４を、１個ずつ、突き
上げピン４６でダイシングテープ４３側から突き上げな
がら、移送コレット４７に吸着させる。これにより、シ
リコンチップ４４は、ダイシングテープ４３から剥がさ
れて、移送コレット４７に吸着保持される。
【０００８】次に、この移送コレット４７によってシリ
コンチップ４４を移送し、さらに、図４（ｄ）に示した
ようなリードフレーム４８のダイパッド４８ａ上に固着
させる（ダイボンディング工程）。そして、このシリコ
ンチップ４４のボンディングパッド４２とリードフレー
ム４８とを、金或いはアルミニウム等のワイヤ４９で結
線する（ワイヤボンディング工程）。
【０００９】最後に、このシリコンチップ４４を樹脂モ
ールド等で封止し（図示せず）、シリコンチップの組み
立てを終了する。
【００１０】
【発明が解決しようとする課題】上述したような従来の
半導体素子の製造方法においては、シリコンウエハ４１
を切断する際に、ダイアモンドブレードの振動等のため
に、シリコンチップ４４の裏面側の切断面にチッピング
（端部の欠け）４４ａが発生する（図４（ｂ）参照）。
そして、このチッピング４４ａの発生に伴って、大きさ
が４０μｍ程度のシリコン屑（シリコンの破片）が生成
される。このシリコン屑は、突き上げピン４６でシリコ
ンチップ４４を突き上げる際に飛散し、その一部は他の
シリコンチップ４４の表面に付着してしまう。このた
め、シリコンチップ４４を移送コレット４７に吸着させ
たときに、シリコンチップ４４と移送コレット４７との
接触面にシリコン屑が付着している場合がある。かかる
場合には、この移送コレット４７の押圧力によって、シ
リコン屑がシリコンチップ４４の表面を破損させてしま
う。
【００１１】このようなシリコンチップ４４の表面破損
は、半導体素子の歩留りの低下や、品質および信頼性の
低下の原因となっていた。
【００１２】特に、近年は、半導体素子の高集積化等の
要因によってシリコンチップ４４のサイズが大型化して
いるため、これに伴って移送コレット４７も大型化して
おり、このため、移送コレット４７でシリコンチップ４
４を吸着保持させる際の接触面積も大きくなっている。
したがって、上述のようなシリコン屑に起因するシリコ
ンチップ４４の表面破損も生じやすくなっている。
【００１３】このような欠点の解決策としては、ダイシ
ング工程におけるチッピング４４ａの発生を抑制する方
法などが考えられる。例えば、ダイシング工程におい
て、シリコンウエハ４１を切断する方法としては、上述
のようにダイアモンドブレード等で完全に切断する方法
と、予め切削溝を形成した後で機械的に割る方法とがあ
るが、チッピング４４ａの発生を抑制するためには前者
を採用することが望ましい。
【００１４】しかしながら、チッピング４４ａの発生
は、多少の低減は可能であっても、完全に無くすことは
不可能である。したがって、シリコン屑に起因するシリ
コンチップ４４の表面破損を完全に無くすことは、チッ
ピング４４ａの発生を抑えることによっては、事実上不
可能である。
【００１５】本発明は、このような従来技術の欠点に鑑
みてなされたものであり、ダイシング時のチッピング等
で発生した屑に起因する半導体チップの表面破損を防止
することができる半導体素子の製造方法を提供すること
を目的とする。
【００１６】
【課題を解決するための手段】本発明に係る半導体素子
の製造方法は、集積回路が形成された半導体ウエハの表
面に、所定の処理で収縮する保護テープを貼り付けるテ
ープ貼付工程と、前記半導体ウエハを切断して半導体チ
ップを作製するダイシング工程と、前記所定の処理を施
すことによって前記半導体チップの表面の前記保護テー
プを収縮させ、これにより前記集積回路内に形成された
ボンディングパッドを露出させるテープ処理工程と、露
出した前記ボンディングパットを外部リードと結線する
結線工程と、収縮後の前記保護テープを剥離することな
く前記半導体チップを封止する封止工程と、を備えたこ
とを特徴とする。
【００１７】
【作用】本発明では、半導体ウエハに予め保護テープを
貼り付けた後でダイシングを行い、この保護テープを所
定の処理で収縮させることによってボンディングパッド
を露出させてから結線を行うこととしたので、ダイシン
グ時のチッピングによる屑が後の工程で半導体チップの
表面に付着したとしても、この半導体チップの表面を保
護テープによって保護することができる。
【００１８】また、この保護テープは剥離しないことと
し、結線前に収縮させてボンディングパッドを露出させ
るだけなので、ダイシング工程後の各工程（結線工程や
封止工程等）で発生する屑や塵等からも半導体チップを
保護することができる。
【００１９】
【実施例】以下、本発明の実施例について、図面を用い
て説明する。
【００２０】（実施例１）図１および図２は、本実施例
（請求項１、３、４に対応する）に係る半導体素子の製
造方法を説明するための断面工程図である。
【００２１】図１（ａ）において、従来の場合（図４参
照）と同様、シリコンウエハ１１の表面には、多数個の
集積回路（図示せず）が形成されている。そして、各集
積回路内には、複数のボンディングパッド１２がそれぞ
れ形成されている。 まず、図１（ａ）に示したように、このシリコンウエ
ハ１１の表面に、熱収縮性テープ１３（本発明の「保護
テープ」に相当する）を貼り付ける（テープ貼付工
程）。 続いて、図１（ｂ）に示したように、このシリコンウ
エハ１１の裏面にダイシングテープ１４を貼り付ける。 そして、シリコンウエハ１１をダイアモンドブレード
等で切断することによって、図１（ｃ）に示したよう
な、シリコンチップ１５を作製する（ダイシング工
程）。このとき、熱収縮性テープ１３はシリコンチップ
１５ごとに完全に切断されるが、ダイシングテープ１４
は完全には切断されない。したがって、各シリコンチッ
プ１５は、表面を熱収縮性テープ１３で完全に覆われた
状態で、ダイシングテープ１４によって保持されてい
る。
【００２２】また、このダイシング工程においては、シ
リコンチップ１５の裏面側の切断面にチッピング１５ａ
が発生する。そして、これにより、シリコン屑１５ｂが
生成される。このシリコン屑１５ｂの大部分は、ダイシ
ング終了時には、ダイシングテープ１４にそのまま付着
している。 続いて、これらのシリコンチップ１５を、ダイシング
テープ１４に保持されたままの状態で、図１（ｄ）に示
したような移送装置の載置台１６に載置する。そして、
従来の製造方法と同様にして、各シリコンチップ１５
を、１個ずつ、突き上げピン１７でダイシングテープ１
４側から突き上げながら、移送コレット１８に吸着保持
させる。これにより、シリコンチップ１５を、ダイシン
グテープ１４から剥がすことができる。
【００２３】このとき、ダイシングテープ１４に付着し
たシリコン屑１５ｂが飛散し、その一部は他のシリコン
チップ１５の表面に付着する。このため、図１（ｄ）に
示したように、シリコンチップ１５と移送コレット１８
との接触面に、シリコン屑１５ｂが付着している場合が
ある。しかし、シリコンチップ１５の表面は熱収縮性テ
ープ１３によって保護されているので、シリコンチップ
１５の表面が破損することはない。 次に、この移送コレット１８を用いてシリコンチップ
１５を移送し、図２（ａ）に示したようなホットプレー
ト２１に載置する。そして、このホットプレート２１で
シリコンチップ１５を加熱することにより、熱収縮性テ
ープ１３に対する加熱処理を行う（テープ処理工程）。
【００２４】ここで、この加熱処理は、２回の加熱工程
に分けて行うことが望ましい。すなわち、熱源を温度プ
ロファイル（時間と温度差）設定可能な機構を有したも
のとし、テープ収縮と固着とで温度を自動的に変更する
方式、又は、２回加熱方式で行う。例えば、熱収縮性テ
ープ１３としてゴム系基材を使用した場合であれば、こ
の加熱処理においては、まず、熱収縮性テープ１３を、
５０〜８０℃で加熱することにより、ダイボンディング
パッド１２が露出するまで熱収縮性テープ１３を収縮さ
せる（図２（ａ）参照；本発明の「第１の加熱工程」に
相当する）。そして、収縮した熱収縮性テープ１３を１
００℃以上で加熱することにより、収縮を停止させると
ともにシリコンチップ１５の表面に固着させる（本発明
の「第２の加熱工程」に相当する）。 続いて、このシリコンチップ１５を移送し、リードフ
レーム２２のダイパッド２２ａ上に、通常のダイボンデ
ィング技術を用いて固着させる。 そして、図２（ｂ）に示したように、上記工程で露
出させたボンディングパッド１２とリードフレーム２２
とを、通常のワイヤボンディング技術を用い、金或いは
アルミニウム等のワイヤ２３で結線する（結線工程）。 最後に、図２（ｃ）に示したように、このシリコンチ
ップ１５を、収縮後の熱収縮性テープ１３を剥離するこ
となく樹脂モールド２４等で封止し（封止工程）、シリ
コンチップの組み立てを終了する。
【００２５】このように、本実施例によれば、シリコン
チップ１５の表面を熱収縮性テープ１３によって保護す
ることとしたので、上記工程で発生したシリコン屑１
５ｂが上記工程でシリコンチップ１５の表面に付着し
たとしても、シリコンチップ１５の表面が破損すること
がない。したがって、半導体素子の歩留りの向上や品質
および信頼性の向上等を図ることができる。
【００２６】また、この熱収縮性テープ１３を剥離する
ことなくシリコンチップ１５の封止を行うこととしたの
で、シリコンチップ１５を、それ以降の工程〜に発
生する屑や塵等からも保護することができる。特に、本
実施例によれば、工程〜における集塵機等の取り付
け・メンテナンス等を不要にすることが可能であり、こ
れにより、工場での作業効率を向上させることができ
る。
【００２７】さらに、熱収縮性テープ１３を剥離するこ
ととした場合には、剥離後の熱収縮性テープ１３をシリ
コンチップから除去するための工程（例えば熱収縮性テ
ープ１３をガスで吹き飛ばす工程）が必要となるが、本
実施例では熱収縮性テープ１３を剥離することなくシリ
コンチップ１５の封止を行うこととしたので、工程数の
低減によるコストダウンを図ることができる。
【００２８】加えて、従来の製造工程では、フィラーが
発するα線からの保護のために、シリコンチップ１５に
ポリイミドコーティングを施す場合があったが、本実施
例によれば、熱収縮性テープ１３にα線遮蔽作用を持た
せた基材または粘着材を使用することによってポリイミ
ドコーティングを不要とし、コストダウンを図ることも
可能である。
【００２９】なお、本実施例では、本発明の「保護テー
プ」として熱収縮性テープ１３を使用した場合を例にと
って説明したが、保護テープは熱収縮性のものに限定さ
れるものではなく、なんらかの処理によって収縮させる
ことができるものであれば、使用することが可能であ
る。例えば、紫外線照射等の他の物理的処理や化学的処
理等によって収縮するテープを保護テープとして使用し
てもよい。
【００３０】また、本実施例では、熱収縮性テープ１３
としてをゴム系基材を使用したものを用いたが、熱収縮
性テープ１３の形成材料はこれに限定されるものではな
く、例えば塩化ビニル材、ポリオレフィン等の基材を使
用してもよい。この場合、テープ処理工程（上記工程
）における加熱温度は、基材として用いた材料によっ
て異なる。すなわち、基材の種類に応じた任意の加熱温
度で、熱収縮性テープ１３を収縮させるための加熱工程
と熱収縮性テープ１３の収縮を停止させてシリコンチッ
プ１５の表面に固着させるための加熱工程とを行えばよ
い。
【００３１】さらに、本実施例では、加熱処理をホット
プレート２１を用いて行うこととしたが（上記工程
）、加熱方法はこれに限定されるものではない。ま
た、ダイボンディング（上記工程）の前に加熱処理を
行うこととしたが、ダイボンディング後にリードフレー
ムごと加熱することとしてもよい。
【００３２】加えて、本実施例では半導体ウエハとして
シリコンウエハ１１を使用した場合を例にとって説明し
たが、ガリウムヒ素ウエハ等の他の種類の半導体ウエハ
にも本発明を適用できることは、もちろんである。
【００３３】（実施例２）次に、本発明の第２の実施例
について、図３を用いて説明する。
【００３４】本実施例は、請求項２に対応するテープ処
理工程を行っている点で、上述の実施例１と異なる。 まず、上述の実施例１と同様、シリコンウエハ１１の
表面に熱収縮性テープ１３を貼り付け（図１（ａ）参
照）、さらに、このシリコンウエハ１１の裏面にダイシ
ングテープ１４を貼り付ける（図１（ｂ）参照）。 そして、実施例１の場合と同様に、ダイシングテープ
１４が切断されないようにして、シリコンウエハ１１を
ダイアモンドブレード等で切断し、シリコンチップ１５
を作製する（図１（ｃ）参照）。 次に、シリコンチップ１５を、ダイシングテープ１４
に保持されたままの状態で移送装置の載置台１６に載置
し、突き上げピン１７でダイシングテープ１４側から突
き上げながら移送コレット１８に吸着させる（図１
（ｄ）参照）。これにより、ダイシングテープ１４がシ
リコンチップ１５から剥離される。 さらに、この移送コレット１８を用いてシリコンチッ
プ１５を移送し、図３（ａ）に示したようなホットプレ
ート３１に載置する。そして、治具３２で、シリコンチ
ップ１５の表面に貼り付けられた熱収縮性テープ１３
を、適当な圧力で押さえる。 そして、このホットプレート３１でシリコンチップ１
５を加熱することによって、熱収縮性テープ１３に対す
る加熱処理を行う。この加熱処理においても、実施例１
の場合と同様、ダイボンディングパッド１２が露出する
まで熱収縮性テープ１３を収縮させる加熱と、収縮を停
止させるとともにシリコンチップ１５の表面に固着させ
る加熱とを、順次行うことが望ましい。
【００３５】このようにして加熱処理を行った場合、図
３（ｂ）に示したように、熱収縮性テープ１３は、治具
３２との接触面の内側にまでは収縮しないので、熱収縮
性テープ１３収縮量を制御することができる。そして、
これにより、この熱収縮性テープ１３が必要以上に収縮
されて、シリコンチップ１５のトランジスタ回路等が露
出してしまうことを防止できる。 その後、治具３２を外してシリコンチップ１５を移送
し、実施例１と同様にして、リードフレーム２２のダイ
パッド２２ａに対するダイボンディングを行い、さら
に、ワイヤ２４を用いたワイヤボンディングでシリコン
チップ１５とリードフレーム２２とを結線する（図２
（ｂ）参照）。 最後に、実施例１と同様、シリコンチップ１５を、収
縮後の熱収縮性テープ１３を剥離することなく樹脂モー
ルド等で封止し（図２（ｄ）参照）、シリコンチップの
組み立てを終了する。
【００３６】このように、本実施例によれば、加熱処理
時に熱収縮性テープ１３を治具３２で押さえることとし
たので、この治具３２で熱収縮性テープ１３の収縮量を
制御することができ、したがって、この熱収縮性テープ
１３が必要以上に収縮されてしまうことを防止できる。
すなわち、本実施例は、例えば、熱収縮性テープ１３と
してポリフィレン基材を使用した場合などのように、保
護テープの収縮量が制御し難い場合に適している。
【００３７】また、シリコンチップ１５の表面が破損を
防止できること、屑や塵等から保護できること、熱収縮
性テープ１３を剥離することとした場合と比較して工程
数の低減等によるコストダウンを図れること、ポリイミ
ドコーティングを不要にできること等の効果は、上述の
実施例１の場合と同様である。
【００３８】さらに、本実施例は、本発明の「保護テー
プ」として熱収縮性テープ以外の収縮性テープを使用し
た場合に適用できる点や、加熱処理以外の加熱方法を使
用した場合に適用できる点、ガリウムヒ素ウエハ等の他
の種類の半導体ウエハにも適用できる点も、上述の実施
例１の場合と同様である。
【００３９】
【発明の効果】以上詳細に説明したように、本発明に係
る半導体素子の製造方法によれば、ダイシング時のチッ
ピング等によって発生した屑に起因する半導体チップの
表面破損を防止することができるので、半導体素子の歩
留りの向上や品質および信頼性の向上等を図ることがで
きる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）ともに、実施例１に係る半導体
素子の製造方法を説明するための断面工程図である。
【図２】（ａ）〜（ｃ）ともに、実施例１に係る半導体
素子の製造方法を説明するための断面工程図である。
【図３】（ａ），（ｂ）ともに、実施例２に係る半導体
素子の製造方法を説明するための断面工程図である。
【図４】（ａ）〜（ｄ）ともに、従来の半導体素子の製
造方法を説明するための断面工程図である。
【符号の説明】
１１ シリコンウエハ １２ ボンディングパッド １３ 熱収縮性テープ １４ ダイシングテープ １５ シリコンチップ １５ａ チッピング １５ｂ シリコン屑 １６ 載置台 １７ 突き上げピン １８ 移送コレット ２１，３１ ホットプレート ２２ リードフレーム ２２ａ リードフレームのダイパッド ２３ ワイヤ ３２ 治具
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/78 Ｐ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】集積回路が形成された半導体ウエハの表面
    に、所定の処理で収縮する保護テープを貼り付けるテー
    プ貼付工程と、 前記半導体ウエハを切断して半導体チップを作製するダ
    イシング工程と、 前記所定の処理を施すことによって前記半導体チップの
    表面の前記保護テープを収縮させ、これにより前記集積
    回路内に形成されたボンディングパッドを露出させるテ
    ープ処理工程と、 露出した前記ボンディングパットを外部リードと結線す
    る結線工程と、 収縮後の前記保護テープを剥離することなく前記半導体
    チップを封止する封止工程と、 を備えたことを特徴とする半導体素子の製造方法。
  2. 【請求項２】前記テープ処理工程において、前記保護テ
    ープを治具で押さえた状態で前記所定の処理を施すこと
    によって、この保護テープの収縮量を制御することを特
    徴とする請求項１記載の半導体素子の製造方法。
  3. 【請求項３】前記保護テープが熱収縮性テープであり、
    且つ、前記所定の処理が加熱処理であることを特徴とす
    る請求項１または２記載の半導体素子の製造方法。
  4. 【請求項４】前記加熱処理が、 前記熱収縮性テープを収縮させるための第１の加熱工程
    と、 前記熱収縮性テープの収縮を停止させるとともに前記半
    導体チップの表面に固着させるための第２の加熱工程
    と、 を有することを特徴とする請求項３記載の半導体素子の
    製造方法。
JP31871994A 1994-12-21 1994-12-21 半導体素子の製造方法 Pending JPH08181090A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31871994A JPH08181090A (ja) 1994-12-21 1994-12-21 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31871994A JPH08181090A (ja) 1994-12-21 1994-12-21 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPH08181090A true JPH08181090A (ja) 1996-07-12

Family

ID=18102210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31871994A Pending JPH08181090A (ja) 1994-12-21 1994-12-21 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPH08181090A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135795A (ja) * 1999-03-19 2008-06-12 Denso Corp 半導体装置およびその製造方法
KR20200103503A (ko) * 2019-02-25 2020-09-02 주식회사 신화전자 열을 가하지 않고 분석용 칩을 분리하는 시스템 및 그 작동 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135795A (ja) * 1999-03-19 2008-06-12 Denso Corp 半導体装置およびその製造方法
JP4636096B2 (ja) * 1999-03-19 2011-02-23 株式会社デンソー 半導体装置およびその製造方法
KR20200103503A (ko) * 2019-02-25 2020-09-02 주식회사 신화전자 열을 가하지 않고 분석용 칩을 분리하는 시스템 및 그 작동 방법

Similar Documents

Publication Publication Date Title
JP4151164B2 (ja) 半導体装置の製造方法
KR100337412B1 (ko) 저면보호막을가진반도체웨이퍼,집적회로디바이스및그제조방법
US6882036B2 (en) Apparatuses for forming thin microelectronic dies
US7122447B2 (en) Fabrication method of semiconductor circuit device
JPH11204551A (ja) 半導体装置の製造方法
US6750082B2 (en) Method of assembling a package with an exposed die backside with and without a heatsink for flip-chip
JP3262728B2 (ja) 半導体装置及びその製造方法
US10658240B1 (en) Semiconductor die singulation
JP2002043356A (ja) 半導体ウェーハ、半導体装置及びその製造方法
JP2000228465A (ja) 半導体装置及びその製造方法
JP4636096B2 (ja) 半導体装置およびその製造方法
JPH0917756A (ja) 半導体用保護テープおよびその使用方法
JPH1174230A (ja) 薄膜半導体装置の製造方法
JP2001060591A (ja) 半導体装置の製造方法
JPH0574934A (ja) 薄型チツプの形成方法
JPH08181090A (ja) 半導体素子の製造方法
TW201929103A (zh) 封裝結構及其製造方法
JP2001085453A (ja) 半導体装置の製造方法
JPH06204267A (ja) 半導体装置の製造方法
JPH0621219A (ja) 半導体装置の製造方法
JP3271762B2 (ja) 半導体装置の組立方法及び半導体装置
JP3330890B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH0563112A (ja) 半導体装置
JPH08279478A (ja) 半導体チップ製造方法
JPS5992536A (ja) 半導体装置の製造方法