JP2001156027A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001156027A
JP2001156027A JP34033499A JP34033499A JP2001156027A JP 2001156027 A JP2001156027 A JP 2001156027A JP 34033499 A JP34033499 A JP 34033499A JP 34033499 A JP34033499 A JP 34033499A JP 2001156027 A JP2001156027 A JP 2001156027A
Authority
JP
Japan
Prior art keywords
adhesive layer
chip
wafer
sheet
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34033499A
Other languages
English (en)
Other versions
JP4409014B2 (ja
Inventor
Takashi Sugino
野 貴 志 杉
Hideo Senoo
尾 秀 男 妹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Priority to JP34033499A priority Critical patent/JP4409014B2/ja
Priority to EP00310466A priority patent/EP1107299B1/en
Priority to DE60028912T priority patent/DE60028912T2/de
Priority to KR1020000070870A priority patent/KR100655035B1/ko
Priority to US09/723,083 priority patent/US6656819B1/en
Priority to SG200006870A priority patent/SG90205A1/en
Priority to TW089125281A priority patent/TW487981B/zh
Priority to MYPI20005582A priority patent/MY125340A/en
Priority to CNB001350781A priority patent/CN1168132C/zh
Publication of JP2001156027A publication Critical patent/JP2001156027A/ja
Priority to HK01105954A priority patent/HK1035261A1/xx
Application granted granted Critical
Publication of JP4409014B2 publication Critical patent/JP4409014B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】 【課題】 極薄チップの裏面に適当量の接着剤層を簡便
に形成することができ、チップの欠けやチップクラック
およびパッケージクラックの発生を防止でき、生産効率
の向上が可能な半導体装置の製造方法を提供すること。 【解決手段】 本発明に係る半導体装置の製造方法は、
半導体回路が形成されたウエハ表面からそのウエハ厚さ
よりも浅い切込み深さの溝を形成し、該回路面に表面保
護シートを貼着し、上記半導体ウエハの裏面研削をする
ことでウエハの厚みを薄くするとともに、最終的には個
々のチップへの分割を行い、研削面に、基材とその上に
形成された接着剤層とからなるダイシング・ダイボンド
シートを貼着し、該表面保護シートを剥離し、チップ間
に露出しているダイシング・ダイボンドシートの接着剤
層を切断し、該接着剤層をチップとともに、ダイシング
・ダイボンドシートの基材から剥離し、該接着剤層を介
して、チップを所定の基台上に固着することを特徴とし
ている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、さらに詳しくは極薄チップの裏面に適当量
の接着剤層を簡便に形成することができ、チップの欠け
やチップクラックおよびパッケージクラックの発生を防
止でき、生産効率の向上が可能な半導体装置の製造方法
に関する。
【０００２】
【従来の技術】近年、ＩＣカードの普及が進み、さらな
る薄型化が望まれている。このため、従来は厚さが３５
０μｍ程度であった半導体チップを、厚さ５０〜１００
μｍあるいはそれ以下まで薄くする必要が生じている。
このような薄型半導体チップは、ウエハの回路面に裏面
研削用表面保護テープを貼付して、ウエハ裏面を研削し
た後、ウエハをダイシングして得られるが、研削後のウ
エハ厚が薄くなるとダイシング時にチップの欠けやチッ
プクラックが発生しやすい。
【０００３】そこで、このようなチップの薄厚化を達成
する他の方法として、特開平５−３３５４１１号公報に
は、ウエハの表面側から所定深さの溝を形成した後、こ
の裏面側から研削する半導体チップの製造方法が開示さ
れている。また、同号公報には、裏面研削工程後、マウ
ンティング用テープに付着しているペレットをマウンテ
ィング用テープから分離してリードフレームに固着する
方法が開示されている。
【０００４】このような方法により得られるチップは、
極めて薄く、続く実装工程において破損しやすい。ま
た、従来マウンティング用テープに固定されている半導
体チップをピックアップし、基台上に固着する場合に
は、ディスペンサー法と呼ばれる方法や、フィルム状接
着剤を用いる方法が採られている。
【０００５】ディスペンサー法は、液状接着剤をディス
ペンサーにより、基台上のチップ固着予定位置に、所定
量塗布し、その上に半導体チップを圧着・固定する方法
である。しかしこの方法では、接着剤の塗出量の制御が
難しく、接着剤量が一定せず、品質にばらつきができ
る。また液状接着剤であるためブリード現象が起こるな
どの問題もある。接着剤のブリードが起こると、チップ
上面にまで接着剤がまき上がってしまったり、あるいは
半導体チップが傾くため、ワイヤーボンディング時に不
都合が生じる。また、樹脂封止の後に、高温状態下に置
かれた場合には、ブリードした接着剤から発生する揮発
性成分のために、パッケージクラックに至る場合もあ
る。
【０００６】フィルム状接着剤を用いる方法では、予め
基台上のチップ固着予定位置にチップとほぼ同一形状に
切断したフィルム状接着剤を貼付しておくか、あるいは
予めチップとほぼ同一形状に切断したフィルム状接着剤
をチップに貼付しておき、該フィルム状接着剤を介して
基台にチップを固着する。しかしこの方法では、フィル
ム状接着剤を、チップとほぼ同一形状に切断しておく準
備が必要であり、手間がかかるとともに、また、チップ
と同サイズの極めて小さなフィルム状接着剤をチップに
貼付する作業があり、煩雑でもある。
【０００７】さらに、上記何れの手段を採るとしても、
極薄にまで研削されて脆くなった微小なチップを取扱う
ため、僅かな操作ミスによってもチップが破損してしま
う。このため、特にチップ裏面に接着剤層を形成するた
めの簡便かつ確実な方法の開発が要請されている。
【０００８】
【発明が解決しようとする課題】本発明は、上記のよう
な従来技術に鑑みてなされたものであって、さらに詳し
くは極薄チップの裏面に適当量の接着剤層を簡便に形成
することができ、チップの欠けやチップクラックおよび
パッケージクラックの発生を防止でき、生産効率の向上
が可能な半導体装置の製造方法を提供することを目的と
している。
【０００９】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、半導体回路が形成されたウエハ表面から
そのウエハ厚さよりも浅い切込み深さの溝を形成し、該
回路面に表面保護シートを貼着し、上記半導体ウエハの
裏面研削をすることでウエハの厚みを薄くするととも
に、最終的には個々のチップへの分割を行い、研削面
に、基材とその上に形成された接着剤層とからなるダイ
シング・ダイボンドシートを貼着し、該表面保護シート
を剥離し、チップ間に露出しているダイシング・ダイボ
ンドシートの接着剤層を切断し、該接着剤層をチップと
ともに、ダイシング・ダイボンドシートの基材から剥離
し、該接着剤層を介して、チップを所定の基台上に固着
することを特徴としている。
【００１０】このような本発明によれば、半導体装置の
製造を効率よく行うことができる。
【００１１】
【発明の実施の形態】以下、図面を参照しながら、本発
明についてさらに具体的に説明する。 第１工程：半導体回路が形成されたウエハ１表面からそ
のウエハ厚さよりも浅い切込み深さの溝２を形成する。
より具体的には、複数の回路を区画するウエハ１の切断
位置に沿って所定の深さの溝２をウエハ１表面から削成
する（図１参照）。
【００１２】溝２の削成は、従来より用いられているウ
エハダイシング装置を用いて、適宜に切込み深さを調整
することにより行われる。この際、必要に応じ、従来よ
りウエハダイシング時に用いられているダイシングテー
プ等により、ウエハを固定しておいてもよい。ウエハ１
の厚さは、何ら限定されるものではないが、通常は３５
０〜８００μm程度であり、溝２の深さは、目的とする
チップの厚さに応じて適宜に設定され、通常は２０〜５
００μm程度である。また溝２の幅Ｗは、使用するダイ
シングブレードの幅と等しく通常は１０〜１００μm程
度である。
【００１３】第２工程：回路面に表面保護シート１０を
貼着する。具体的には、前記ウエハ１の表面全体を覆う
状態に表面保護シート１０を接着する（図２参照）。表
面保護シート１０は、基材１１上に、再剥離性接着剤層
１２が形成されてなり、所定の用に供した後、容易に剥
離できる性質を有する。また再剥離性接着剤層１２はエ
ネルギー線硬化型の接着剤からなるものであってもよ
い。エネルギー線硬化型接着剤は、エネルギー線の照射
前には充分な接着力で被着体を保持でき、エネルギー線
の照射により硬化し接着力を失い、容易に剥離できる性
質を有する。
【００１４】このような表面保護シート１０としては、
従来より各種物品の保護、半導体ウエハの加工等に用い
られてきた各種の保護シートが用いられる。特に本発明
においては、特願平１０−２３１６０２号明細書あるい
は特願平１１−３０５６７３号明細書等において、本願
出願人らが提案した表面保護シートが好ましく用いられ
る。
【００１５】第３工程：半導体ウエハ１の裏面研削をす
ることでウエハ１の厚みを薄くするとともに、最終的に
は個々のチップ３への分割を行う。具体的には、前記溝
２の底部を除去し、所定の厚さになるまでウエハの裏面
を研削して個々のチップ３に分割する（図３参照）。裏
面研削は従来より用いられている裏面研削装置により行
なわれる。
【００１６】第４工程：研削面にダイシング・ダイボン
ドシート２０を貼着し、表面保護シート１０を剥離除去
する（図４参照）。ダイシング・ダイボンドシート２０
は、基材２１とその上に形成された接着剤層２２とから
なり、接着剤層２２は、基材２１から剥離可能なように
形成されている。接着剤層２２は、室温条件または温和
な熱圧着条件でチップ３に貼着可能であり、チップ３に
貼着後、チップ３をピックアップすると、チップ３の裏
面に同伴して基材２１から剥離される。
【００１７】このようなダイシング・ダイボンドシート
２０としては、従来より半導体ウエハのダイシングおよ
びダイボンドに用いられてきた各種のシートが特に制限
されることなく用いられる。より具体的には、たとえば
特開平２−３２１８１号公報、特開平８−５３６５５号
公報、特開平８−２３９６３６号公報、特開平９−１０
０４５０号公報、特開平９−２０２８７２号公報等に記
載されている、エネルギー線硬化型粘着成分と熱硬化型
接着成分とを必須成分とする接着剤層を有するダイシン
グ・ダイボンドシート、あるいは特開平９−６７５５８
号公報に記載されている、ポリイミド系樹脂と、これと
相溶する含窒素有機化合物とからなる接着剤層を有する
ダイシング・ダイボンドシートなどを用いることができ
る。
【００１８】また上記の他にも、エポキシ樹脂、イミド
樹脂、アミド樹脂、シリコーン樹脂、アクリレート樹脂
及びその変性物、またはこれらの混合物からなる接着剤
層を有するダイシング・ダイボンドシートも適宜に使用
できる。上記のようなダイシング・ダイボンドシート２
０を研削面に貼付した後、表面保護シート１０を剥離す
る。表面保護シート１０の接着剤層がエネルギー線硬化
型接着剤からなる場合は、エネルギー線照射を行って接
着力を低下させてからシート１０の剥離を行う。
【００１９】第５工程：チップ間に露出しているダイシ
ング・ダイボンドシート２０の接着剤層を切断する（図
５参照）。表面保護シート１０を剥離することで、切断
分離された個々のチップ間に、ダイシング・ダイボンド
シート２０の接着剤層２２が露出する。この接着剤層２
２を、ダイシングブレード４で、完全に切断（フルカッ
ト）する。ダイシングブレード４の幅Ｗ１は、前記した
溝２の幅Ｗよりもやや狭く、具体的には、Ｗ１はＷの３
０〜９０％程度であることが望ましい。
【００２０】切込みの深さは、接着剤層２２をフルカッ
トできる程度で充分であるが、通常は基材２１の一部に
まで切込み、接着剤層２２の切断を完全に行うことが好
ましい。これにより、接着剤層２は、チップ３と略同一
の大きさ・形状に切断される。 第６工程：接着剤層２２をチップ３とともに、ダイシン
グ・ダイボンドシート２０の基材２１から剥離する（図
６参照）。接着剤層２２は、前述したように基材２１か
ら剥離可能に形成されている。したがって、チップ３を
ピックアップすると、チップ裏面に接着剤層２２が固着
された状態で、基材２１から剥離される。
【００２１】なお、接着剤層２２が前述したエネルギー
線硬化型粘着成分と熱硬化型接着成分とを必須成分とす
る接着剤からなる場合には、接着剤層２２にエネルギー
線照射を行った後、チップ３をピックアップすることが
好ましい。エネルギー線照射により接着剤層２２の接着
力が低下するため、接着剤層２２と基材２１との間での
剥離を良好に行うことができる。なお、エネルギー線の
照射は前記第５工程の前に行ってもよい。
【００２２】第７工程：該接着剤層２２を介して、チッ
プ３を所定の基台上に固着する（図示せず）。上記第６
工程により、チップ３の裏面には接着剤層２２が形成さ
れている。この接着剤層２２を介して、基台上にチップ
３を載置後、所要の手段により接着剤層２２に接着力を
発現させることで、チップ３を基台上に固着できる。接
着剤層２２が、前述したエネルギー線硬化型粘着成分と
熱硬化型接着成分とを必須成分とする接着剤からなる場
合には、加熱することで熱硬化型接着成分の接着性が発
現し、チップ３と基台とを強固に接着できる。また、ポ
リイミド系樹脂と、これと相溶する含窒素有機化合物と
からなる場合にも同様に、加熱することで、ポリイミド
系樹脂が硬化し、チップ３と基台とを強固に接着でき
る。
【００２３】さらに、接着剤層２２は、チップ３と略同
一形状の固形接着剤であるため、ブリードなどの問題が
起こらず、ワイヤボンディングの不良やパッケージクラ
ックの発生等を低減できる。
【００２４】
【発明の効果】以上説明してきたように、本発明に係る
半導体装置の製造方法によれば、極薄チップの裏面に適
当量の接着剤層を簡便に形成することができ、チップの
欠けやチップクラックおよびパッケージクラックの発生
を防止でき、生産効率の向上が可能になる。
【００２５】
【実施例】以下本発明を実施例により説明するが、本発
明はこれら実施例に限定されるものではない。なお、以
下において「チッピングテスト」、「ワイヤーボンディ
ングテスト」、「パッケージクラックテスト」は次の方
法で行った。 「チッピングテスト」実施例及び比較例の接着剤層付シ
リコンチップ50個の側面を光学顕微鏡を用いて、チップ
欠けやクラックなどの有無及びクラックの幅を測定し
た。 「ワイヤーボンディングテスト」実施例、比較例の半導
体装置100個を用いて、シリコンチップ上面のアルミパ
ッドとリードフレーム上の配線部間のワイヤーボンディ
ング性（接着剤のはみ出し、まき上がり及びブリードな
どによる不具合、歩留まり）を確認した。アルミパッド
部は、シリコンチップ端面から100μmの位置、配線のワ
イヤーボンド部は、シリコンチップの端面から500μmの
位置とした。 「パッケージクラックテスト」実施例、比較例の半導体
装置を所定の封止樹脂（ビフェニル型エポキシ樹脂）を
用いて、高圧封止する。175℃、6時間を要して、その樹
脂を硬化させ、100個のパッケージクラックテスト用パッ
ケージを得た。次いで、各々のパッケージを高温高湿度
下（85℃、85％RH）に168時間放置する。その後、VPS
（Vapor Phase Soldering 気相ハンダ付）と同等の環境
下（215℃）に１分間放置後、室温に戻した。これを3回
行った後、走査型超音波探傷機SAT（Scanning Acoustic
Tomography）で封止樹脂のクラックの有無を検査し
た。検査したパッケージ数（100個）に対し、クラック
が発生したパッケージ数の比率をパッケージクラック発
生率とする。
【００２６】また、以下の実施例および比較例で使用し
た表面保護シート、ダイシングテープ、ダイシング・ダ
イボンドシート、マウンティング用テープ、裏面研削用
表面保護テープは以下のとおりである。 （１）表面保護シートは次のようにして作製した。 「表面保護シートの作製」エネルギー線硬化型共重合体
としてブチルアクリレート６０重量部、メチルメタクリ
レート１０重量部、2-ヒドロキシエチルアクリレート３
０重量部からなる重量平均分子量３０００００のアクリ
ル系共重合体の２５％酢酸エチル溶液１００重量部とメ
タクリロイルオキシエチルイソシアナート７．０重量部
とを反応させ、該エネルギー線硬化型共重合体固形分１
００重量部に対して、架橋剤として０．５重量部の多価
イソシアナート化合物（コロネートＬ、日本ポリウレタ
ン工業社製））と、光重合開始剤として１．０重量部の
1-ヒドロキシシクロヘキシルフェニルケトン（イルガキ
ュア１８４、チバ・スペシァリティ・ケミカルズ社製）
を混合してエネルギー線硬化型粘着剤を得た。
【００２７】このエネルギー線硬化型粘着剤を、乾燥後
の塗布厚が２０μｍとなるように１１０μｍ厚のポリエ
チレンフィルム（ヤング率×厚さ＝１４．３kg／cm）に
塗布した後、１００℃で１分間乾燥し、表面保護シート
を得た。 （２）ダイシングテープ：Adwill D-628（ポリオレフィ
ン基材110μm厚、エネルギー線硬化型粘着剤層20μm
厚、リンテック社製） （３）ダイシング・ダイボンドシート：Adwill LE5000
（ポリオレフィン基材100μm厚、熱硬化型接着剤層20μ
m厚、リンテック社製）または熱可塑性ポリイミドシー
ト（ポリエチレンナフタレート基材25μm厚、熱可塑性
ポリイミド接着剤層20μm厚） （４）マウンティング用テープ Adwill D-650（ポリオレフィン基材110μm厚、エネルギ
ー線硬化型粘着剤層20μm厚、リンテック社製） （５）裏面研削用表面保護テープ：Adwill E-6142S（ポ
リオレフィン基材110μm厚、エネルギー線硬化型粘着剤
層30μm厚、リンテック社製）
【００２８】
【実施例１】直径６インチ、厚み700μmのシリコンウエ
ハをダイシングテープ（Adwill D-628）に貼付し、ウエ
ハダイシング装置（DAD 2H/6T、ディスコ社製）を用
い、35μm厚のブレードで、切り込み量400μm、チップ
サイズ5mm□の条件で溝を形成した。次いで、表面保護
シートを、溝を形成した面に貼付し、ダイシングテープ
を剥離し、裏面研削装置（DFG-840、ディスコ社製）を
用いて、厚さ80μmになるまで研削を行うとともに個々
のチップに分割した。その後、ダイシング・ダイボンド
シート（Adwill LE5000）を研削面側に貼付し、表面保
護シートに紫外線を照射し剥離した。ダイシング・ダイ
ボンドシートに紫外線照射し、ウエハダイシング装置
（DAD 2H/6T、ディスコ社製）を用い、30μm厚のブレー
ド、切り込み量35μmで分割されているシリコンチップ
の間の接着剤層を切断（ダイシング）した。そして、個
々に分割されたシリコンチップをダイシング・ダイボン
ドシートからピックアップし、接着剤層付シリコンチッ
プをリードフレームのダイパッド部にダイレクトダイボ
ンディングし、所定の硬化条件（160℃×30分）で加熱
硬化し半導体装置を得た。
【００２９】結果を表１に示す。
【００３０】
【実施例２】直径６インチ、厚み700μmのシリコンウエ
ハをダイシングテープ（Adwill D-628）に貼付し、ウエ
ハダイシング装置（DAD 2H/6T、ディスコ社製）を用
い、35μm厚のブレードで、切り込み量400μm、チップ
サイズ5mm□の条件で溝を形成した。次いで、表面保護
シートを、溝を形成した面に貼付し、ダイシングテープ
を剥離し、裏面研削装置（DFG-840、ディスコ社製）を
用いて、厚さ80μmになるまで研削を行うとともに個々
のチップへ分割した。その後、ダイシング・ダイボンド
シート（熱可塑性ポリイミドシート）を研削面側に約１
３０℃に加熱して貼付し、表面保護シートを剥離した。
ウエハダイシング装置（DAD 2H/6T、ディスコ社製）を
用い、30μm厚のブレード、切り込み量35μmで分割され
ているシリコンチップの間の接着剤層を切断（ダイシン
グ）した。そして、個々に分割されたシリコンチップを
ダイシング・ダイボンドシートからピックアップし、接
着剤層付シリコンチップをリードフレームのダイパッド
部に150℃の温度をかけて、ダイレクトダイボンディン
グし、半導体装置を得た。
【００３１】結果を表１に示す。
【００３２】
【比較例１】直径６インチ、厚み700μmのシリコンウエ
ハをダイシングテープ（Adwill D-628）に貼付し、ウエ
ハダイシング装置（DAD 2H/6T、ディスコ社製）を用
い、35μm厚のブレードで、切り込み量400μm、チップ
サイズ5mm□の条件で溝を形成した。次いで、表面保護
シートを、溝を形成した面に貼付し、ダイシングテープ
を剥離し、裏面研削装置（DFG-840、ディスコ社製）を
用いて、厚さ80μmになるまで研削を行うとともに個々
のチップに分割した。その後、マウンティング用テープ
（Adwill D-650）を研削面側に貼付した後、表面保護シ
ートを剥離し、個々のチップをピックアップした。そし
て、リードフレームのダイパッド部にボンディング用ペ
ースト状接着剤を塗布し、シリコンチップをボンディン
グし、所定の硬化条件で加熱硬化し半導体装置を得た。
【００３３】結果を表１に示す。
【００３４】
【比較例２】裏面研削用表面保護テープ（Adwill E-614
2S）を、直径６インチ、厚み700μmのシリコンウエハに
貼付し、裏面研削装置（DFG-840、ディスコ社製）を用
いて、厚さ80μmになるまで研削を行った。裏面研削用
表面保護テープを剥離し、ダイシング・ダイボンドシー
ト（Adwill LE5000）を研削面側に貼付し、紫外線照射
し、ウエハダイシング装置（DAD 2H/6T、ディスコ社
製）を用い、35μm厚のブレードで、切り込み量115μ
m、チップサイズ5mm□の条件で切断（ダイシング）を行
った。得られた接着剤層付シリコンチップを、リードフ
レームのダイパッド部にダイレクトダイボンディング
し、所定の硬化条件（160℃×30分）で加熱硬化し、半
導体装置を得た。
【００３５】結果を表１に示す。
【００３６】
【表１】
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法の一工程を
示す。
【図２】本発明に係る半導体装置の製造方法の一工程を
示す。
【図３】本発明に係る半導体装置の製造方法の一工程を
示す。
【図４】本発明に係る半導体装置の製造方法の一工程を
示す。
【図５】本発明に係る半導体装置の製造方法の一工程を
示す。
【図６】本発明に係る半導体装置の製造方法の一工程を
示す。
【符号の説明】
１…ウエハ ２…溝 ３…チップ ４…ブレード １０…表面保護シート ２０…ダイシング・ダイボンドシート
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 Ｆ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体回路が形成されたウエハ表面から
    そのウエハ厚さよりも浅い切込み深さの溝を形成し、 該回路面に表面保護シートを貼着し、 上記半導体ウエハの裏面研削をすることでウエハの厚み
    を薄くするとともに、最終的には個々のチップへの分割
    を行い、 研削面に、基材とその上に形成された接着剤層とからな
    るダイシング・ダイボンドシートを貼着し、該表面保護
    シートを剥離し、 チップ間に露出しているダイシング・ダイボンドシート
    の接着剤層を切断し、 該接着剤層をチップとともに、ダイシング・ダイボンド
    シートの基材から剥離し、 該接着剤層を介して、チップを所定の基台上に固着する
    ことを特徴とする半導体装置の製造方法。
JP34033499A 1999-11-30 1999-11-30 半導体装置の製造方法 Expired - Lifetime JP4409014B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP34033499A JP4409014B2 (ja) 1999-11-30 1999-11-30 半導体装置の製造方法
EP00310466A EP1107299B1 (en) 1999-11-30 2000-11-24 Process for producing semiconductor devices
DE60028912T DE60028912T2 (de) 1999-11-30 2000-11-24 Verfahren zur Herstellung von Halbleitervorrichtungen
KR1020000070870A KR100655035B1 (ko) 1999-11-30 2000-11-27 반도체 장치의 제조방법
US09/723,083 US6656819B1 (en) 1999-11-30 2000-11-27 Process for producing semiconductor device
SG200006870A SG90205A1 (en) 1999-11-30 2000-11-28 Process for producing semiconductor device
TW089125281A TW487981B (en) 1999-11-30 2000-11-29 Process for producing semiconductor device
MYPI20005582A MY125340A (en) 1999-11-30 2000-11-29 Process for producing semiconductor device
CNB001350781A CN1168132C (zh) 1999-11-30 2000-11-30 用于生产半导体器件的方法
HK01105954A HK1035261A1 (en) 1999-11-30 2001-08-23 Method for producing semiconductor device.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34033499A JP4409014B2 (ja) 1999-11-30 1999-11-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001156027A true JP2001156027A (ja) 2001-06-08
JP4409014B2 JP4409014B2 (ja) 2010-02-03

Family

ID=18335954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34033499A Expired - Lifetime JP4409014B2 (ja) 1999-11-30 1999-11-30 半導体装置の製造方法

Country Status (10)

Country Link
US (1) US6656819B1 (ja)
EP (1) EP1107299B1 (ja)
JP (1) JP4409014B2 (ja)
KR (1) KR100655035B1 (ja)
CN (1) CN1168132C (ja)
DE (1) DE60028912T2 (ja)
HK (1) HK1035261A1 (ja)
MY (1) MY125340A (ja)
SG (1) SG90205A1 (ja)
TW (1) TW487981B (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311980A (ja) * 2003-03-26 2004-11-04 Toshiba Corp 半導体製造装置及び半導体装置の製造方法
US6852608B2 (en) 2001-11-30 2005-02-08 Disco Corporation Production method for semiconductor chip
JP2006128577A (ja) * 2004-11-01 2006-05-18 Furukawa Electric Co Ltd:The 半導体チップの製造方法及びそれに使用されるダイボンドダイシングテープ
JP2007220743A (ja) * 2006-02-14 2007-08-30 Disco Abrasive Syst Ltd 接着フィルム付きデバイスの製造方法
JP2008120014A (ja) * 2006-11-14 2008-05-29 Toshiba Corp 表面保護テープ及びこの表面保護テープを用いた半導体装置の製造方法
JP2009231779A (ja) * 2008-03-25 2009-10-08 Lintec Corp 半導体装置の製造方法
JP2011009763A (ja) * 2010-08-09 2011-01-13 Furukawa Electric Co Ltd:The 半導体チップの製造方法
JP2011086866A (ja) * 2009-10-19 2011-04-28 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
JP2013105834A (ja) * 2011-11-11 2013-05-30 Hitachi Chemical Co Ltd 半導体装置の製造方法、半導体装置及び電子部品
WO2014010237A1 (ja) * 2012-07-12 2014-01-16 株式会社デンソー 半導体装置の製造方法
WO2014136687A1 (ja) * 2013-03-04 2014-09-12 日東電工株式会社 半導体装置の製造方法、シート状樹脂組成物、及び、ダイシングテープ一体型シート状樹脂組成物
KR20140116058A (ko) 2012-01-25 2014-10-01 닛토덴코 가부시키가이샤 반도체 장치의 제조 방법 및 당해 반도체 장치의 제조 방법에 사용되는 접착 필름
WO2014157471A1 (ja) * 2013-03-28 2014-10-02 古河電気工業株式会社 粘着テープおよびウエハ加工用テープ

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4649745B2 (ja) * 2001-02-01 2011-03-16 ソニー株式会社 発光素子の転写方法
JP4669162B2 (ja) * 2001-06-28 2011-04-13 株式会社ディスコ 半導体ウェーハの分割システム及び分割方法
US6686225B2 (en) * 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
JP2003045901A (ja) * 2001-08-01 2003-02-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003077940A (ja) * 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP3892703B2 (ja) 2001-10-19 2007-03-14 富士通株式会社 半導体基板用治具及びこれを用いた半導体装置の製造方法
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
US7042072B1 (en) * 2002-08-02 2006-05-09 Amkor Technology, Inc. Semiconductor package and method of manufacturing the same which reduces warpage
JP4307825B2 (ja) 2002-08-28 2009-08-05 リンテック株式会社 半導体ウエハの保護構造、半導体ウエハの保護方法、これらに用いる積層保護シートおよび半導体ウエハの加工方法
US7585703B2 (en) * 2002-11-19 2009-09-08 Ishikawa Seisakusho, Ltd. Pixel control element selection transfer method, pixel control device mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate
JP2004311576A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
JP2004319045A (ja) * 2003-04-18 2004-11-11 Lintec Corp 光ディスク製造用シートおよび光ディスク
JP4234630B2 (ja) * 2003-05-29 2009-03-04 古河電気工業株式会社 貫通構造を有する薄膜化回路基板の製造方法と保護用粘着テープ
MY142246A (en) * 2003-06-10 2010-11-15 Hitachi Chemical Co Ltd Adhesive film and process for preparing the same as well as adhesive sheet and semiconductor device
JP2005019571A (ja) * 2003-06-24 2005-01-20 Canon Inc チップの実装方法及び実装基板の製造装置
GB2404280B (en) 2003-07-03 2006-09-27 Xsil Technology Ltd Die bonding
US20050023682A1 (en) * 2003-07-31 2005-02-03 Morio Nakao High reliability chip scale package
US7183137B2 (en) * 2003-12-01 2007-02-27 Taiwan Semiconductor Manufacturing Company Method for dicing semiconductor wafers
TWI320583B (en) * 2003-12-26 2010-02-11 Advanced Semiconductor Eng Process for backside grinding a bumped wafer
JP4165467B2 (ja) * 2004-07-12 2008-10-15 セイコーエプソン株式会社 ダイシングシート、半導体装置の製造方法
TWI287838B (en) * 2004-11-11 2007-10-01 Yamaha Corp Semiconductor device, semiconductor wafer, chip size package, and methods of manufacturing and inspection therefor
US8124455B2 (en) * 2005-04-02 2012-02-28 Stats Chippac Ltd. Wafer strength reinforcement system for ultra thin wafer thinning
TWI267133B (en) * 2005-06-03 2006-11-21 Touch Micro System Tech Method of segmenting a wafer
CN100382281C (zh) * 2005-06-14 2008-04-16 探微科技股份有限公司 晶片切割的方法
SG148884A1 (en) * 2007-06-15 2009-01-29 Micron Technology Inc Method and system for removing tape from substrates
JP4640498B2 (ja) * 2008-12-11 2011-03-02 ソニー株式会社 素子の転写方法、素子配置基板、並びにデバイス及びその製造方法
KR101221871B1 (ko) * 2009-12-07 2013-01-15 한국전자통신연구원 반도체 소자의 제조방법
CN102244039B (zh) * 2010-05-11 2014-02-05 扬州杰利半导体有限公司 一种半导体晶片的裂片方法
KR101327528B1 (ko) * 2012-06-14 2013-11-08 주식회사 케이엔제이 웨이퍼 칩 연마방법
CN104979187A (zh) * 2014-04-02 2015-10-14 中芯国际集成电路制造(上海)有限公司 晶圆的分割方法
KR102341732B1 (ko) 2015-01-30 2021-12-23 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US11043730B2 (en) 2018-05-14 2021-06-22 Mediatek Inc. Fan-out package structure with integrated antenna
US11024954B2 (en) * 2018-05-14 2021-06-01 Mediatek Inc. Semiconductor package with antenna and fabrication method thereof
US20190348747A1 (en) 2018-05-14 2019-11-14 Mediatek Inc. Innovative air gap for antenna fan out package
US20240038525A1 (en) * 2020-12-17 2024-02-01 Inari Technology Sdn Bhd A method for fabricating semiconductor articles and system thereof

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112345A (ja) * 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
JPS63148655A (ja) * 1986-12-12 1988-06-21 Nec Corp 半導体素子の製造方法
JPS63164336A (ja) * 1986-12-26 1988-07-07 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH0715087B2 (ja) 1988-07-21 1995-02-22 リンテック株式会社 粘接着テープおよびその使用方法
US5762744A (en) * 1991-12-27 1998-06-09 Rohm Co., Ltd. Method of producing a semiconductor device using an expand tape
JPH05335411A (ja) 1992-06-02 1993-12-17 Toshiba Corp ペレットの製造方法
JP3483161B2 (ja) 1994-08-11 2004-01-06 リンテック株式会社 粘接着テープおよびその使用方法
JPH08239639A (ja) 1995-03-02 1996-09-17 Sekisui Chem Co Ltd 粘着剤組成物及びそれを用いた粘着加工品
JPH0967558A (ja) 1995-08-31 1997-03-11 Lintec Corp ウェハダイシング・接着用シート
JPH09100450A (ja) 1995-10-03 1997-04-15 Lintec Corp 粘接着テープおよびその使用方法
CN1157310A (zh) 1995-11-22 1997-08-20 琳得科株式会社 粘合剂组合物和粘合片
JP4094080B2 (ja) 1995-11-22 2008-06-04 リンテック株式会社 接着剤組成物および接着シート
JPH09213662A (ja) 1996-01-31 1997-08-15 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
US6083811A (en) * 1996-02-07 2000-07-04 Northrop Grumman Corporation Method for producing thin dice from fragile materials
JPH10231602A (ja) 1997-02-19 1998-09-02 Dantani Plywood Co Ltd 補強材埋め込み型木製手摺り
JPH10337823A (ja) * 1997-04-11 1998-12-22 Lintec Corp 基材および該基材を用いた粘着テープ
JPH1140520A (ja) * 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
WO1999025019A1 (en) * 1997-11-11 1999-05-20 Irvine Sensors Corporation Method for thinning semiconductor wafers with circuits and wafers made by the same
DE19811115A1 (de) * 1998-03-14 1999-09-16 Stromberg Michael Verfahren zur Behandlung von Wafern beim Dünnen und Sägen
JPH11305673A (ja) 1998-04-17 1999-11-05 Nippon Columbia Co Ltd 表示装置
JP3410371B2 (ja) 1998-08-18 2003-05-26 リンテック株式会社 ウエハ裏面研削時の表面保護シートおよびその利用方法
TW476141B (en) 1999-02-03 2002-02-11 Toshiba Corp Method of dicing a wafer and method of manufacturing a semiconductor device
JP2000195826A (ja) * 2000-01-01 2000-07-14 Toshiba Corp ウェ―ハの分割方法及び半導体装置の製造方法
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6852608B2 (en) 2001-11-30 2005-02-08 Disco Corporation Production method for semiconductor chip
JP2004311980A (ja) * 2003-03-26 2004-11-04 Toshiba Corp 半導体製造装置及び半導体装置の製造方法
JP4599075B2 (ja) * 2003-03-26 2010-12-15 株式会社東芝 半導体製造装置及び半導体装置の製造方法
JP2006128577A (ja) * 2004-11-01 2006-05-18 Furukawa Electric Co Ltd:The 半導体チップの製造方法及びそれに使用されるダイボンドダイシングテープ
JP4690697B2 (ja) * 2004-11-01 2011-06-01 古河電気工業株式会社 半導体チップの製造方法
JP2007220743A (ja) * 2006-02-14 2007-08-30 Disco Abrasive Syst Ltd 接着フィルム付きデバイスの製造方法
JP2008120014A (ja) * 2006-11-14 2008-05-29 Toshiba Corp 表面保護テープ及びこの表面保護テープを用いた半導体装置の製造方法
JP2009231779A (ja) * 2008-03-25 2009-10-08 Lintec Corp 半導体装置の製造方法
JP2011086866A (ja) * 2009-10-19 2011-04-28 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
JP2011009763A (ja) * 2010-08-09 2011-01-13 Furukawa Electric Co Ltd:The 半導体チップの製造方法
JP2013105834A (ja) * 2011-11-11 2013-05-30 Hitachi Chemical Co Ltd 半導体装置の製造方法、半導体装置及び電子部品
KR20140116058A (ko) 2012-01-25 2014-10-01 닛토덴코 가부시키가이샤 반도체 장치의 제조 방법 및 당해 반도체 장치의 제조 방법에 사용되는 접착 필름
WO2014010237A1 (ja) * 2012-07-12 2014-01-16 株式会社デンソー 半導体装置の製造方法
JP2014033177A (ja) * 2012-07-12 2014-02-20 Denso Corp 半導体装置の製造方法
WO2014136687A1 (ja) * 2013-03-04 2014-09-12 日東電工株式会社 半導体装置の製造方法、シート状樹脂組成物、及び、ダイシングテープ一体型シート状樹脂組成物
CN105027266A (zh) * 2013-03-04 2015-11-04 日东电工株式会社 半导体装置的制造方法、片状树脂组合物及切割胶带一体型片状树脂组合物
WO2014157471A1 (ja) * 2013-03-28 2014-10-02 古河電気工業株式会社 粘着テープおよびウエハ加工用テープ
JP5731080B2 (ja) * 2013-03-28 2015-06-10 古河電気工業株式会社 粘着テープおよびウエハ加工用テープ
JPWO2014157471A1 (ja) * 2013-03-28 2017-02-16 古河電気工業株式会社 粘着テープおよびウエハ加工用テープ

Also Published As

Publication number Publication date
EP1107299A2 (en) 2001-06-13
CN1168132C (zh) 2004-09-22
MY125340A (en) 2006-07-31
KR20010051970A (ko) 2001-06-25
EP1107299A3 (en) 2004-06-16
HK1035261A1 (en) 2001-11-16
EP1107299B1 (en) 2006-06-21
TW487981B (en) 2002-05-21
CN1298204A (zh) 2001-06-06
JP4409014B2 (ja) 2010-02-03
DE60028912D1 (de) 2006-08-03
KR100655035B1 (ko) 2006-12-07
US6656819B1 (en) 2003-12-02
DE60028912T2 (de) 2007-02-15
SG90205A1 (en) 2002-07-23

Similar Documents

Publication Publication Date Title
JP4409014B2 (ja) 半導体装置の製造方法
JP3906962B2 (ja) 半導体装置の製造方法
JP4107417B2 (ja) チップ状ワークの固定方法
JP4283596B2 (ja) チップ状ワークの固定方法
JP3485525B2 (ja) 半導体装置の製造方法
JP3410202B2 (ja) ウェハ貼着用粘着シートおよびこれを用いた半導体装置の製造方法
JP4443962B2 (ja) ダイシング・ダイボンドフィルム
US7122447B2 (en) Fabrication method of semiconductor circuit device
KR101017731B1 (ko) 다이싱 시트를 갖는 접착 필름 및 그 제조 방법
JP5032231B2 (ja) 半導体装置の製造方法
KR101749762B1 (ko) 칩 보유 지지용 테이프, 칩 형상 워크의 보유 지지 방법, 칩 보유 지지용 테이프를 사용한 반도체 장치의 제조 방법, 및 칩 보유 지지용 테이프의 제조 방법
JP3553551B2 (ja) 半導体ウェハを用いた半導体装置の製造方法
JPH11204551A (ja) 半導体装置の製造方法
JP2005005355A (ja) ダイシング・ダイボンドフィルム
JP2008135448A (ja) ダイシング・ダイボンドフィルム
JP2015026707A (ja) ダイシングテープ付きダイボンドフィルム、及び、半導体装置の製造方法
CN111868193A (zh) 粘着胶带及半导体装置的制造方法
JP2007123914A (ja) ダイシング・ダイボンドフィルム
CN112724859B (zh) 柔性芯片粘接膜、制备方法和柔性芯片的封装方法
JP2001156028A (ja) 半導体装置の製造方法
JP4394109B2 (ja) 半導体装置の製造方法
JP2005209940A (ja) 半導体装置の製造方法
CN214693974U (zh) 柔性芯片粘接膜和柔性芯片的封装结构
JP3535968B2 (ja) チップ体の製造方法およびチップ体製造用粘着シート
JP5270191B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091111

R150 Certificate of patent or registration of utility model

Ref document number: 4409014

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term