KR20230117446A - 반도체 물품의 제조방법 및 그 시스템 - Google Patents

반도체 물품의 제조방법 및 그 시스템 Download PDF

Info

Publication number
KR20230117446A
KR20230117446A KR1020237024029A KR20237024029A KR20230117446A KR 20230117446 A KR20230117446 A KR 20230117446A KR 1020237024029 A KR1020237024029 A KR 1020237024029A KR 20237024029 A KR20237024029 A KR 20237024029A KR 20230117446 A KR20230117446 A KR 20230117446A
Authority
KR
South Korea
Prior art keywords
wafer
adhesive sheet
carrier
tape
separated
Prior art date
Application number
KR1020237024029A
Other languages
English (en)
Inventor
분 성 테오
Original Assignee
이나리 테크놀로지 에스디엔 비에이치디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이나리 테크놀로지 에스디엔 비에이치디 filed Critical 이나리 테크놀로지 에스디엔 비에이치디
Publication of KR20230117446A publication Critical patent/KR20230117446A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • B28D5/023—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels with a cutting blade mounted on a carriage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명의 반도체 물품의 제조 방법은, 웨이퍼를 부분적으로 절단하는 단계; 캐리어의 위에 하나 이상의 층을 가진 접착 시트를 제공하는 단계; 부분 절단된 웨이퍼(200)를 캐리어 상의 접착 시트로 이송하는 단계; 분리된 다이들을 형성하도록 소정의 두께로 웨이퍼의 후면을 그라인딩하는 단계, 및 분리된 다이들을 캐리어에서 제거하는 단계;를 포함하며, 분리된 다이의 후면에 다른 접착 시트의 층를 접착하고, 이후 가열된 플레이트가 상기 접착 시트쪽으로 가압됨으로써 분리된 다이가 캐리어에서 제거되는 것을 특징으로 한다.

Description

반도체 물품의 제조방법 및 그 시스템
본 발명은 반도체 물품의 제조 방법 및 그 시스템에 관한 것이다.
최근 집적 회로 패키지의 보급이 촉진되면서 박형화의 요구가 높아지고 있다. 이에 따라서 350㎛ 정도였던 반도체 칩의 두께를 50~100㎛ 이하로 줄이는 것이 요구되고 있다. 이러한 얇은 반도체 칩은 웨이퍼의 회로 표면에 표면 보호 시트를 먼저 부착하고, 이어서 웨이퍼의 후면을 그라인딩한 뒤에 웨이퍼를 다이싱함으로써 얻을 수 있다. 그라인딩 이후에 웨이퍼의 두께가 너무 얇으면, 웨이퍼를 다이싱하는 과정에 칩 파손이나 칩 크랙이 발생하기 쉽다.
시스템을 더욱 개선하기 위해 반도체 물품 제조와 관련된 많은 기술이 제안되었다. 예를 들어, 미국 특허 US8679895B2은, 신뢰성을 향상시키고 웨이퍼에 대한 스트레스 효과를 최소화할 수 있도록, 그라인딩 전 다이싱(DBG, dicing before grinding)이 활용되는 처리를 포함하는 박형 웨이퍼 제조 기술을 사용하여 제조되는 집적 회로(IC) 회로 센서와 관련된 실시예를 개시하고 있다. 다른 실시예에서는 페이스-업 장착을 이용하지만, 관통접촉을 통해서 페이스-다운 장착도 가능하다. 다른 미국 특허 US6558975B2은 반도체 회로가 구비된 표면 및 후면을 갖는 웨이퍼를 제공하는 단계; 웨이퍼 회로 표면으로부터 연장되며, 웨이퍼의 두께보다 작은 깊이의 그루브를 형성하는 단계; 웨이퍼 회로 표면에 표면 보호 시트를 부착하고, 웨이퍼의 두께가 감소하도록 웨이퍼의 후면을 그라인딩한 후, 웨이퍼 사이에 간격을 두고 개별 칩으로 분할하는 단계; 점착 시트를 웨이퍼의 그라운드 후면에 접착하여 접착층을 에너지원에 노출시키는 단계; 및 웨이퍼 회로 표면으로부터 표면 보호 시트를 박리하는 단계 를 포함하는 반도체 소자의 제조방법을 개시한다. Weng등의 발표에는 결함 감소 및 다이 강도 향상을 위한 반도체 장치의 스트레스 다이싱 방법이 언급되어 있으며, 이에 따라 부분 스트레스 다이싱은 웨이퍼 다이의 그라인딩 전에 수행된다. 이 발표는 또한 전면 및 후면 표면 제거, 상단, 후면 및 가장자리 치핑과 같은 기계적 및 흡수성 레이저 싱귤레이션 관련 결함의 제거에 대해 보고한다. 그 외에도 미국 특허 US6337258B1에 개시된 기술은 다이싱 라인 또는 칩 분할 라인을 따라 웨이퍼의 소자 형성면에 그루브를 형성함으로써 웨이퍼를 분할하는 방법을 인용하며, 그 홈은 완성된 칩의 두께보다 더 깊다. 상기 방법은 또한 상기 웨이퍼의 소자 형성면과 상기 웨이퍼의 저면에 부착되는 홀딩 부재를 랩핑하여 완성된 칩의 두께로 그라인딩하고, 다공성 흡착에 의해 유지되는 동안 이송되기 전에, 이에 의해 웨이퍼를 칩으로 분할하는 방법 더 개시한다.
상기 특허 문헌은 본 발명의 핵심 구성 요소인 반도체 제품을 제조하기 위한 많은 시스템 및 방법을 설명한다. 종래 기술에 개시된 시스템과 방법은 반도체 웨이퍼로부터 접착제 시트를 박리하지 않고 반도체 웨이퍼로부터 접착 시트를 제거하기 위한 수단이 부족하기 때문에 주요한 단점이 발생한다. 따라서, 그라인딩 공정 전에 다이싱을 수행할 수 있고, 접착 시트에 단순히 적절한 압력과 열을 가함으로써 접착 시트의 접착성을 제거하는 수단을 채용하는 시스템이 필요하다.
미국 특허 US8679895B2 미국 특허 US6558975B2 미국 특허 US6337258B1
본 발명의 목적은 후면 그라인딩 후에 웨이퍼를 다이싱하는 종래의 방법으로 인한 후면 치핑의 위험을 감소시키고 잠재적으로 제거하는 것이다. 이로써 본 발명은 그라인딩 전에 먼저 다이싱함으로써 공정을 역전시킨다. 또한 본 발명의 목적은 웨이퍼 다이 강도를 개선하는 것이다.
그 외에, 웨이퍼의 일면에 적층된 접착 시트를 박리하지 않고 캐리어로부터 웨이퍼 다이를 분리하는 방법을 제공하는 것도 본 발명의 목적이다.
본 발명의 일형태에 따른 반도체 물품의 제조 방법은, 웨이퍼를 부분적으로 절단하는 단계; 캐리어의 위에 하나 이상의 층을 가진 접착 시트를 제공하는 단계; 부분 절단된 웨이퍼(200)를 캐리어 상의 접착 시트로 이송하는 단계; 분리된 다이들을 형성하도록 소정의 두께로 웨이퍼의 후면을 그라인딩하는 단계, 및 분리된 다이들을 캐리어에서 제거하는 단계;를 포함하며, 분리된 다이의 후면에 다른 접착 시트의 층를 접착하고, 이후 가열된 플레이트가 상기 접착 시트쪽으로 가압됨으로써 분리된 다이가 캐리어에서 제거되는 것을 특징으로 한다.
바람직하게는, 상기 접착 시트의 층이 열 테이프 및 자외선(UV) 테이프를 포함한다.
바람직하게는, 상기 추가 접착 시트의 층이 다이싱 테이프이다.
바람직하게는, 상기 캐리어가 실리콘 및/또는 유리로 제조된다.
바람직하게는, 상기 웨이퍼가 전체 웨이퍼 두께의 20%까지 부분적으로 절단된다.
바람직하게는, 가열된 플레이트가 소정의 시간 동안 상기 접착 시트 및 상기 분리된 다이 쪽으로 가압된다.
본 발명의 다른 형태에 따른 반도체 물품의 제조 시스템은, 웨이퍼를 부분적으로 절단하기 위한 톱날, 하나 이상의 층을 가진 접착 시트를 캐리어(203) 상에 제공하기 위한 접착제 제공 기구, 부분적으로 절단된 웨이퍼(200)를 캐리어(203) 상의 접착 시트 상에 이송하는 이송 기구, 상기 웨이퍼의 후면을 그라인딩하여 분리된 다이를 형성하는 후면 그라인딩을 포함하며, 분리된 다이의 후면에 다른 접착 시트의 층를 접착시키고 이후 가열된 플레이트가 상기 캐리어 상의 접착 시트 쪽으로 가압됨으로써, 상기 분리된 다이가 상기 캐리어 상의 접착 시트로부터 제거되는 것을 특징으로 한다.
바람직하게는, 시스템은 검사 시에 다이를 분류하기 위한 분류 기구를 더 포함한다.
바람직하게는, 상기 캐리어가 실리콘 및/또는 유리로 제조된다.
바람직하게는, 상기 접착 층이 열 테이프, 자외선(UV) 테이프 및 다이싱 데이프를 포함한다.
통상의 기술자는 본 발명이 목적을 수행하기에 적합하고 언급된 목적 및 이점뿐만 아니라 그에 내재된 이점을 얻을 수 있다는 것을 쉽게 이해할 수 있을 것이다. 본 명세서에 기재된 실시예는 본 발명의 권리범위를 제한하지 않는다.
본 발명은 후면 그라인딩 후에 웨이퍼를 다이싱하는 종래의 방법에 비하여 후면 치핑의 위험을 감소시키고 잠재적으로 제거하는 효과가 있다.
발명에 대한 이해를 용이하게 하기 위한 목적으로, 다음 설명과 관련하여 고려될 때, 본 발명과 그 구성 및 작동 그리고 많은 장점을 쉽게 이해하고 인식할 수 있도록 검토된 바람직한 실시예가 첨부된 도면에 예시되어 있다.
도 1은 반도체 웨이퍼의 제조 공정을 나타내는 순서도이다.
도 2는 반도체 웨이퍼의 부분절단 및 후면 그라인딩 공정을 나타내는 순서도이다.
도 3은 캐리어와 웨이퍼 전면에 하나 이상의 접착 시트를 제공하는 제1 기술을 나타내는 순서도이다.
도 4는 캐리어에서 웨이퍼를 제거하는 제1 기술을 나타내는 순서도이다.
도 5는 캐리어와 웨이퍼 전면에 접착 시트를 제공하는 제2 기술을 나타내는 순서도이다.
도 6은 캐리어에서 웨이퍼를 제거하는 제2 기술을 나타내는 순서도이다.
이하에서는, 첨부된 설명 및 도면을 참조하여 본 발명의 바람직한 실시예를 기준으로 본 발명을 설명한다. 그러나 본 발명의 바람직한 실시예에 대하여 설명하는 것은 단지 본 발명의 논의를 용이하게 하기 위한 것일 뿐이며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 첨부된 특허청구범위에서 벗어나지 않는 범위 내에서 다양한 변형예를 고안할 수 있음이 이해되어야 한다.
도면을 참조하여 예시적으로, 본 발명을 보다 상세하게 설명한다.
도 1은 본 발명에 따른 반도체 물품을 제조하는 방법을 예시하는 순서도이이며, 그 방법은 먼저 반도체 물품, 바람직하게는 반도체 웨이퍼(200)를 수용하는 단계 101과, 이어서 입고 품질 관리(IQC)를 통해 검사하는 단계 102를 포함한다. IQC는 생산이 시작되기 전에 제품을 제조하기 위한 재료 및 부품의 품질을 제어하는 프로세스이다. 바람직한 실시예에서, 본 발명은 웨이퍼(200)가 그라인딩되기 전에 절단되어 복수의 분리된 다이(300)들을 형성하는 "그라인드 전 다이스"로 알려진 방법을 사용한다. 단계 103에서는 웨이퍼(200)를 단계 104에서 복수의 분리된 다이(300)로 절단하는 다이싱 공정을 위해 톱날(201)을 장착한다. 바람직하게는, 톱날(201)이 웨이퍼(200)의 전면을 원하는 깊이로 부분적으로 절단할 수 있다.
단계 105에서, 톱날(201)이 분리되고, 단계 107에서 웨이퍼(200)의 후면을 그라인딩하기 위한 후면 그라인딩 휠(202)로 교체된다. 바람직하게는, 후면 그라인딩 휠(202)은 그라인딩 그레인 또는 그라인딩 그릿, 결합재 및 기공을 포함할 수 있는 컵 휠일 수 있고, 그라인딩 입자와 본드 및 기공율의 상대적 부피 비율에 의해 결정되는 다양한 등급 또는 구조로 제조될 수 있다. 거친 그라인딩에는 긴 휠 수명을 얻기 위하여 상대적으로 단단한 휠이 사용된다. 미세 그라인딩에는 셀프-드레싱 능력을 위하여 상대적으로 부드러운 휠이 사용된다. 특정 실시예에서는, 최근에 개발된 새로운 화학적 또는 플라즈마 식각 공정보다 빠르고 저렴한 후면 그라인딩 공정이 바람직하다. 그러나 후면 그라인딩 공정 중에 기계적 응력과 열이 가해질 수 있고, 긁힘이 나타날 수 있는 등 몇 가지 단점이 발생할 수 있다. 이러한 스크래치 패턴 및 웨이퍼(200) 표면의 스크래치 깊이는 후면 그라인딩 공정 동안 웨이퍼(200)에 가해지는 압력 및 그릿의 크기에 정비례한다. 또한, 반도체 다이(300)의 흠집 깊이 및 후면 거칠기는 다이(300)의 강도와 직접적인 상관관계가 있으므로 완성된 웨이퍼(200)의 후면은 가능한 한 매끄럽거나 그라인딩되는 것이 필수적이다.
단계 106에서, 하나 이상의 층을 가진 접착 시트가 접착제 제공 기구에 의해 캐리어(203)에 부착되고, 이로써 부분적으로 절단된 웨이퍼(200)가 접착 시트의 접착면에 접착될 것이다. 얇은 반도체 웨이퍼(200) 공정에서, 부분 절단된 웨이퍼(200)를 이송 기구에 의해 캐리어(203) 상에 이송할 때에, 웨이퍼(200)는 하나 이상의 층을 가진 접착 시트을 사용하여 강성 캐리어(203)에 일시적으로 접착된다. 바람직하게는, 일예로서 캐리어(203)가 실리콘 또는 유리와 같은 재료로 제조되지만 이에 제한되지 않는다. 유리는 그의 열적 기계적 안정성 및 내화학성으로 인해 캐리어(203)로서 바람직할 수 있다. 유리 캐리어(203)는 투명하기 때문에 그에 대한 접착 및 접착 해제가 모니터링될 수 있다. 나아가, 유리 캐리어(203)는 세척하여 재사용할 수 있으므로 비용 절감 및 환경 보호에 기여한다.
바람직한 실시예에서, 접착 시트의 층은 열 테이프(204), 자외선(UV) 테이프(209), 다이싱 테이프(206) 등을 포함할 수 있다. 열 방출 테이프로도 알려진 열 테이프(204)는 특히 반도체 웨이퍼(200)에 대한 고정, 이송, 캐리어 마스킹 및 보호 용도에 사용된다. 열 테이프(204)는 단일 층의 열 박리 접착제를 갖는 단면이거나, 한 면은 열 박리 접착제를 갖고 다른 면은 베이스 표면 접착제를 갖는 양면일 수 있다. 두 유형 모두 폴리에스테르 필름을 베이스로 사용한다. 열 테이프(204)는 절단 중에 반도체 웨이퍼(200)를 고정하거나 부품의 이동을 방지하기 위해 사용될 수도 있다.
다이싱 테이프(206)는 웨이퍼(200) 미세가공 후에 반도체 재료 조각을 절단하는 웨이퍼(200) 다이싱 중에 사용되는 백킹 테이프이다. 다이싱 테이프(207)는 절단 공정 동안 다이(300)로 알려진 반도체 조각을 함께 고정하여 이들을 얇은 금속 프레임에 장착한다. 다이(300)는 나중에 전자 제품 제조 공정에서 다이싱 테이프(206)로부터 제거된다. 또한, 다이를 제자리에 고정하기 위하여 다이싱 테이프(206)는 접착제가 있는 폴리염화비닐(PVC), 폴리올레핀 또는 폴리에틸렌 백킹 재료로 만들어질 수 있다. 일부 경우에, 다이싱 테이프(206)는 웨이퍼(200)의 후면에 다이싱 테이프(206)를 장착하기 전에 제거될 이형지를 가질 수 있다.
열 테이프(204)와 유사하게, UV 테이프(210)는 양면인 것이 바람직하며, 도 5에 도시된 것과 같이, 웨이퍼(200), 열 테이프(204) 및 UV 테이프(210)를 포함하는 또 다른 조립체를 형성하기 위하여, 다른 접착면은 웨이퍼(200)의 전면에 부착된다. UV 테이프(210)는 다이싱 후 UV 광에 노출되어 접착 결합이 끊어지는 많은 유형의 다이싱 테이프(206) 중 하나이며, 깨끗하고 쉽게 제거할 수 있으면서도 절단하는 동안 더욱 강하게 접착된다. 이는 후면 그라인딩 공정에서 웨이퍼(200)의 표면을 보호하고 다이싱 공정에서 링 프레임(208)으로 웨이퍼(200)를 고정하는 데 적합하다. 대안적으로, UV 테이프(209)는 세라믹, 유리, 사파이어 등과 같은 다양한 가공물에도 적용될 수 있다.
바람직한 실시예에서, 단계107에 도시된 것과 같이, 후면 그라인딩 휠(202)은 웨이퍼(200)를 그 후면으로부터 원하는 두께, 예를 들어 0.850mm에서 0.175mm 사이의 범위,로 그라인딩한다. 단계 108에서는, 단계 109에서 분리된 다이가 캐리어로부터 제거되기 전에, 그라인딩된 웨이퍼(200) 또는 분리된 다이(300)의 두께를 확인하며, 이는 도 3 내지 도 6을 참조하여 본 명세서에서 추가로 논의될 것이다. 단계 110내지 단계112는, 분류 기구에 의해 각각의 적용에 대해 분류되기 전에, 검사장치를 이용하여 분리된 다이의 후면과 전면을 검사하는 단계를 예시한 것이다.
도 2는 웨이퍼(200)의 백 그라인딩 전에 수행되는 다이싱 과정을 도시한 순서도이다. 먼저, 웨이퍼(200)는 다이싱 공정 중에 부분적으로 절단되며, 톱날(201)은 웨이퍼(200) 전체 두께의 약 20%까지 웨이퍼(200)의 전면을 통해 절단한다. 절단으로 웨이퍼(200)에 사각형을 형성하도록, 웨이퍼(200)에 소정의 컷수만큼 컷팅시에 서로 수직인 두 방향으로 웨이퍼(200)를 가로지르는 것이 바람직하다. 또한, 웨이퍼(200)는, 열 테이프(204)의 접착 부분에 전면이 접착되는 형태로, 캐리어(203)에 부착된 열 테이프(204)에 접착된다. 열 테이프(204)는 백 그라인딩 프로세스 동안 웨이퍼가 이동하는 것을 방지한다. 전술한 바와 같이 후면 그라인딩 휠(202)은 웨이퍼(200)의 후면을 원하는 두께로 그라인딩하는데 사용된다.
도 3 내지 도 6은 하나 이상의 접착 시트를 반도체 웨이퍼(200) 및 캐리어(203)에 적용하기 위한 2가지 기술을 예시하는 순서도이다. 바람직한 실시예에서, 이 기술은 바람직하게는 웨이퍼(200)가 부분적으로 절단된 후 그리고 그라인딩되기 전에 적용된다. 도 3에 도시된 바와 같이, 첫 번째 기술은 열 테이프(204)를 척 테이블(205) 상에 배치된 캐리어(203)에 라미네이팅 또는 제공한다. 열 테이프(204)가 캐리어(203) 상에 부착되면, 웨이퍼(200)는 전면이 척 테이블(205)에서 위를 향하도록 척 테이블(205) 상에 배치되면서, 웨이퍼(200)의 전면이 열 테이프(204)의 다른 접착면에 접착되며 , 도 3에 도시된 바와 같이, 웨이퍼(200), 열 테이프(204) 및 캐리어(203)를 포함하는 조립체를 형성한다. 그런 다음, 조립체는 웨이퍼(200)가 그라인딩될 수 있도록 이송되며, 여기서 조립체는 캐리어(203)가 멀리 떨어지게 뒤집어져서 웨이퍼(200)의 후면이 후면 그라인딩 휠(202)에 노출된다.
도 4는 분리된 다이(300)를 열 테이프(204) 및 캐리어(203)로부터 제거하기 위한 단계를 도시한다. 다이싱 테이프(206)는 웨이퍼 링으로도 알려진 금속 프레임 링(207)에 부착되며, 이는 그라인딩되어 분리된 다이(300)의 후면에 배치된다. 부착되면, 가열된 플레이트(208)가 다이싱 테이프(204) 상에 부드럽게 가압되어 소정의 시간, 예를 들어 30초 이하와 같은, 동안 분리된 다이(300) 쪽으로 적절한 압력을 가한다. 가열된 플레이트(208)로부터의 열은 다이싱 테이프(206)의 접착성을 유지하면서 분리된 다이(300) 상의 열 테이프(204)의 접착성은 약화시켜, 다이싱 테이프(206) 및 가열 플레이트(208)가 들어올려질 때에 분리된 다이가 다이싱 테이프(206)에 부착되고 열 테이프(204)에서 제거되도록 한다. 이어서, 다이싱 테이프(206) 및 금속 프레임 링(207)에 부착된 분리된 다이(300)는 후속 처리 및/또는 그라인딩을 위해 다음 스테이션으로 이동된다.
추가 실시예에서, 도 5에 도시된 것과 같이 두번째 기술은 첫번째 기술과 유사하게 열 테이프(204)를 캐리어(203) 상에 라미네이팅한다. 자외선(UV) 테이프(209) 형태의 다음 접착 층이 열 테이프(204) 위에 제공된다. 다음에 도 6은 첫번째 기술과 유사하게 UV 테이프(209)로부터 분리된 다이(300)를 제거하는 과정을 예시하며, 이에 따라 다이싱 테이프(206)가 분리된 다이(304)에 적용되고, 가열된 플레이트(208)는 UV 테이프(209)의 접착을 제거하기 위해 다이싱 테이프(206) 상에 가압된다. 대안적으로, 가열판(208)과 함께 UV 테이프(209)에 UV 조사하는 추가 단계가 UV 테이프(209)로부터 분리된 다이의 제거를 향상시키기 위해 사용될 수 있다.
본 발명은 전술한 설명뿐만 아니라 첨부된 청구범위의 내용을 포함한다. 본 발명은 특정의 바람직한 형태로 설명되었지만, 본 발명의 바람직한 형태의 개시는 단지 예시적인 방법에 의해서만 이루어졌으며, 본 발명의 범위를 벗어나지 않고 구성의 세부사항 및 부품의 조합 및 배열에 있어서의 수많은 변화가 이용될 수 있는 것으로 이해된다.

Claims (9)

  1. 웨이퍼(200)를 부분적으로 절단하는 단계;
    캐리어(203)의 위에 하나 이상의 층을 가진 접착 시트를 제공하는 단계;
    부분 절단된 웨이퍼(200)를 캐리어(203) 상의 접착 시트로 이송하는 단계;
    분리된 다이(300)들을 형성하도록 소정의 두께로 웨이퍼(200)의 후면을 그라인딩하는 단계; 및
    분리된 다이(300)들을 캐리어(203) 상의 접착시트에서 제거하는 단계;를 포함하며,
    분리된 다이(300)의 후면에 추가 접착 시트의 층을 접착시키고 이후 가열된 플레이트(208)가 캐리어(203) 상의 상기 접착 시트 쪽으로 가압됨으로써, 상기 분리된 다이(300)가 캐리어(203) 상의 상기 접착 시트로부터 제거될 때에 접착 및 접착 해제가 모니터링되도록 상기 캐리어(203)가 실리콘 또는 유리로 제조되는 것을 것을 특징으로 하는 반도체 물품의 제조 방법.
  2. 청구항 1에 있어서,
    상기 접착 시트의 층이 열 테이프(204)와 자외선(UV) 테이프(209) 중 하나 또는 이들의 조합을 포함하는 것을 특징으로 하는 반도체 물품의 제조 방법.
  3. 청구항 1 또는 2에 있어서,
    상기 추가 접착 시트의 층이 다이싱 테이프(206)인 것을 특징으로 하는 반도체 물품의 제조 방법.
  4. 청구항 1 내지 3 중 어느 하나에 있어서,
    상기 웨이퍼(200)는 전체 웨이퍼(200) 두께의 20%까지 부분적으로 절단되는 것을 특징으로 하는 반도체 물품의 제조 방법.
  5. 청구항 1 내지 4 중 어느 하나에 있어서,
    상기 가열된 플레이트(208)는 30초 이하 동안 상기 접착 시트 및 상기 분리된 다이(300) 쪽으로 가압되는 것을 특징으로 하는 반도체 물품의 제조 방법.
  6. 웨이퍼(200)를 부분적으로 절단하기 위한 톱날(201);
    캐리어(203) 상에 하나 이상의 접착 시트 층을 제공하기 위한 접착제 제공 기구;
    부분적으로 절단된 웨이퍼(200)를 캐리어(203) 상의 접착 시트 상에 이송하는 이송 기구; 및
    상기 웨이퍼(200)의 후면을 그라인딩하여 분리된 다이(300)를 형성하는 후면 그라인딩 휠(202);을 포함하며,
    분리된 다이(300)의 후면에 다른 접착 시트의 층를 접착시키고 이후 가열된 플레이트(208)가 캐리어(203) 상의 상기 접착 시트 쪽으로 가압됨으로써, 상기 분리된 다이(300)가 캐리어(203) 상의 상기 접착 시트로부터 제거될 때에 접착 및 접착 해제가 모니터링되도록 상기 캐리어(203)가 실리콘 또는 유리로 제조되는 것을 특징으로 하는 반도체 물품 제조 시스템.
  7. 청구항 6에 있어서,
    검사 시에 상기 다이를 분류하기 위한 분류 기구를 더 포함하는 것을 특징으로 하는 반도체 물품 제조 시스템.
  8. 청구항 6 또는 7에 있어서,
    상기 접착 시트의 층이 열 테이프(204)와 자외선(UV) 테이프(209) 중 하나 또는 이들의 조합을 포함하는 것을 특징으로 하는 반도체 물품 제조 시스템.
  9. 청구항 6 내지 8 중 어느 하나에 있어서,
    상기 추가 접착 시트의 층이 다이싱 테이프(206)인 것을 특징으로 하는 반도체 물품 제조 시스템.
KR1020237024029A 2020-12-17 2021-12-16 반도체 물품의 제조방법 및 그 시스템 KR20230117446A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
MYPI2020006728 2020-12-17
MYPI2020006728 2020-12-17
PCT/MY2021/050120 WO2022131904A1 (en) 2020-12-17 2021-12-16 A method for fabricating semiconductor articles and system thereof

Publications (1)

Publication Number Publication Date
KR20230117446A true KR20230117446A (ko) 2023-08-08

Family

ID=82057953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237024029A KR20230117446A (ko) 2020-12-17 2021-12-16 반도체 물품의 제조방법 및 그 시스템

Country Status (5)

Country Link
US (1) US20240038525A1 (ko)
KR (1) KR20230117446A (ko)
CN (1) CN117581351A (ko)
TW (1) TW202234495A (ko)
WO (1) WO2022131904A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337258B1 (en) 1999-07-22 2002-01-08 Kabushiki Kaisha Toshiba Method of dividing a wafer
US6558975B2 (en) 2000-08-31 2003-05-06 Lintec Corporation Process for producing semiconductor device
US8679895B2 (en) 2010-08-31 2014-03-25 Infineon Technologies Ag Method of making thin-wafer current sensors

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4409014B2 (ja) * 1999-11-30 2010-02-03 リンテック株式会社 半導体装置の製造方法
JP4592270B2 (ja) * 2003-10-06 2010-12-01 日東電工株式会社 半導体ウエハの支持材からの剥離方法およびこれを用いた装置
JP4712468B2 (ja) * 2004-11-30 2011-06-29 古河電気工業株式会社 ダイシングダイボンドテープ
JP5353703B2 (ja) * 2007-10-09 2013-11-27 日立化成株式会社 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
JP4934620B2 (ja) * 2008-03-25 2012-05-16 古河電気工業株式会社 ウエハ加工用テープ
JP2010067646A (ja) * 2008-09-08 2010-03-25 Lintec Corp 半導体チップの製造方法
JP5308213B2 (ja) * 2009-03-31 2013-10-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
JP2014060201A (ja) * 2012-09-14 2014-04-03 Sekisui Chem Co Ltd ダイシング−ダイボンディングテープ及び粘接着剤層付き半導体チップの製造方法
JPWO2014080918A1 (ja) * 2012-11-20 2017-01-05 古河電気工業株式会社 半導体チップの製造方法およびそれに用いる薄膜研削用表面保護テープ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337258B1 (en) 1999-07-22 2002-01-08 Kabushiki Kaisha Toshiba Method of dividing a wafer
US6558975B2 (en) 2000-08-31 2003-05-06 Lintec Corporation Process for producing semiconductor device
US8679895B2 (en) 2010-08-31 2014-03-25 Infineon Technologies Ag Method of making thin-wafer current sensors

Also Published As

Publication number Publication date
TW202234495A (zh) 2022-09-01
CN117581351A (zh) 2024-02-20
US20240038525A1 (en) 2024-02-01
WO2022131904A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
TWI518761B (zh) Method of segmenting optical element wafers
JP4130167B2 (ja) 半導体ウエハの剥離方法
KR101458226B1 (ko) 광 디바이스 웨이퍼의 가공 방법
JP7080551B2 (ja) 被加工物の加工方法
JP4630689B2 (ja) ウエーハの分割方法
JPWO2003049164A1 (ja) 半導体チップの製造方法
JP2007109927A (ja) 表面保護フィルム剥離方法および表面保護フィルム剥離装置
JP6013806B2 (ja) ウエーハの加工方法
CN110265346B (zh) 晶圆的加工方法
KR20150140215A (ko) 웨이퍼 가공 방법
JPH09141646A (ja) 基板加工方法
KR101966997B1 (ko) 가공 방법
JP2007048876A (ja) 半導体装置の製造方法
KR20180028923A (ko) 적층 웨이퍼의 가공 방법
JP2008277602A (ja) 半導体集積回路装置の製造方法
US20100051190A1 (en) Method for applying an adhesive layer on thin cut semiconductor chips of semiconductor wafers
JP2011086772A (ja) 保護テープ剥離装置
KR20230117446A (ko) 반도체 물품의 제조방법 및 그 시스템
KR100816641B1 (ko) 반도체 웨이퍼 가공방법 및 이것에 사용되는 지지기판
JP2010129623A (ja) ウエーハの加工方法
JP6013850B2 (ja) ウェーハの加工方法
JP4808458B2 (ja) ウェハ加工方法
KR20190020615A (ko) 가공 방법
JP2022165921A (ja) 基板を処理する方法および基板を処理する為の方法
JP2015149429A (ja) ウェーハの加工方法