KR20060079846A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20060079846A
KR20060079846A KR1020067004022A KR20067004022A KR20060079846A KR 20060079846 A KR20060079846 A KR 20060079846A KR 1020067004022 A KR1020067004022 A KR 1020067004022A KR 20067004022 A KR20067004022 A KR 20067004022A KR 20060079846 A KR20060079846 A KR 20060079846A
Authority
KR
South Korea
Prior art keywords
lead
frame
sheet member
semiconductor chip
lead frame
Prior art date
Application number
KR1020067004022A
Other languages
English (en)
Other versions
KR101036987B1 (ko
Inventor
히로미찌 스즈끼
후지오 이또
도시오 사사끼
Original Assignee
가부시끼가이샤 르네사스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 르네사스 테크놀로지 filed Critical 가부시끼가이샤 르네사스 테크놀로지
Publication of KR20060079846A publication Critical patent/KR20060079846A/ko
Application granted granted Critical
Publication of KR101036987B1 publication Critical patent/KR101036987B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

히트 스프레더(1b)와 복수의 이너 리드(1d)의 선단부가 절연성의 열 가소성 접착재(1c)를 개재하여 접합된 리드 프레임(1)을 준비하고, 리드 프레임(1)을 히트 스테이지(6) 상에 배치하고, 히트 스프레더(lb) 상에 반도체 칩(2)을 배치한 후, 가열되어 연화된 열 가소성 접착재(1c)를 개재하여 반도체 칩(2)을 히트 스프레더(1b)에 접합하는 반도체 장치의 제조 방법으로서, 복수의 이너 리드(1d)의 선단부를 히트 스테이지(6)측을 누르면서 반도체 칩(2)과 열 가소성 접착재(1c)를 접합함으로써, 이너 리드(1d)를 장애가 일어나지 않게 다이 본딩을 행할 수 있어, 반도체 장치의 조립성의 향상을 도모할 수 있다.
히트 스프레더, 이너 리드, 선단부, 반도체 칩

Description

반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE MANUFACTURING METHOD}
본 발명은, 반도체 장치의 제조 방법에 관한 것으로, 특히, 링 형상의 바 리드를 갖는 반도체 장치의 제조 방법에 관한 것이다.
방열성을 높인 반도체 장치로서, 이너 리드의 선단부에 절연성의 접착재를 개재하여 히트 스프레더(시트 부재)를 접착한 구조의 반도체 장치가 알려져 있고, 반도체 칩은 상기 히트 스프레더 상의 중앙부에 탑재되어 있다.
상기 반도체 장치에서, 공통 리드로서 바 리드(버스 바라고도 함)를 갖고 있는 구조의 것이 있으며, 예를 들면, 바 리드가 틀 형상(사각의 링 형상)인 경우, 바 리드는, 반도체 칩과 이너 리드의 선단군 사이의 영역에 배치된다.
이러한 반도체 장치에 대해서는, PCT/JP03/06151에 그 기재가 있다.
본 발명자는, 상기 반도체 장치의 조립에 대하여 검토하였다. 그 결과, 수지 성형 시에, 밀봉용 수지의 유동압에 의해 와이어 쇼트를 야기하는 것이나, 소 탭(칩 이면보다 탭이 작은) 구조를 채용한 경우에 칩 이면에 밀봉용 수지가 돌아 들어가기 어려운 것 등이 우려되는 것을 발견하였다.
또한, 일본 특개평9-252072호 공보에는, 이너 리드와 그 선단을 연결하는 연결부가 접착제층을 개재하여 히트 스프레더에 부착된 리드 프레임과 그 제조 방법 에 대하여 기재되어 있지만, 그 리드 프레임을 이용한 반도체 장치의 구체적인 제조 방법에 대한 기재는 없다.
본 발명의 목적은, 조립성의 향상을 도모하는 반도체 장치의 제조 방법을 제공하는 것에 있다.
또한, 본 발명의 다른 목적은, 제품의 신뢰성의 향상을 도모하는 반도체 장치의 제조 방법을 제공하는 것에 있다.
본 발명의 상기 및 그 밖의 목적과 신규의 특징은, 본 명세서의 기술 및 첨부 도면에서 밝혀질 것이다.
<발명의 개시>
본 발명은, 시트 부재와 복수의 이너 리드의 선단부가 절연성의 열 가소성 접착재를 개재하여 접합된 리드 프레임을 준비하는 공정과, 상기 리드 프레임을 스테이지 상에 배치하는 공정과, 상기 리드 프레임의 상기 시트 부재 상에 반도체 칩을 배치하고, 가열되어 연화된 상기 열 가소성 접착재를 개재하여 상기 반도체 칩을 상기 시트 부재에 접합하는 공정을 갖고, 상기 복수의 이너 리드의 선단부를 상기 스테이지측으로 누르면서 상기 반도체 칩과 상기 열 가소성 접착재를 접합하는 것이다.
도 1은 본 발명의 제1 실시예의 반도체 장치의 구조의 일례를 도시하는 단면도.
도 2는 도 1에 도시하는 반도체 장치의 조립에 이용되는 리드 프레임의 구조 의 일례를 도시하는 단면도.
도 3은 도 1에 도시하는 반도체 장치의 조립에서의 다이 본딩 시의 칩 이송 상태의 일례를 도시하는 단면도.
도 4는 도 1에 도시하는 반도체 장치의 조립에서의 다이 본딩 시의 칩 압착 상태의 일례를 도시하는 단면도.
도 5는 도 1에 도시하는 반도체 장치의 조립에서의 다이 본딩 후의 상태의 일례를 도시하는 단면도.
도 6은 도 1에 도시하는 반도체 장치의 조립에서의 와이어 본딩 후의 상태의 일례를 도시하는 단면도.
도 7은 도 1에 도시하는 반도체 장치의 조립의 수지 성형 시의 금형 클램프 상태의 일례를 도시하는 단면도.
도 8은 도 1에 도시한 반도체 장치의 조립의 수지 성형 시의 수지 주입 상태의 일례를 도시하는 단면도.
도 9는 도 1에 도시하는 반도체 장치의 조립에서의 수지 성형 종료 후의 구조의 일례를 도시하는 단면도.
도 10은 본 발명의 제2 실시예의 반도체 장치의 구조의 일례를 도시하는 단면도.
도 11은 도 10에 도시하는 반도체 장치의 조합에 이용되는 리드 프레임의 구조의 일례를 도시하는 평면도.
도 12는 도 10에 도시하는 반도체 장치의 조립에서의 다이 본딩 후의 상태의 일례를 도시하는 단면도.
도 13은 도 10에 도시하는 반도체 장치의 조립에서의 와이어 본딩 후의 상태의 일례를 도시하는 단면도.
도 14는 도 10에 도시하는 반도체 장치의 조립의 수지 성형 시의 금형 클램프 상태의 일례를 도시하는 단면도.
도 15는 도 10에 도시하는 반도체 장치의 조립의 수지 성형 시의 수지 주입 상태의 일례를 도시하는 단면도.
도 16은 도 10에 도시하는 반도체 장치의 조립에서의 수지 성형 종료 후의 구조의 일례를 도시하는 단면도.
도 17은 본 발명의 제3 실시예의 반도체 장치의 조립에서의 와이어링 상태의 일례를 도시하는 평면도.
도 18은 본 발명의 제4 실시예의 반도체 장치의 조립에서의 와이어링 상태의 일례를 도시하는 평면도.
<발명을 실시하기 위한 최량의 형태>
이하, 본 발명의 실시예를 도면에 기초하여 상세히 설명한다.
이하의 실시예에서는 편의상 그 필요가 있을 때에는, 복수의 섹션 또는 실시예로 분할하여 설명하지만, 특별히 명시한 경우를 제외하고, 이들은 상호 무관한 것이 아니라, 한 쪽은 다른 쪽의 일부 또는 전부의 변형예, 상세, 보충 설명 등의 관계에 있다.
또한, 이하의 실시예에서, 요소의 수 등(개수, 수치, 양, 범위 등을 포함함) 을 언급하는 경우, 특별히 명시한 경우 및 원리적으로 분명히 특정한 수에 한정되는 경우 등을 제외하고, 그 특정한 수에 한정되는 것이 아니라, 특정한 수 이상이어도 되고 이하이어도 되는 것으로 한다.
또한, 이하의 실시예에서, 그 구성 요소(요소 스텝 등도 포함함)는, 특별히 명시한 경우 및 원리적으로 분명히 필수라고 생각되어지는 경우 등을 제외하고, 물론 반드시 필수적인 것은 아니다.
마찬가지로, 이하의 실시예에서, 구성 요소 등의 형상, 위치 관계 등을 언급할 때에는, 특별히 명시한 경우 및 원리적으로 분명하지 않다고 생각되어지는 경우 등을 제외하고, 실질적으로 그 형상 등에 근사 또는 유사한 것 등을 포함하는 것으로 한다. 이것은 상기 수치 및 범위에 대해서도 마찬가지이다.
또한, 실시예를 설명하기 위한 모든 도면에서 동일 기능을 갖는 것은 동일한 부호를 붙이고, 그 반복되는 설명은 생략한다.
(제1 실시예)
도 1에 도시하는 본 제1 실시예의 반도체 장치는, 방열성이 높은 수지 밀봉형의 반도체 패키지로서, 여기서는, 아우터 리드(1e)가 걸윙 형상으로 굽힘 성형된 QFP(Quad Flat Package)(11)를 예를 들어 설명한다.
QFP(11)의 구조에 대하여 설명하면, 복수의 이너 리드(1d)와, 이 이너 리드(1d)와 일체로 형성된 복수의 아우터 리드(1e)와, 복수의 이너 리드(1d)의 선단부에 절연성의 열 가소성 접착재(1c)를 개재하여 접합하는 시트 부재인 히트 스프레더(1b)와, 복수의 이너 리드(1d)의 내측에 배치된 사각의 링 형상의 공통 리드인 바 리드(1f)와, 링 형상의 바 리드(1f)의 내측에서 히트 스프레더(1b) 상에 열 가소성 접착재(1c)를 개재하여 접합된 반도체 칩(2)과, 반도체 칩(2)의 패드(전극)(2c)와 이것에 대응하는 이너 리드(1d), 및 패드(2c)와 바 리드(1f)를 접속하는 금선 등의 복수의 도전성의 와이어(3)와, 반도체 칩(2)이나 복수의 와이어(3)를 수지에 의해 밀봉하는 밀봉체(4)로 이루어진다.
즉, QFP(11)는, 이너 리드(1d)의 선단부, 링 형상의 바 리드(1f) 및 반도체 칩(2)이 각각 절연성의 열 가소성 접착재(1c)를 개재하여 히트 스프레더(1b)와 접합하고 있고, 열 가소성 접착재(1c)는, 그 글래스 전이 온도가 와이어 본딩 시의 가열 온도(예를 들면, 약 230℃) 이상, 바람직하게는 250℃ 이상인 접착재이다.
즉, 열 가소성 접착재(1c)가 연화되는 온도는, 와이어 본딩 시의 가열 온도 이상, 바람직하게는 250℃ 이상이다.
이에 의해, QFP(11)의 조립에서의 와이어 본딩 시에, 열 가소성 접착재(1c)가 연화되어 이너 리드(1d)가 열 가소성 접착재(1c) 상에서 움직이거나, 열 가소성 접착재(1c)로부터 박리된다고 하는 것을 방지할 수 있다.
또한, 공통 리드인 링 형상의 바 리드(1f)에는, 전원 전위나 GND 전위의 와이어(3)가 접속되어 있다.
다음으로, 본 제1 실시예의 QFP(11)의 제조 방법에 대하여 설명한다.
우선, 복수의 이너 리드(1d)와, 복수의 이너 리드(1d) 각각과 일체로 형성된 복수의 아우터 리드(1e)와, 복수의 이너 리드(1d)의 내측에 배치된 사각의 링 형상의 바 리드(1f)를 구비한 박판 형상의 금속제의 프레임체(1a)를 갖고 있고, 또한 이 프레임체(1a)와 절연성의 열 가소성 접착재(1c)를 개재하여 접합된 히트 스프레더(1b)를 갖는 도 2에 도시하는 리드 프레임(1)을 준비한다.
리드 프레임(1)에서는, 각 이너 리드(1d)의 선단부 및 바 리드(1f)와 사각형의 히트 스프레더(1b)가 각각 열 가소성 접착재(1c)를 개재하여 접합되어 있다.
즉, 히트 스프레더(1b)는, 이너 리드(1d)열에 대응한 시트 형상의 것이며, 사각형을 이루고 있음과 함께, 칩 탑재 기능을 갖고 있다.
또한, 리드 프레임(1)에서 사각의 링 형상의 바 리드(1f) 각각의 외측에는 리드 절단에 의해 형성된 펀칭 구멍(제1 관통 구멍)(1g)이 형성되어 있다. 펀칭 구멍(1g) 중, 이너 리드(1d)군과 바 리드(1f) 사이에 형성된 펀칭 구멍(1g)은, 각 이너 리드(1d)의 선단부에 인접하여 이너 리드(1d)의 열방향을 따라 형성되어 있고, 따라서, 복수의 이너 리드(1d)와 이것에 인접한 사각의 바 리드(1f) 사이에는 4개의 가늘고 긴 펀칭 구멍(1g)이 형성되어 있다(도 11 참조).
그 후, 다이 본딩을 행한다.
우선, 도 3에 도시한 바와 같이 리드 프레임(1)을 히트 스테이지(6)(스테이지) 상에 배치한다. 그 때, 미리 히트 스테이지(6)를 소정의 온도(예를 들면, 300℃ 이상)로 가열해 둔다. 이에 의해, 히트 스테이지(6) 상에 리드 프레임 배치 후, 히트 스테이지(6)로부터 히트 스프레더(1b)를 통하여 열 가소성 접착재(1c)에 열이 전해져, 소정 온도에 도달하면 열 가소성 접착재(1c)가 연화되기 시작한다.
그 후, 콜릿(5)에 의해 반도체 칩(2)의 주면(2a)측을 흡착 유지하여 옮겨 싣고, 리드 프레임(1)의 히트 스프레더(1b)의 칩 탑재 영역의 상방에 반도체 칩(2)을 배치한다.
계속해서, 도 4에 도시한 바와 같이 콜릿(5)에 의해 반도체 칩(2)을 흡착 유지한 상태에서 콜릿(5)을 하강시키고, 반도체 칩(2)의 이면(2b)을 히트 스프레더(1b) 상의 열 가소성 접착재(1c)에 접합한다.
그 때, 복수의 이너 리드(1d)의 선단부 및 바 리드(1f)를 압축 지그(7)에 의해 히트 스테이지(6)측을 누른 상태에서, 가열되어 연화된 열 가소성 접착재(1c)를 개재하여 반도체 칩(2)을 히트 스프레더(1b) 상의 열 가소성 접착재(1c)에 접합한다.
이 때, 열 가소성 접착재(1c)는 연화되어 있지만, 각 이너 리드(1d)나 바 리드(1f)는 압축 지그(7)에 의해 히트 스테이지(6)측에 눌러져 있기 때문에, 이너 리드(1d)가 열 가소성 접착재(1c)로부터 박리되거나 열 가소성 접착재(1c) 상에서 움직이거나 하지 않고, 이너 리드(1d)를 장애가 일어나지 않게 다이 본딩할 수 있다.
또한, 특별한 다이 본드재를 사용하지 않고 열 가소성 접착재(1c)에 의해서만 다이 본딩을 행할 수 있다.
그 결과, 다이 본드재를 도포하는 공정을 생략할 수 있어, 반도체 장치(QFP(11))의 조립성의 향상을 도모할 수 있다.
또한, 특별한 다이 본드재를 사용하지 않기 때문에, 반도체 장치(QFP(11))의 제조 코스트를 저감할 수 있다.
이에 의해, 도 5에 도시한 바와 같이 다이 본딩이 완료된다.
그 후, 도 6에 도시한 바와 같이 와이어 본딩을 행한다.
즉, 반도체 칩(2)의 패드(2c)(도 1 참조)와 이것에 대응하는 이너 리드(1d), 및 바 리드(1f)를 각각 도전성의 와이어(3)에 의해 전기적으로 접속한다.
그 후, 수지 성형을 행한다.
우선, 도 7에 도시한 바와 같이 제1 금형(8a)(하형)과 제2 금형(8b)(상형)에 의해 한 쌍을 이루는 성형 금형(8)을 준비하고, 성형 금형(8) 중, 게이트(8d)가 형성된 제1 금형(8a)의 금형면(8e) 상에 리드 프레임(1)의 반도체 칩(2)이 탑재되어 있지 않은 측의 면 즉 이면(1j)을 배치하고, 그 후, 제1 금형(8a) 및 제2 금형(8b)을 클램프한다.
이에 의해, 성형 금형(8)의 캐비티(8c)에 의해 복수의 이너 리드(1d)와 반도체 칩(2)과 복수의 와이어(3)와 히트 스프레더(1b)가 피복된 상태로 된다.
그 후, 도 8에 도시한 바와 같이, 리드 프레임(1)의 이면(1j)측에 배치된 제1 금형(8a)의 게이트(8d)(도 7 참조)로부터 성형 금형(8)의 캐비티(8c) 내에 밀봉용 수지(9)를 주입한다. 이에 의해, 캐비티(8c) 내에 주입된 밀봉용 수지(9)는, 리드 프레임(1)의 이면(1j)측을 따라, 또한 히트 스프레더(1b)를 피복하도록 흘러 이면(1j)측의 캐비티(8c)를 충전함과 함께, 리드 프레임(1)의 게이트 인접의 개구부를 통하여 표면(1k)측의 캐비티(8c)에도 유입시켜, 표면(1k)측의 캐비티(8c)에도 충전한다.
이면(1j)측에 주입된 밀봉용 수지(9)는, 수지의 흐름(10)에 의해 유동하는 과정에서, 주입압에 의해, 이너 리드(1d)와 바 리드(1f) 사이에 형성된 펀칭 구멍(1g)을 통하여 표면(1k)측에 유입되어, 도 8의 A부에 도시한 바와 같이 표면(1k)측 에 배치된 이너 리드(1d)와 접속하는 와이어(3)를 밀어 올린다.
즉, 리드 프레임(1)의 이면(1j)측에 게이트(8d)가 배치되어 있는 것에 의해, 리드 프레임(1)의 이면(1j)측으로부터 밀봉용 수지(9)가 이너 리드(1d)와 바 리드(1f) 사이의 펀칭 구멍(1g)을 통하여 솟아 오르도록 표면(1k)측에 유입되기 때문에, 와이어(3)를 밀어 올려 와이어(3)에 장력을 줄 수 있다.
이에 의해, 와이어 쇼트나 와이어 흐름이 발생하기 어렵게 되어, 제품의 신뢰성의 향상을 도모할 수 있다.
이와 같이 하여 표리 양면의 캐비티(8c)에 밀봉용 수지(9)를 충전하여 도 9에 도시하는 수지 성형이 완료되는 밀봉체(4)를 형성한다.
그 후, 아우터 리드(1e)의 절단 성형을 행하여, 도 1에 도시하는 QFP(11)의 조립이 완료된다.
(제2 실시예)
도 10에 도시하는 본 제2 실시예의 반도체 장치는, 제1 실시예의 QFP(11)와 마찬가지로 방열성을 높이기 위해 히트 스프레더(시트 부재)(1b)를 갖는 수지 밀봉형의 QFP(12)이지만, 제1 실시예의 QFP(11)와 상이한 점은, 히트 스프레더(1b) 상에, 반도체 칩(2)의 이면(2b)과 비교하여 훨씬 작은 칩 탑재부인 탭(1h)이 절연성의 접착 부재(접착재)(13)를 개재하여 형성되어 있는 것이다.
즉, 제2 실시예의 QFP(12)는, 소 탭 구조의 반도체 장치이다.
QFP(12)의 구조에 대하여 설명하면, 복수의 이너 리드(1d)와, 이 이너 리드(1d)와 일체로 형성된 복수의 아우터 리드(1e)와, 복수의 이너 리드(1d)의 선단부 에 절연성의 접착 부재(13)를 개재하여 접합하는 히트 스프레더(1b)와, 복수의 이너 리드(1d)의 내측에 배치된 사각의 링 형상의 바 리드(1f)와, 링 형상의 바 리드(1f)의 내측에서 히트 스프레더(1b) 상에 절연성의 접착 부재(13)를 개재하여 고정되고, 또한 반도체 칩(2)의 이면(2b)보다 훨씬 작은 칩 탑재부인 탭(1h)과, 이 탭(1h) 상에 탑재된 반도체 칩(2)과, 반도체 칩(2)의 패드(전극)(2c)와 이것에 대응하는 이너 리드(1d), 및 패드(2c)와 바 리드(1f)를 접속하는 금선 등의 복수의 도전성의 와이어(3)와, 반도체 칩(2)이나 복수의 와이어(3)를 수지에 의해 밀봉하는 밀봉체(4)로 이루어진다.
즉, 도 10에 도시하는 QFP(12)는, 히트 스프레더(1b) 상에 절연성의 접착 부재(13)를 개재하여 형성된 작은 탭(1h)에 반도체 칩(2)이 탑재된 소 탭 구조의 것이다.
또한, 탭(1h)은, 도 11에 도시한 바와 같이 4개의 현수 리드(1i)에 연결하고 있고, 현수 리드(1i)는 펀칭 구멍(1g)에 의해 링 형상의 바 리드(1f)와 절연되어 있다. 단, 현수 리드(1i)와 최내측의 바 리드(1f)가 연결되어 있어도 된다.
또한, 탭(1h)의 주위에는 히트 스프레더(1b)에 형성된 제2 관통 구멍인 관통 구멍(1m)이 형성되어 있다.
이 관통 구멍(1m)은, 수지 성형 시에 반도체 칩(2)의 이면(2b)과 히트 스프레더(1b)의 간극에 밀봉용 수지(9)를 충분히 돌아 들어가게 하기 위한 구멍으로서, 반도체 칩(2)의 이면(2b)과 히트 스프레더(1b)의 간극에 충분히 밀봉용 수지(9)가 충전됨으로써, 칩 이면과 밀봉용 수지(9)가 접착하여 리플로우 크랙 내성의 향상을 도모할 수 있다.
또한, 제2 실시예에서 채용하는 접착 부재(13)는, 절연성의 것이면, 열 가소성의 접착재이어도 되고, 또한 열 가소성 이외의 접착재이어도 된다.
본 제2 실시예의 QFP(12)의 그 밖의 구조에 대해서는, 제1 실시예의 QFP(11)와 마찬가지이기 때문에, 그 설명은 생략한다.
다음에 본 제2 실시예의 QFP(12)의 제조 방법에 대하여 설명한다.
우선, 도 11에 도시하는 리드 프레임(1)을 준비한다.
즉, 복수의 이너 리드(1d)와, 이 이너 리드(1d)와 일체로 형성된 복수의 아우터 리드(1e)와, 복수의 이너 리드(1d)의 선단부에 절연성의 접착 부재(13)를 개재하여 접합하는 박판 형상의 시트 부재인 히트 스프레더(1b)와, 복수의 이너 리드(1d)의 내측에 배치된 사각의 링 형상의 바 리드(1f)와, 링 형상의 바 리드(1f)의 내측에서 히트 스프레더(1b) 상에 절연성의 접착 부재(13)를 개재하여 고정된 탭(1h)과, 탭(1h)과 연결하는 현수 리드(1i)를 갖는 리드 프레임(1)을 준비한다.
리드 프레임(1)에서는, 각 이너 리드(1d)의 선단부, 바 리드(1f) 및 탭(1h)과, 사각형의 히트 스프레더(1b)가 각각 절연성의 접착 부재(접착재)(13)를 개재하여 접합되어 있다. 히트 스프레더(1b)는, 이너 리드(1d)열에 대응한 시트 형상의 것으로, 사각형을 이루고 있음과 함께, 칩 탑재 기능을 갖고 있다.
또한, 리드 프레임(1)에서 사각의 링 형상의 바 리드(1f) 각각의 외측에는 리드 절단에 의해 형성된 펀칭 구멍(제1 관통 구멍)(1g)이 형성되어 있다. 펀칭 구멍(1g) 중, 이너 리드(1d)군과 바 리드(1f) 사이에 형성된 펀칭 구멍(1g)은, 각 이너 리드(1d)의 선단부에 인접하여 이너 리드(1d)의 열방향을 따라 형성되어 있고, 따라서, 복수의 이너 리드(1d)와 이것에 인접한 사각의 바 리드(1f) 사이에는 4개의 가늘고 긴 펀칭 구멍(1g)이 형성되어 있다(도 11 참조).
또한, 탭(1h)은, 탑재되는 반도체 칩(2)의 이면(2b)과 비교하여 그 크기가 훨씬 작은 것이고, 또한 탭(1h)의 주위에는 복수의 관통 구멍(제2 관통 구멍)(1m)이 형성되어 있다.
그 후, 다이 본딩을 행한다.
여기서는, 반도체 칩(2)을 히트 스프레더(1b)에 접착된 탭(1h) 상에 탑재한다. 즉, 도 12에 도시한 바와 같이 반도체 칩(2)의 외주부를, 탭(1h)으로부터 그 주위로 밀어내어 탭(1h) 상에 탑재한다. 그 때, 열압착 등에 의해 반도체 칩(2)을 탭(1h)에 고정한다.
그 후, 도 13에 도시한 바와 같이, 와이어 본딩을 행한다.
즉, 반도체 칩(2)의 패드(2c)(도 10 참조)와 이것에 대응하는 이너 리드(1d), 및 바 리드(1f)를 각각 도전성의 와이어(3)에 의해 전기적으로 접속한다.
그 후, 수지 성형을 행한다.
우선, 도 14에 도시한 바와 같이 제1 금형(8a)(하형)과 제2 금형(8b)(상형)에 의해 한 쌍을 이루는 성형 금형(8)을 준비하고, 성형 금형(8) 중, 게이트(8d)가 형성된 제1 금형(8a)의 금형면(8e) 상에 리드 프레임(1)의 반도체 칩(2)이 탑재되어 있지 않은 측의 면 즉 이면(1j)을 배치하고, 그 후, 제1 금형(8a) 및 제2 금형(8b)을 클램프한다.
이에 의해, 성형 금형(8)의 캐비티(8c)에 의해 복수의 이너 리드(1d)와 반도체 칩(2)과 복수의 와이어(3)와 히트 스프레더(1b)가 피복된 상태로 된다.
그 후, 도 15에 도시한 바와 같이, 리드 프레임(1)의 이면(1j)측에 배치된 제1 금형(8a)의 게이트(8d)로부터 성형 금형(8)의 캐비티(8c) 내에 밀봉용 수지(9)를 주입한다. 이에 의해, 캐비티(8c) 내에 주입된 밀봉용 수지(9)는, 리드 프레임(1)의 이면(1j)측을 따라, 또한 히트 스프레더(1b)를 피복하도록 흘러 이면(1j)측의 캐비티(8c)를 충전함과 함께, 리드 프레임(1)의 게이트 인접의 개구부를 통하여 표면(1k)측의 캐비티(8c)에도 유입시켜, 표면(1k)측의 캐비티(8c)에도 충전한다.
이면(1j)측에 주입된 밀봉용 수지(9)는, 수지의 흐름(10)에 의해 유동하는 과정에서, 주입압에 의해, 이너 리드(1d)와 바 리드(1f) 사이에 형성된 펀칭 구멍(1g)을 통하여 표면(1k)측에 유입하고, 도 15의 B부에 도시한 바와 같이 표면(1k)측에 배치된 이너 리드(1d)와 접속하는 와이어(3)를 밀어 올린다.
즉, 리드 프레임(1)의 이면(1j)측에 게이트(8d)가 배치되어 있는 것에 의해, 리드 프레임(1)의 이면(1j)측으로부터 밀봉용 수지(9)가 이너 리드(1d)와 바 리드(1f) 사이의 펀칭 구멍(1g)을 통하여 솟아 오르도록 표면(1k)측에 유입되기 때문에, 와이어(3)를 밀어 올려 와이어(3)에 장력을 줄 수 있다.
이에 의해, 와이어 쇼트나 와이어 흐름이 발생하기 어렵게 되어, 제품의 신뢰성의 향상을 도모할 수 있다.
또한, 본 제2 실시예의 리드 프레임(1)에서는, 탭(1h)의 주위에 복수의 관통 구멍(1m)이 형성되어 있기 때문에, 리드 프레임(1)의 이면(1j)측에 배치된 밀봉용 수지(9)는, 반도체 칩(2)의 이면 부근에서, 도 15의 C부에 도시한 바와 같이 주입압에 의해 관통 구멍(1m)을 통하여 표면(1k)측에 유입되어, 반도체 칩(2)의 이면(2b)과 접착 부재(13) 사이에 들어간다.
이것에 의해, 반도체 칩(2)의 이면(2b)과 히트 스프레더(1b) 사이에도 충분히 밀봉용 수지(9)가 충전된다.
그 결과, 칩 이면과 밀봉용 수지(9)가 접착하여 보이드가 형성되기 어렵게 되어, 리플로우 크랙 내성을 높일 수 있다. 따라서, 제품의 신뢰성의 향상을 도모할 수 있다.
이와 같이 하여 표리 양면의 캐비티(8c)에 밀봉용 수지(9)를 충전하여 도 16에 도시하는 수지 성형이 완료되는 밀봉체(4)를 형성한다.
그 후, 아우터 리드(1e)의 절단 성형을 행하여, 도 10에 도시하는 소 탭 구조의 QFP(12)의 조립이 완료된다.
(제3 실시예)
도 17은 본 제3 실시예의 반도체 장치의 조립에서, 와이어링 상태를 도시한 것이다.
도 17에 도시하는 리드 프레임(1)은, 복수의 이너 리드(1d)와, 이것과 일체로 형성된 복수의 아우터 리드(1e)와, 복수의 이너 리드(1d)의 선단부에 접합하는 시트 부재인 히트 스프레더(1b)와, 4개의 이너 리드군의 내측에 배치된 틀 형상 리드(1p)와, 이 틀 형상 리드(1p)의 각부에 연결하는 인출 리드(1n)를 갖고 있고, 히트 스프레더(1b)와 복수의 이너 리드의 선단부, 및 히트 스프레더(1b)와 틀 형상 리드(1p)가 접착 부재(13)(도 12 참조)를 개재하여 접합되어 있는 것이다.
즉, 틀 형상 리드(1p)와 연결하여 외부에 인출된 인출 리드(1n)가, 틀 형상 리드(1p)의 각부에 모여 연결되어 있다.
이에 의해, 와이어 본딩에서는, 반도체 칩(2)의 패드(2c)(도 10 참조)와 이것에 대응하는 이너 리드(1d), 또한 반도체 칩(2)의 패드(2c)와 틀 형상 리드(1p)의 각부 부근을 피한 개소가 각각 와이어(3)에 의해 전기적으로 접속되어 있다.
이 상태에서 수지 성형에서는, 게이트(8d)(도 15 참조)와 인출 리드(1n)가 동일한 위치의 각부에 형성된 성형 금형(8)을 이용하여 수지 성형을 행한다. 즉, 게이트(8d)가 캐비티(8c)의 각부에 형성되어 있는 경우에, 틀 형상 리드(1p)와 연결하는 인출 리드(1n)도 동일한 위치의 각부에 모아 배치한다.
이에 의해, 게이트(8d)로부터 캐비티(8c) 내에 밀봉용 수지(9)를 주입하면, 밀봉용 수지(9)는, 인출 리드(1n)를 따라 수지의 흐름(10)으로 되어 유동한 후, 캐비티(8c) 내로 확산하여 충전된다. 그 때, 도 17의 D부에 도시한 바와 같이 틀 형상 리드(1p)의 각부 부근에는 와이어(3)가 접속되어 있지 않기 때문에, 주입된 밀봉용 수지(9)의 각부 부근에서의 와이어(3)와의 간섭을 피할 수 있다. 그 결과, 와이어 흐름의 발생을 방지할 수 있다. 또한, 보이드의 형성을 저감할 수 있다.
따라서, 제품의 신뢰성의 향상을 도모할 수 있다.
또한, 와이어(3)의 길이의 관점에서도, 반도체 칩(2)의 각 패드(2c)로부터 거리가 멀어 이루어지기 쉬운 틀 형상 리드(1p)의 각부 부근에는 와이어(3)를 접속하지 않기 때문에, 전반적으로 와이어(3)를 짧게 할 수 있다.
(제4 실시예)
도 18은 본 제4 실시예의 반도체 장치의 조립에서, 와이어링 상태를 도시한 것이다.
도 18에 도시하는 리드 프레임(1)은, 복수의 이너 리드(1d)와, 이것과 일체로 형성된 복수의 아우터 리드(1e)와, 복수의 이너 리드(1d)의 선단부에 접합하는 시트 부재인 히트 스프레더(1b)와, 4개의 이너 리드군의 내측에 배치된 틀 형상 리드(1p)를 갖고 있고, 히트 스프레더(1b)와 복수의 이너 리드의 선단부, 및 히트 스프레더(1b)와 틀 형상 리드(1p)가 접착 부재(13)(도 12 참조)를 개재하여 접합되어 있는 것이다.
본 제4 실시예의 와이어 본딩에서는, 반도체 칩(2)의 패드(2c)(도 10 참조)와 이것에 대응하는 이너 리드(1d)가 와이어(3)에 의해 접속되어 있고, 도 18에 도시한 바와 같이 틀 형상 리드(1p)에는 와이어(3)는 접속되어 있지 않다.
즉, 본 제4 실시예에서는, 틀 형상 리드(1p)는 공통 리드가 아니고, 시트 부재의 보강용으로서 형성되어 있다. 예를 들면, 시트 부재가 절연성의 테이프 부재 등인 경우에는, 틀 형상 리드(1p)와 상기 테이프 부재가 접합되어 있는 것에 의해, 상기 테이프 부재의 열 변형을 방지할 수 있다.
그 때, 도 18에 도시한 바와 같이 틀 형상 리드(1p)가 복수열(본 제4 실시예에서는 3 열)로 나열되어 형성되어 있는 것에 의해, 상기 테이프 부재의 강도를 더욱 높일 수 있다.
또한, 수지 성형에서, 캐비티(8c)(도 15 참조)에 밀봉용 수지(9)를 주입하였 을 때에, 틀 형상 리드(1p)에 의해 밀봉용 수지(9)의 이너 리드(1d)측에의 유입을 저지하여 캐비티(8c)에 밀봉용 수지(9)를 충전한다.
즉, 틀 형상 리드(1p)가 댐으로 되어 밀봉용 수지(9)의 이너 리드(1d)의 선단부측에의 유입을 저지할 수 있다. 그 결과, 제품의 신뢰성의 향상을 도모할 수 있다.
이상, 본 발명자에 의해 이루어진 발명을 발명의 실시예에 기초하여 구체적으로 설명하였지만, 본 발명은 상기 발명의 실시예에 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 여러가지 변경 가능한 것은 물론이다.
상기 제1 실시예∼제4 실시예에서는, 시트 부재가 히트 스프레더(1b)인 경우에 대하여 설명하였지만, 상기 시트 부재는, 박막의 테이프 부재 혹은 기판 등이어도 된다.
또한, 본 제1 실시예∼제4 실시예에서는 반도체 장치가 QFP인 경우를 예로 들어 설명하였지만, 상기 반도체 장치는, 각 이너 리드(1d)의 선단부에 시트 부재가 접착된 리드 프레임을 이용하여 조립할 수 있는 반도체 장치이면, QFP 이외의 다른 반도체 장치이어도 된다.
이상과 같이, 본 발명의 반도체 장치의 제조 방법은, 바 리드(틀 형상 리드)를 갖는 반도체 장치의 제조 방법에 적합하며, 특히, 아우터 리드가 4 방향으로 배치된 반도체 장치의 제조 방법에 적합하다.

Claims (12)

  1. 복수의 이너 리드와, 이것과 일체로 형성된 복수의 아우터 리드와, 상기 복수의 이너 리드의 선단부에 접합하는 시트 부재를 갖는 리드 프레임을 이용하여 조립하는 것이 가능한 반도체 장치의 제조 방법으로서,
    (a) 상기 시트 부재와 상기 복수의 이너 리드의 선단부가 절연성의 열 가소성 접착재를 개재하여 접합된 상기 리드 프레임을 준비하는 공정과,
    (b) 상기 리드 프레임을 스테이지 상에 배치하는 공정과,
    (c) 상기 리드 프레임의 상기 시트 부재 상에 반도체 칩을 배치하고, 가열되어 연화된 상기 열 가소성 접착재를 개재하여 상기 반도체 칩을 상기 시트 부재에 접합하는 공정
    을 갖고,
    상기 (c) 공정에서, 상기 복수의 이너 리드의 선단부를 상기 스테이지측으로 누르면서 상기 반도체 칩과 상기 열 가소성 접착재를 접합하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 리드 프레임은 상기 복수의 이너 리드의 내측에 사각의 링 형상의 바 리드를 갖고 있고, 상기 (c) 공정에서, 상기 복수의 이너 리드의 선단부 및 상기 바 리드를 상기 스테이지측으로 누르면서 상기 반도체 칩과 상기 열 가소성 접착재 를 접합하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 열 가소성 접착재는, 그 글래스 전이 온도가 250℃ 이상인 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 복수의 이너 리드와, 이것과 일체로 형성된 복수의 아우터 리드와, 상기 복수의 이너 리드의 선단부에 접합하는 시트 부재를 갖는 리드 프레임을 이용하여 조립하는 것이 가능한 반도체 장치의 제조 방법으로서,
    (a) 상기 시트 부재와 상기 복수의 이너 리드의 선단부가 접착재를 개재하여 접합되어 있고, 상기 시트 부재의 상기 이너 리드의 내측에 제1 관통 구멍이 형성된 상기 리드 프레임을 준비하는 공정과,
    (b) 상기 리드 프레임의 상기 시트 부재 상에 반도체 칩을 탑재하는 공정과,
    (c) 상기 반도체 칩의 전극과 이것에 대응하는 상기 이너 리드를 도전성의 와이어에 의해 전기적으로 접속하는 공정과,
    (d) 제1 금형과 제2 금형에 의해 한 쌍을 이루는 성형 금형 중, 게이트가 형성된 금형의 금형면 상에 상기 리드 프레임의 상기 반도체 칩이 탑재되어 있지 않은 이면을 배치하고, 그 후, 상기 제1 및 제2 금형을 클램프하는 공정과,
    (e) 상기 게이트로부터 상기 금형의 캐비티 내에 밀봉용 수지를 주입하고, 상기 밀봉용 수지를 상기 리드 프레임의 상기 이면측으로부터 상기 제1 관통 구멍 을 통해 표면측에 배치된 상기 와이어를 밀어 올려 상기 캐비티 내에 충전하는 공정
    을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제4항에 있어서,
    상기 리드 프레임은 상기 복수의 이너 리드의 내측에 사각의 링 형상의 바 리드를 갖고 있고, 상기 (e) 공정에서, 상기 밀봉용 수지를 상기 이너 리드와 상기 바 리드 사이에 형성된 상기 제1 관통 구멍을 통하여 상기 와이어를 밀어 올려 상기 캐비티 내에 충전하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제4항에 있어서,
    상기 시트 부재는 히트 스프레더로서, 상기 히트 스프레더에 상기 제1 관통 구멍이 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 복수의 이너 리드와, 이것과 일체로 형성된 복수의 아우터 리드와, 상기 복수의 이너 리드의 선단부에 접합하는 시트 부재를 갖는 리드 프레임을 이용하여 조립하는 것이 가능한 반도체 장치의 제조 방법으로서,
    (a) 상기 시트 부재와 상기 복수의 이너 리드의 선단부가 접착재를 개재하여 접합되어 있고, 상기 시트 부재 상에 반도체 칩의 이면보다 작은 칩 탑재부가 상기 접착재를 개재하여 배치되고, 상기 칩 탑재부의 주위에 제2 관통 구멍이 형성된 상 기 리드 프레임을 준비하는 공정과,
    (b) 상기 리드 프레임의 상기 시트 부재의 상기 칩 탑재부 상에 상기 반도체 칩을 탑재하는 공정과,
    (c) 상기 반도체 칩의 전극과 이것에 대응하는 상기 이너 리드를 도전성의 와이어에 의해 전기적으로 접속하는 공정과,
    (d) 제1 금형과 제2 금형에 의해 한 쌍을 이루는 성형 금형 중, 게이트가 형성된 금형의 금형면 상에 상기 리드 프레임의 상기 반도체 칩이 탑재되어 있지 않은 이면을 배치하고, 그 후, 상기 제1 및 제2 금형을 클램프하는 공정과,
    (e) 상기 게이트로부터 상기 금형의 캐비티 내에 밀봉용 수지를 주입하고, 상기 밀봉용 수지를 상기 리드 프레임의 상기 이면측으로부터 상기 제2 관통 구멍을 통하여 표면측에 돌아 들어가게 하여 상기 반도체 칩의 이면에 공급하여 상기 캐비티 내에 충전하는 공정
    을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제5항에 있어서,
    상기 시트 부재의 상기 이너 리드의 내측에 제1 관통 구멍이 형성되어 있고, 상기 (e) 공정에서, 상기 게이트로부터 상기 금형의 캐비티 내에 밀봉용 수지를 주입하고, 상기 밀봉용 수지를 상기 리드 프레임의 상기 이면측으로부터 상기 제1 관통 구멍을 통하여 표면측에 배치된 상기 와이어를 밀어 올려 상기 캐비티 내에 충전하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 리드 프레임은 상기 복수의 이너 리드의 내측에 사각의 링 형상의 바 리드를 갖고 있고, 상기 (e) 공정에서, 상기 밀봉용 수지를 상기 이너 리드와 상기 바 리드 사이에 형성된 상기 제1 관통 구멍을 통하여 상기 와이어를 밀어 올려 상기 캐비티 내에 충전하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 복수의 이너 리드와, 이것과 일체로 형성된 복수의 아우터 리드와, 상기 복수의 이너 리드의 선단부에 접합하는 시트 부재를 갖는 리드 프레임을 이용하여 조립하는 것이 가능한 반도체 장치의 제조 방법으로서,
    (a) 4개의 이너 리드군의 내측에 배치된 틀 형상 리드를 갖고 있고, 상기 시트 부재와 상기 복수의 이너 리드의 선단부, 및 상기 시트 부재와 상기 틀 형상의 리드가 접착재를 개재하여 접합된 리드 프레임을 준비하는 공정과,
    (b) 상기 리드 프레임의 상기 시트 부재의 상기 틀 형상 리드의 내측에 반도체 칩을 탑재하는 공정과,
    (c) 상기 반도체 칩의 전극과 이것에 대응하는 상기 이너 리드를 도전성의 와이어에 의해 전기적으로 접속하는 공정과,
    (d) 제1 금형과 제2 금형에 의해 한 쌍을 이루는 성형 금형의 캐비티 내에 상기 반도체 칩과 상기 와이어를 배치하고, 그 후, 상기 리드 프레임을 상기 제1 및 제2 금형으로 클램프하는 공정과,
    (e) 상기 캐비티 내에 밀봉용 수지를 주입하고, 상기 틀 형상 리드에 의해 상기 밀봉용 수지의 상기 이너 리드측에의 유입을 저지하여 상기 밀봉용 수지를 상기 캐비티 내에 충전하는 공정
    을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 틀 형상 리드는 복수열로 배열하여 배치되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 복수의 이너 리드와, 이것과 일체로 형성된 복수의 아우터 리드와, 상기 복수의 이너 리드의 선단부에 접합하는 시트 부재를 갖는 리드 프레임을 이용하여 조립하는 것이 가능한 반도체 장치의 제조 방법으로서,
    (a) 4개의 이너 리드군의 내측에 배치된 틀 형상 리드와 이 틀 형상 리드의 각부에 연결하는 인출 리드를 갖고 있고, 상기 시트 부재와 상기 복수의 이너 리드의 선단부, 및 상기 시트 부재와 상기 틀 형상 리드가 접착재를 개재하여 접합된 리드 프레임을 준비하는 공정과,
    (b) 상기 리드 프레임의 상기 시트 부재의 상기틀 형상 리드의 내측에 반도체 칩을 탑재하는 공정과,
    (c) 상기 반도체 칩의 전극과 이것에 대응하는 상기 이너 리드, 및 상기 반도체 칩의 전극과 상기 틀 형상 리드의 각부를 피한 개소를 각각 도전성의 와이어 에 의해 전기적으로 접속하는 공정과,
    (d) 제1 금형과 제2 금형에 의해 한 쌍을 이루고, 게이트가 캐비티의 각부에 형성된 성형 금형의 상기 캐비티 내에 상기 반도체 칩과 상기 와이어를 배치하고, 그 후, 상기 리드 프레임을 상기 제1 및 제2 금형으로 클램프하는 공정과,
    (e) 상기 게이트로부터 상기 캐비티 내에 밀봉용 수지를 주입하고, 상기 틀 형상 리드에 연결하는 상기 인출 리드를 따라 상기 밀봉용 수지를 확산시켜 상기 캐비티 내에 충전하는 공정
    을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020067004022A 2003-08-29 2003-08-29 반도체 장치의 제조 방법 KR101036987B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/011121 WO2005024933A1 (ja) 2003-08-29 2003-08-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20060079846A true KR20060079846A (ko) 2006-07-06
KR101036987B1 KR101036987B1 (ko) 2011-05-25

Family

ID=34260100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067004022A KR101036987B1 (ko) 2003-08-29 2003-08-29 반도체 장치의 제조 방법

Country Status (7)

Country Link
US (1) US20070004092A1 (ko)
JP (1) JP4145322B2 (ko)
KR (1) KR101036987B1 (ko)
CN (1) CN100413043C (ko)
AU (1) AU2003261857A1 (ko)
TW (1) TWI237367B (ko)
WO (1) WO2005024933A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170063926A (ko) * 2014-11-07 2017-06-08 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치 및 그 제조 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7327043B2 (en) * 2005-08-17 2008-02-05 Lsi Logic Corporation Two layer substrate ball grid array design
TWI301316B (en) * 2006-07-05 2008-09-21 Chipmos Technologies Inc Chip package and manufacturing method threrof
TWI302373B (en) * 2006-07-18 2008-10-21 Chipmos Technologies Shanghai Ltd Chip package structure
TW200814247A (en) * 2006-09-12 2008-03-16 Chipmos Technologies Inc Stacked chip package structure with lead-frame having bus bar with transfer pad
US8283757B2 (en) * 2007-07-18 2012-10-09 Mediatek Inc. Quad flat package with exposed common electrode bars
JP5155644B2 (ja) * 2007-07-19 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置
US7847376B2 (en) * 2007-07-19 2010-12-07 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
CN102610585B (zh) * 2011-12-19 2015-01-14 佛山市蓝箭电子股份有限公司 一种封装硅芯片的方法及其形成的电子元件
JP2013149779A (ja) * 2012-01-19 2013-08-01 Semiconductor Components Industries Llc 半導体装置
CN102647860A (zh) * 2012-05-14 2012-08-22 宜兴市东晨电子科技有限公司 贴合焊接治具
US10707141B2 (en) 2016-10-24 2020-07-07 Mitsubishi Electric Corporation Semiconductor device and manufacturing method thereof
KR101778232B1 (ko) * 2016-12-29 2017-09-13 주식회사 제이앤티씨 성형 장치
WO2020073265A1 (zh) * 2018-10-11 2020-04-16 深圳市修颐投资发展合伙企业（有限合伙） 扇出封装方法及扇出封装板
JP2022154813A (ja) * 2021-03-30 2022-10-13 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
US5291060A (en) * 1989-10-16 1994-03-01 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device using same
JP2611715B2 (ja) * 1992-04-17 1997-05-21 日立電線株式会社 複合リードフレームの製法
US5455454A (en) * 1992-03-28 1995-10-03 Samsung Electronics Co., Ltd. Semiconductor lead frame having a down set support member formed by inwardly extending leads within a central aperture
JP2912134B2 (ja) * 1993-09-20 1999-06-28 日本電気株式会社 半導体装置
US5977613A (en) * 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
JPH09252072A (ja) * 1996-03-15 1997-09-22 Shinko Electric Ind Co Ltd 多層リードフレームおよびその製造方法
JPH1012788A (ja) * 1996-06-26 1998-01-16 Matsushita Electron Corp 半導体装置およびその製造方法およびその半導体装置に用いるリードフレーム
JP2891692B1 (ja) * 1997-08-25 1999-05-17 株式会社日立製作所 半導体装置
JP3862410B2 (ja) * 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
JP2000058735A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
CN1187822C (zh) * 1998-12-02 2005-02-02 株式会社日立制作所 半导体装置及其制造方法和电子装置
KR100355796B1 (ko) * 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조
JP2002134674A (ja) * 2000-10-20 2002-05-10 Hitachi Ltd 半導体装置およびその製造方法
JP4396028B2 (ja) * 2000-12-15 2010-01-13 株式会社デンソー 樹脂封止型半導体装置及びその製造方法
JP3497847B2 (ja) * 2001-08-23 2004-02-16 沖電気工業株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170063926A (ko) * 2014-11-07 2017-06-08 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
AU2003261857A1 (en) 2005-03-29
TWI237367B (en) 2005-08-01
US20070004092A1 (en) 2007-01-04
JPWO2005024933A1 (ja) 2006-11-16
CN1820360A (zh) 2006-08-16
TW200512904A (en) 2005-04-01
WO2005024933A1 (ja) 2005-03-17
KR101036987B1 (ko) 2011-05-25
CN100413043C (zh) 2008-08-20
JP4145322B2 (ja) 2008-09-03

Similar Documents

Publication Publication Date Title
KR100462105B1 (ko) 수지밀봉형 반도체장치의 제조방법
US6812554B2 (en) Semiconductor device and a method of manufacturing the same
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
US6433421B2 (en) Semiconductor device
KR101036987B1 (ko) 반도체 장치의 제조 방법
JP2972096B2 (ja) 樹脂封止型半導体装置
CN102420217A (zh) 多芯片半导体封装体及其组装
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
US6573119B1 (en) Semiconductor device and method of manufacture thereof
JPH08111491A (ja) 半導体装置
JP2004014823A (ja) 半導体装置及びその製造方法
KR100591718B1 (ko) 수지-밀봉형 반도체 장치
US7683465B2 (en) Integrated circuit including clip
JPH11177007A (ja) トランジスタパッケージ
JPH10229100A (ja) ワイヤボンディング方法及びプラスティックパッケージの製造方法
JP3686267B2 (ja) 半導体装置の製造方法
JPH06295971A (ja) 半導体装置及びそのリードフレーム
JP2000031367A (ja) 半導体装置及びその製造方法
JP2010153676A (ja) 半導体装置および半導体装置の製造方法
KR0151253B1 (ko) 조립 프로세스 감축형 반도체소자
JPH06349870A (ja) 半導体装置及びその製造方法
JPS62120035A (ja) 樹脂封止型半導体装置の製造方法
JPH08195467A (ja) リードフレームおよびそれを用いた半導体集積回路装置の製造方法
JPH06204380A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置
JPH05299563A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee