JP3957862B2 - Icモジュールの製造方法及びicモジュール - Google Patents

Icモジュールの製造方法及びicモジュール Download PDF

Info

Publication number
JP3957862B2
JP3957862B2 JP5652498A JP5652498A JP3957862B2 JP 3957862 B2 JP3957862 B2 JP 3957862B2 JP 5652498 A JP5652498 A JP 5652498A JP 5652498 A JP5652498 A JP 5652498A JP 3957862 B2 JP3957862 B2 JP 3957862B2
Authority
JP
Japan
Prior art keywords
frame
insulating film
module
chip
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5652498A
Other languages
English (en)
Other versions
JPH11259621A (ja
Inventor
克巳 志水
賢治 今
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP5652498A priority Critical patent/JP3957862B2/ja
Publication of JPH11259621A publication Critical patent/JPH11259621A/ja
Application granted granted Critical
Publication of JP3957862B2 publication Critical patent/JP3957862B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、ICカードの製造分野において、搭載したICチップを樹脂封止するICモジュールの製造方法及びICモジュールに関するものである。
【0002】
【従来の技術】
従来、この種のICカードの製造方法は、基板製造工程と、ICモジュール製造工程とを備えている。
【0003】
(基板製造工程)
基板の製造工程は、絶縁フィルム(ガラスエポキシ,ポリイミド等)に後工程でボンディングホール,チップ搭載部となる貫通孔を、あらかじめパンチングしておき、片側に銅箔フィルムを貼り込んで、レジスト塗布後に、所定マスクによるパターンエッチングを行い、ニッケル,金などのメッキを施して、ベース基板を完成させる。
【0004】
(ICモジュール製造工程)
ICモジュール製造工程は、ダイ(チップ)ボンディング工程,ワイヤボンディング工程,樹脂封止工程,熱硬化工程,(場合によっては)研磨工程を経て、ICモジュールを完成する(例えば、特許第10936201号等参照)。
【0005】
ここで、樹脂封止工程には、▲1▼トランスファーモールド式,▲2▼ディスペンス式,▲3▼印刷式などがあるが、以下のような問題があった。
【0006】
▲1▼ トランスファーモールド式は、高価な金型と装置を用い、モールド形状が変わったときの型切り替えが容易ではなく、生産能力が低く、低コスト,高生産性,小ロットに対応できないという問題がある。
【0007】
▲2▼ ディスペンス式は、モールド形状がソフト的に容易に変更できる等のメリットがあるが、塗布量を安定的に制御するために、低粘度のものしか扱えず、塗布後の形くずれ等が起きやすく、形状が不安定で、ばらつきがあるという欠点がある。
【0008】
▲3▼ 印刷式は、▲2▼と同様に、モールド形状がソフト的に容易に変更できる等のメリットがあるが、低粘度のものは形状不安定となり、高粘度では、安定形状に封止できるものの、気泡ぬけが悪く、熱硬化時に気泡が抜けることによる形状の劣化や、気泡が混入したまま使用することによる、熱膨張,収縮によるクラック等の不具合が出る恐れがあった。
【0009】
以上説明したように、低コスト,高生産性,小ロット対応のためには、▲2▼又は▲3▼を選択することが好ましい。しかし、低粘度樹脂でも安定してモールドすることができない。
そこで、流れ止め枠体を用いた樹脂封止方法が提案されている。
【0010】
図3は、従来の流れ止め枠体を用いた樹脂封止方法を示す図である。
この樹脂封止方法は、
▲4▼ 図3(a1)〜(a3)に示すように、基板31に、熱硬化性,UV硬化性などの液状樹脂をスクリーン印刷等の印刷方式などによって枠形状に塗布して、流れ止め枠32を形成する方法(特開平8−8509号等参照)、
▲5▼ 図3(b)に示すように、金属,樹脂等の流れ止め枠体34を、接着剤35によって基板31に接着する方法が実施されている。
その後に、その流れ止め枠体32,34内に、低粘度の封止樹脂33を塗布するようにしたものである。
【0011】
【発明が解決しようとする課題】
しかし、前述した従来の流れ止め枠体を用いた樹脂封止方法にも、以下のような問題点があった。
前記▲4▼の方法は、液状樹脂を硬化させる必要があるために、粘度の関係で側面が垂直にならず、ある程度の傾斜がつき、通常多用されるソルダーレジストを例にとると、底面部の幅w=0.3mm以下での形成は困難である。そして、結果的に( 枠体を含む) モールド領域(図3のM部参照)が広くなり、カードとの接着面積が狭くなるので、カードの曲げ等の作用によりモジュールが剥離する恐れがあった。
【0012】
また、粘度にもよるが、通常のソルダーレジストレベルでは、流れ止め枠体32の高さh=30μm程度までしか出ず、ものによっては、矢印Aのように、はみ出してしまい、十分なダム効果が出ないものもあった。
さらに、液状樹脂を狭幅で形成するために、樹脂粘度のロット,保管条件等の違いによるばらつきの影響によって、幅,高さにばらつきが出て、結果として形状精度が悪くなる恐れがあった。
【0013】
前記▲5▼の方法は、接着剤35の塗布と、流れ止め枠体34の形成,その枠体34の接着という余分な工程が増えてしまう。
また、モールド面積を狭くするために、枠幅を極端に細くすると(0.3mm以下)、枠体34のハンドリングが困難になる等の不都合がある。
【0014】
さらに、枠体34又は基板31側に、液状又はシート状の接着剤35を、予め塗布する必要があり、接着剤35の塗布領域と枠体34の位置ずれ等によって差があったり、枠体34の圧着のために、はみ出した接着剤35が、モールド樹脂33と基板31の密着性を阻害する恐れがあった(矢印Bの部分参照)。このために、使用時に剥離する可能性が出てしまい、極端な場合は、接着剤35がワイヤボンディングエリアに達し、ボンディングを阻害する恐れもあった。
この問題を解決するために、接着剤35の量を減らしてしまうと、逆に、接着力が弱まり、曲げ等の作用で枠体35が基板31から剥離してしまう恐れがあるという別の問題が発生する。
【0015】
本発明は、ICチップを被覆する封止樹脂の材料として、低粘度のものを用いた場合であっても、容易かつ安定的に、所定形状の樹脂封止ができるICモジュールの製造方法、及び、広範囲な粘度条件の封止樹脂に対して、形状精度を含めた高品質の樹脂封止ができるICモジュールを提供することを課題とする。
【0016】
【課題を解決するための手段】
前記課題を解決するために、請求項1の発明は、絶縁フィルムのチップ搭載部に、ICチップを搭載し、そのICチップを封止樹脂によって被覆するICモジュールの製造方法において、前記絶縁フィルムの一方の面に、露光及びエッチングにより除去可能な薄膜層(レジスト)を形成する薄膜形成工程と、前記絶縁フィルムの薄膜層の前記チップ搭載部を囲む位置に、前記封止樹脂の流れ止めとなる枠体を所定のマスクを介して、露光及びエッチングにより形成する枠体形成工程と、を備えたことを特徴とするICモジュールの製造方法である。
【0017】
請求項2の発明は、請求項1に記載のICモジュールの製造方法において、前記薄膜形成工程は、前記基板の両面に前記薄膜層を形成し、前記枠体形成工程は、前記絶縁フィルムの他方の面に形成される接続端子部と同時に前記枠体を形成すること、を特徴とするICモジュールの製造方法である。
【0018】
請求項3の発明は、一方の面にチップ搭載部を囲む封止樹脂の流れ止めとなる枠体を露光及びエッチングによって形成した絶縁フィルムと、前記絶縁フィルムのチップ搭載部に搭載されたICチップと、前記絶縁フィルムの前記枠体内に塗布され、前記ICチップを被覆する封止樹脂部と、を備えたICモジュールである。
【0019】
【発明の実施の形態】
以下、図面などを参照しながら、実施の形態をあげ、本発明をさらに詳細に説明する。
(第1実施形態)
図1は、本発明によるICモジュールの製造方法の第1実施形態を示す工程図である。
まず、図1(a)に示すような厚さ0.03〜0.8mm程度のガラスエポキシ,ポリイミド等の絶縁フィルム11に、図1(b)に示すように、後工程においてそれぞれチップ搭載部,ボンディングホールとなる貫通孔11a,11bを、あらかじめパンチングする(パンチ工程)。
【0020】
次に、図1(c)に示すように、絶縁フィルム11の両面に、銅箔などの厚さ15〜500μm(形成する枠体12aの高さにより厚みを選択する)の金属箔フィルム12,13を貼り込む(薄膜形成工程)。
【0021】
ここで、図1(d),(e)に示すように、絶縁フィルム11の端子面側に、レジスト21を塗布した後に、所定形状のマスク22によるパターンエッチングを行って、端子面パターン13aを形成する。ついで、反対面(チップ搭載面)に、同じく、レジスト23を塗布した後に、マスク24によるパターンエッチングを行って、枠形状に金属薄膜部を残して、樹脂封止時の流れ止め枠体(ダム)12aとする(枠体形成工程)。
これにより、端子面のパターン形成工程と同じ工程を流用して反対面の枠形成を行うことにより、余分な後からの印刷又は枠体の貼付け作業を省くことができるとともに、それに伴う、個々の枠体の位置ずれ、形状不安定(特に、細幅での)の問題を回避し、安定した高精度の枠体形成を容易に行うことができる。
【0022】
さらに、図1(f)に示すように、ICチップ14(厚さt3=約250μm程度)を搭載すると共に、ボンディングワイヤ15を接続する(チップ搭載工程)。
【0023】
最後に、図1(g)に示すように、流れ止め枠体12a内に封止樹脂16を塗布して(ICチップ14の上面から最低約150μm)、ICチップ14とボンディングワイヤ15を被覆して、熱硬化させる(樹脂封止工程)。
なお、封止樹脂16は、必要に応じて、仮想線Cまで研磨するようにしてもよい。
【0024】
本実施形態に係るICモジュール10は、以下のような効果がある。
(1)流れ止め枠体(ダム)12aの側面がケミカルエッチングの精度が高いため、シャープに仕上がり、ほぼ垂直に形成される。また、枠体12aは、その周囲の接着剤がエッチング工程で落とされるために、はみ出しはなく、枠幅も、0.1mm程度の細幅が可能となる。
従って、ハンドリングによる損傷,接着剤のはみ出し,位置ずれ等がなく、正確に枠体12aを形成でき、効果的に低粘度樹脂の液だれを防止する。このために、モールド面積を最小限に抑え、カード基材との接着面積を大きく取れるので、物理強度的にも信頼性の高いICカードを作製することが可能となる。
【0025】
(2)金属箔(銅箔)は、枠体12aの形成に使用された以外の余分な部分がエッチング工程によって除去されてしまうが、後工程で分離,回収することによって、再利用が可能であり、コストアップにつながらない。
【0026】
(第2実施形態)
図2は、本発明によるICモジュールの製造方法の第2実施形態を説明する図である。
なお、前述した第1実施形態と同様な機能を果たす部分には、同一の符号を付して、重複する説明を適宜省略する。
第1実施形態は、ガラスエポキシ製の絶縁フィルム11に貫通孔11a,11bをあけて、ワイヤボンディングホールを形成したが、第2実施形態は、絶縁フィルム11の両面に、銅箔フィルム12,13を貼りつけた後に、パンチングでスルーホールTHを形成し、枠体12aと、ワイヤボンディングエリア12bとを、チップ搭載面側の銅箔フィルム12のエッチングによって形成し、リード線14とスルーホールを介して、端子面側に接続させるようにした。
このために、金属薄膜(銅箔)のより一層の有効利用が図れると共に、ボンディングホール形成箇所の自由度を広げることができる。
【0027】
(変形形態)
以上説明した実施形態に限定されることなく、種々の変形や変更が可能であって、それらも本発明の均等の範囲内である。
例えば、エッチングによって、流れ止め枠体を形成する例で説明したが、レジストを塗布し、マスキングして、露光することにより、枠体を形成するようにしてもよい。従って、枠体は、必ずしも金属である必要はない。
【0028】
【実施例】
次に、具体的な実施形態をあげて、本発明をさらに詳しく説明する。
まず、厚さt1=0.12mmのガラスエポキシ製の絶縁フィルム11に、ダイボンディング及びワイヤボンディング用の貫通孔11a,11bを、予めパンチングしておき、これに、端子面側に厚さt5=18μm,チップ搭載面側に厚さt2=50μmの銅箔フィルム13,12をエポキシ樹脂の接着剤を介して貼り込み、熱硬化接着させる。
ここで、チップ搭載面側の銅箔フィルム12は、枠体12aの領域分の幅だけ貼り込めばよい。
【0029】
その後に、絶縁フィルム11の両面(銅箔フィルム12,13の表面)について、レジスト塗布、パターンの焼き付け,エッチングにより、端子面側には、所定の端子パターン13aが、チップ搭載面側には、高さt2=50μmの流れ止め枠体12aが形成される[図1(e)]。
この枠体12aは、側面がシャープに仕上がり、ほぼ垂直に形成されていた。また、枠体12aは、その周囲の接着剤がエッチング工程で除去されているので、はみ出しはなかった。
【0030】
その後の工程は、通常と同じであり、銅箔部に厚さ約2.0μmのNiメッキ層12b、ついで、厚さ0.3μmのAuメッキ層12cを形成し[図2(c)参照]、完成した基板フィルムにダイボンディング,ワイヤボンディング[図1(f)],ディスペンス又は印刷方式による樹脂封止[図1(g)],熱硬化,(場合によっては)研磨により、ICモジュールテープが完成する。
【0031】
【発明の効果】
以上詳しく説明したように、本発明によれば、別工程での流れ止め用の枠体の印刷又は枠体の貼付けを実施する必要がなく、高精度、高品質の枠体を容易に形成することができる、という効果がある。
【図面の簡単な説明】
【図1】本発明によるICモジュールの製造方法の第1実施形態の工程図である。
【図2】本発明によるICモジュールの製造方法の第2実施形態の説明図である。
【図3】従来の流れ止め枠体を用いた樹脂封止方法を示す図である。
【符号の説明】
11 絶縁フィルム
12,13 金属薄膜フィルム
12a 枠体(ダム)
14 配線
15 ICチップ
16 封止樹脂

Claims (3)

  1. 絶縁フィルムのチップ搭載部に、ICチップを搭載し、そのICチップを封止樹脂によって被覆するICモジュールの製造方法において、
    前記絶縁フィルムの一方の面に、露光及びエッチングにより除去可能な薄膜層を形成する薄膜形成工程と、
    前記絶縁フィルムの薄膜層の前記チップ搭載部を囲む位置に、前記封止樹脂の流れ止めとなる枠体を所定のマスクを介して露光及びエッチングにより形成する枠体形成工程と、
    を備えたことを特徴とするICモジュールの製造方法。
  2. 請求項1に記載のICモジュールの製造方法において、
    前記薄膜形成工程は、前記基板の両面に前記薄膜層を形成し、
    前記枠体形成工程は、前記絶縁フィルムの他方の面に形成される接続端子部と同時に前記枠体を形成すること、
    を特徴とするICモジュールの製造方法。
  3. 一方の面にチップ搭載部を囲む封止樹脂の流れ止めとなる枠体を露光及びエッチングによって形成した絶縁フィルムと、
    前記絶縁フィルムのチップ搭載部に搭載されたICチップと、
    前記絶縁フィルムの前記枠体内に塗布され、前記ICチップを被覆する封止樹脂部と、
    を備えたICモジュール。
JP5652498A 1998-03-09 1998-03-09 Icモジュールの製造方法及びicモジュール Expired - Lifetime JP3957862B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5652498A JP3957862B2 (ja) 1998-03-09 1998-03-09 Icモジュールの製造方法及びicモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5652498A JP3957862B2 (ja) 1998-03-09 1998-03-09 Icモジュールの製造方法及びicモジュール

Publications (2)

Publication Number Publication Date
JPH11259621A JPH11259621A (ja) 1999-09-24
JP3957862B2 true JP3957862B2 (ja) 2007-08-15

Family

ID=13029513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5652498A Expired - Lifetime JP3957862B2 (ja) 1998-03-09 1998-03-09 Icモジュールの製造方法及びicモジュール

Country Status (1)

Country Link
JP (1) JP3957862B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4783972B2 (ja) * 2000-10-16 2011-09-28 大日本印刷株式会社 接触型非接触型共用icモジュール、および、それを用いたicカード
JP2007011429A (ja) * 2005-06-28 2007-01-18 Matsushita Electric Ind Co Ltd Icカードモジュール及びそれを用いたicカード
JP2011237967A (ja) * 2010-05-10 2011-11-24 Dainippon Printing Co Ltd Icモジュール及びこれを使用したicカード

Also Published As

Publication number Publication date
JPH11259621A (ja) 1999-09-24

Similar Documents

Publication Publication Date Title
CN100382260C (zh) 半导体封装件的制造方法
US5286679A (en) Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer
JP2916915B2 (ja) ボールグリッドアレイ半導体パッケージの製造方法
US6841419B2 (en) Method of fabricating a COF utilizing a tapered IC chip and chip mounting hole
KR20020087975A (ko) 반도체장치, 그 제조방법 및 전자기기
KR19980063532A (ko) 반도체 장치와 그의 제조방법 및 필름 캐리어 테이프와 그의 제조방법
CN106469692B (zh) 半导体加工方法
JP3957862B2 (ja) Icモジュールの製造方法及びicモジュール
JP3614828B2 (ja) チップサイズパッケージの製造方法
KR100252788B1 (ko) 반도체장치의 제조방법
JP5029308B2 (ja) Icモジュール、icモジュールの作製方法
US6636334B2 (en) Semiconductor device having high-density packaging thereof
JP2000049447A (ja) プリント回路基板およびその製造方法
JP3918566B2 (ja) 半導体装置及びその製造方法
JPS61279698A (ja) 微少点状めつき部を有するリ−ドフレ−ムの製造方法
JP4279222B2 (ja) チップサイズパッケージの製造方法
JP3936060B2 (ja) グリッドアレイの製造方法
JPH04119643A (ja) テープキャリアパッケージの位置決め穴の形成方法
JP3818253B2 (ja) 半導体装置用テープキャリアの製造方法
JP2795237B2 (ja) 半導体装置の製造方法
JP4300526B2 (ja) チップサイズパッケージ
JPH06318609A (ja) 樹脂封止型半導体装置およびその製造方法
CN108242404A (zh) 一种无基板半导体封装制造方法
JP2002314025A (ja) 半導体装置の製造方法
JPH04299847A (ja) ベアチップの封止方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050228

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070501

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070509

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130518

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140518

Year of fee payment: 7

EXPY Cancellation because of completion of term