CN108242404A - 一种无基板半导体封装制造方法 - Google Patents

一种无基板半导体封装制造方法 Download PDF

Info

Publication number
CN108242404A
CN108242404A CN201611227444.4A CN201611227444A CN108242404A CN 108242404 A CN108242404 A CN 108242404A CN 201611227444 A CN201611227444 A CN 201611227444A CN 108242404 A CN108242404 A CN 108242404A
Authority
CN
China
Prior art keywords
substrate
semiconductor grain
convex block
semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201611227444.4A
Other languages
English (en)
Inventor
钟金旻
刘植
吕香桦
洪根刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Crownpo Technology Inc
Original Assignee
Crownpo Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Crownpo Technology Inc filed Critical Crownpo Technology Inc
Priority to CN201611227444.4A priority Critical patent/CN108242404A/zh
Publication of CN108242404A publication Critical patent/CN108242404A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种无基板半导体封装制造方法，包含提供半导体晶粒，在半导体晶粒的接合垫上形成凸块；提供基板，在基板表面形成金属图案，以覆晶方式将半导体晶粒的凸块黏着于金属图案，在基板的第一表面上灌注封装胶，固化该封装胶后移除基板。

Description

一种无基板半导体封装制造方法
技术领域
本发明涉及一种半导体封装方法，尤其涉及一种无基板的半导体封装方法。
背景技术
请参考图1，图1揭示传统半导体封装，其具有晶粒20，晶粒20通过黏胶30附着于基板10之上，晶粒以传统打线方式(Wire bonding)或以覆晶方式(Flip chip)(图中未示)与基板10上的导电线路连接，而后通过基板10上的导电通孔40电性连接至封装焊垫50。此种传统的封装方式，不管是以打线方式或覆晶方式置放晶粒，其最后封装的厚度H1都太厚，不利于微型化的电子产品。以图1为例，最后封装厚度H1等于基板10本身的厚度H2加上封装胶厚度H3。因应微型化电子产品的需求，有必要使封装后半导体产品的厚度减小。
发明内容
一种无基板半导体封装的制造方法，包含：提供半导体晶粒，其具有多个接合垫，在半导体晶粒的每一个接合垫上形成凸块。提供基板，其具有第一表面与第二表面，在基板的第一表面上形成多个金属图案，以覆晶方式将半导体晶粒的每一个凸块黏着于每一个金属图案，在基板的第一表面上灌注封装胶，封装胶覆盖第一表面、半导体晶粒，以及填满半导体晶粒与第一表面间的空隙，固化该封装胶，移除该基板。
移除基板的方法为直接以物理力撕开该基板以暴露出该金属图案的底部，或研磨该基板的第二表面至暴露出该金属图案的底部。金属图案的材料包含铜、银、金、锡或镍，半导体晶粒的接合垫数目最佳为2。
形成凸块于该接合垫的步骤包含在半导体晶粒上的每一个该接合垫上形成底层金属，在底层金属上形成屏蔽，其中屏蔽有开口，开口的中心对准接合垫的中心，且开口面积小于接合垫的面积。在开口底部形成中间层，在中间层上形成金属材料填满并突出于开口。移除该屏蔽，熔融该金属材料，使金属材料形成凸块。中间层材料包含镍，金属材料包含金、银或锡。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，附图的详细说明如下：
图1为传统半导体封装方法的示意图；
图2A为半导体晶粒的示意图；
图2B为在半导体晶粒上形成底层金属的示意图；
图2C为在半导体晶粒上形成凸块步骤的示意图；
图2D为在半导体晶粒上形成凸块的示意图；
图3A为在基板上形成金属图案的示意图；
图3B为半导体晶粒以覆晶方式黏着于基板上的示意图；
图3C为在基板上形成封胶的示意图；
图3D为本发明的无基板封装件的示意图；
图4为本发明的切割后的单一无基板封装件的示意图。
【符号说明】
10 基板
20 晶粒
30 黏胶
40 导电通孔
50 封装焊垫
100 半导体晶粒
110 接合垫
120 保护层
130 底层金属
140 屏蔽
150 开口
160 中间层
170 金属材料
170' 凸块
200 基板
201 第一表面
202 第二表面
210 金属图案
220 封装胶
300 310 320 封装件
H1 H2 H3 Hb 厚度
具体实施方式
以下将以附图揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些现有惯用的结构与组件在附图中将以简单示意的方式绘制。
请参考图2A至图2D，其揭示在半导体晶粒100形成凸块(Bump)的制造流程。首先请参考图2A，图2A揭示半导体晶粒100，在半导体晶粒100上有多个接合垫110，此图仅以两个接合垫为例，在本发明里，两个接合垫110的半导体晶粒100为最佳的实施例，在半导体晶粒100完成制作时，其接合垫110会有保护层120掩盖部分的接合垫110，接合垫110暴露出保护层120的部分为之后形成凸块之用。
请参考图2B，图2B揭示形成凸块的流程，首先在接合垫110与保护层120上形成底层金属130，然后形成屏蔽140，屏蔽140上有开口150。形成开口的方法是利用半导体的微影蚀刻制程；先地毯式地形成屏蔽140，然后在屏蔽140涂布层光阻(图中未示)，然后以光罩定义出开口150的图案，经显影与蚀刻制程而形成开口150，开口150暴露出部分的底层金属130。开口150的中心对准接合垫110的中心，且开口150的正投影面积小于接合垫110的面积。
请参考图2C，在开口150的底部形成中间层160，形成中间层160的方式可以用物理沉积法(PVD)或化学气相沉积(CVD)法。中间层160的作用是增加后续凸块170'的黏着度，以及减少凸块与底层金属130的应力，防止后续封装制程的高低温循环中，因凸块170'热膨胀系数与底层金属130热膨胀系数差异过大，产生过大的应力而使凸块容易脱落。因此中间层160材料的热膨胀系数是介于凸块170'与底层金属130之间。形成中间层160之后，则形成金属材料170于中间层160之上，金属材料170填满整个开口150，且突出于开口150，金属材料170还覆盖了部分屏蔽140上方。
请参考图2D，接着移除屏蔽140，然后升高温度使金属材料170熔融，金属材料170的材质包含金、银或锡，因此上述的高温非固定值，而是依材料不同而调整。重点为温度必需升高至金属材料170熔融且流动率高，使呈液态的金属材料170因表面张力而自动形成圆球状，然后冷却形成凸块170’。以上为在半导体晶粒100上形成凸块170'的制造流程。
图3A至图3D为形成无基板封装件的流程，请参考图3A，首先提供基板200，其具有第一表面201与第二表面202，在基板200的第一表面201上形成金属图案210，形成金属图案210的方式包含印刷涂布制程，或微影蚀刻制程。金属图案的材料包含铜、银、金、锡或镍，而基板材料包含玻璃、压克力、陶瓷以及高分子材料。基板200的第一表面201可以选择经过活化处理，使金属图案210与基板200表面的附着力差。
请参考图3B，具凸块170'的半导体晶粒100以覆晶方式，使凸块170'附着于基板200上的金属图案210，经高温使凸块170'焊接于金属图案210，其界面形成共晶状态，以增加附着度。图示为两个半导体晶粒100置放于基板200上，此仅为例示，在实际应用上，可以大于2的多个相同半导体晶粒100同时置放于基板200上，而半导体晶粒100上的每一个凸块均对准基板200上的金属图案210。图3B所例示每一个半导体晶粒100具有两个凸块(接合垫110)为最佳实施例，在实际应用上，本方法可适用于具有多于两个凸块(接合垫110)的半导体晶粒。
请参考图3C，接着在基板200的第一表面201与半导体晶粒100的上方灌注封装胶220，先以高温使封装胶220的流动性佳，以便使封装胶220填满基板200第一表面201与半导体晶粒100间的空隙，且均匀覆盖半导体晶粒100。然后固化封装胶220，固化后的封装胶220具有上表面与下表面，封装胶220的下表面接触基板200的第一表面201，封装胶220的上表面与半导体晶粒100的背面具有厚度Hb。
请参考图3D，接着移除基板200，留下包覆着封装胶的半导体晶粒100，并露出金属图案210底部的封装件300，封装件300厚度Ht比传统封装(参图1)厚度H1至少少了基板厚度H2。最后如图4所示，切割出各别的半导体封装件310、320，完成无基板封装的制造方法。金属图案210底部即为半导体封装件310、320的外接脚，此方法制造的封装件310、320，其厚度与正投影面积都趋近于半导体晶粒100本身，可达到微型化电子产品的需求。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟习此技艺的本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围应当以权利要求书所界定的范围为准。

Claims (10)

1.一种无基板半导体封装的制造方法，其特征在于，包含：
提供半导体晶粒，其具有多个接合垫；
在该半导体晶粒的每一个该接合垫上形成凸块；
提供基板，其具有第一表面与第二表面，在该基板的该第一表面上形成多个金属图案；
以覆晶方式将该半导体晶粒的每一个该凸块黏着于每一个该金属图案；
在该基板的该第一表面上灌注封装胶，该封装胶覆盖该第一表面、该半导体晶粒，以及填满该半导体晶粒与该第一表面间的空隙；
固化该封装胶；
移除该基板。
2.如权利要求1所述的制造方法，其特征在于，移除该基板的方法为直接以物理力撕开该基板以暴露出该金属图案的底部。
3.如权利要求1所述的制造方法，其特征在于，移除该基板的方法为研磨该基板的该第二表面至暴露出该金属图案的底部。
4.如权利要求1所述的制造方法，其特征在于，该金属图案的材料包含铜、银、金、锡或镍。
5.如权利要求1所述的制造方法，其特征在于，该半导体晶粒的接合垫数目为2。
6.如权利要求1所述的制造方法，其特征在于，
形成该凸块于该接合垫的步骤包含:
在该半导体晶粒上的每一个该接合垫上形成底层金属；
在该底层金属上形成该凸块。
7.如权利要求6所述的制造方法，其特征在于，
形成该凸块的步骤包含:
在该底层金属上形成屏蔽，其中该屏蔽有开口，该开口的中心对准该接合垫的中心，且该开口面积小于该接合垫的面积；
在该开口底部形成中间层；
在该中间层上形成金属材料填满并突出于该开口；
移除该屏蔽；
熔融该金属材料，使该金属材料形成该凸块。
8.如权利要求7所述的制造方法，其特征在于，该中间层材料包含镍。
9.如权利要求7所述的制造方法，其特征在于，该金属材料包含金，银或锡。
10.一种无基板半导体封装的制造方法，其特征在于，包含，
提供多个半导体晶粒，其中每一个该半导体晶粒具有多个接合垫；
在每一个该半导体晶粒的每一个该接合垫上形成凸块；
提供基板，其具有第一表面与第二表面，在该基板的该第一表面上形成多个金属图案；
以覆晶方式将所述半导体晶粒的每一个该凸块黏着于每一个该金属图案；
在该基板的该第一表面上灌注封装胶，该封装胶覆盖该第一表面、所述半导体晶粒，以及填满所述半导体晶粒与该第一表面间的空隙；
固化该封装胶；
移除该基板；
切割出多个包含单一该半导体晶粒的封装件。
CN201611227444.4A 2016-12-27 2016-12-27 一种无基板半导体封装制造方法 Withdrawn CN108242404A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611227444.4A CN108242404A (zh) 2016-12-27 2016-12-27 一种无基板半导体封装制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611227444.4A CN108242404A (zh) 2016-12-27 2016-12-27 一种无基板半导体封装制造方法

Publications (1)

Publication Number Publication Date
CN108242404A true CN108242404A (zh) 2018-07-03

Family

ID=62702806

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611227444.4A Withdrawn CN108242404A (zh) 2016-12-27 2016-12-27 一种无基板半导体封装制造方法

Country Status (1)

Country Link
CN (1) CN108242404A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2845167Y (zh) * 2005-06-14 2006-12-06 威盛电子股份有限公司 倒装片封装结构
CN101976662A (zh) * 2010-09-27 2011-02-16 清华大学 一种无基板的输出端扇出型倒装芯片封装结构
CN102709263A (zh) * 2011-03-28 2012-10-03 瑞萨电子株式会社 半导体器件及其制造方法
CN104183509A (zh) * 2013-05-24 2014-12-03 矽品精密工业股份有限公司 半导体封装件的制法
CN104269390A (zh) * 2010-09-10 2015-01-07 台湾积体电路制造股份有限公司 半导体组件及制造半导体组件的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2845167Y (zh) * 2005-06-14 2006-12-06 威盛电子股份有限公司 倒装片封装结构
CN104269390A (zh) * 2010-09-10 2015-01-07 台湾积体电路制造股份有限公司 半导体组件及制造半导体组件的方法
CN101976662A (zh) * 2010-09-27 2011-02-16 清华大学 一种无基板的输出端扇出型倒装芯片封装结构
CN102709263A (zh) * 2011-03-28 2012-10-03 瑞萨电子株式会社 半导体器件及其制造方法
CN104183509A (zh) * 2013-05-24 2014-12-03 矽品精密工业股份有限公司 半导体封装件的制法

Similar Documents

Publication Publication Date Title
KR100623506B1 (ko) 반도체장치 제조방법
TWI445146B (zh) 半導體封裝及使用其之半導體裝置
CN101983424B (zh) 半导体封装体及其制造方法
TW200425355A (en) Method for maintaining solder thickness in flipchip attach packaging processes
JP2003347441A (ja) 半導体素子、半導体装置、及び半導体素子の製造方法
CN100492627C (zh) 芯片结构、芯片封装结构及其工艺
JPH0745641A (ja) 半導体装置の実装方法
JP2006013496A (ja) バンプが形成された配線フィルム、これを用いたフィルムパッケージ及びその製造方法
CN108242404A (zh) 一种无基板半导体封装制造方法
JP2008118129A (ja) フリップチップ接続用基板及びその製造方法
TWI240400B (en) Method for fabricating a packaging substrate
JP3424523B2 (ja) Ｔａｂ用テープキャリア及びその製造方法
CN101783302A (zh) 封装用基板形成预焊料的方法
JP2001298102A (ja) 機能素子の実装構造およびその製造方法
JPH02280334A (ja) 半導体装置及びその製造方法
JP3957862B2 (ja) Ｉｃモジュールの製造方法及びｉｃモジュール
US8101870B2 (en) Method for manufacturing printed circuit board, printed circuit board, and electronic apparatus
CN108242403A (zh) 一种无基板半导体封装制造方法
JP4442426B2 (ja) 半導体装置及びその製造方法
JPH1167838A (ja) バンプ付電子部品の製造方法
JP3908689B2 (ja) 半導体装置
JPH02174233A (ja) Ｉｃチップの金属突起形成方法
CN112908942A (zh) 晶片尺寸封装结构及其制作方法
CN103811358A (zh) 半导体封装件的制法
JPH07147292A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20180703

WW01 Invention patent application withdrawn after publication