CN101983424B - 半导体封装体及其制造方法 - Google Patents

半导体封装体及其制造方法 Download PDF

Info

Publication number
CN101983424B
CN101983424B CN200980112204.1A CN200980112204A CN101983424B CN 101983424 B CN101983424 B CN 101983424B CN 200980112204 A CN200980112204 A CN 200980112204A CN 101983424 B CN101983424 B CN 101983424B
Authority
CN
China
Prior art keywords
semiconductor substrate
function element
resin component
package body
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980112204.1A
Other languages
English (en)
Other versions
CN101983424A (zh
Inventor
小椋真悟
须藤勇气
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Publication of CN101983424A publication Critical patent/CN101983424A/zh
Application granted granted Critical
Publication of CN101983424B publication Critical patent/CN101983424B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

该半导体封装体具备：半导体基板；配置在该半导体基板的一面侧的功能元件；与所述半导体基板的一面对置配置，从所述半导体基板的表面隔开规定的间隔配置的保护基板；和被配置成包围所述功能元件，将所述半导体基板与所述保护基板接合的接合部件。所述功能元件具有与在所述半导体基板的一面被所述接合部件包围的面的形状不同的形状；或者被配置于在所述半导体基板的一面由所述接合部件包围的面中、偏离其中央区域的区域。

Description

半导体封装体及其制造方法
技术领域
本发明涉及具有中空构造的半导体封装体及其制造方法。
本申请针对2008年4月4日提出申请的日本专利申请第2008-098770号主张优先权，将其内容援引到本说明书中。
背景技术
作为半导体器件的封装方法，以往采用了注塑模封装体，但近年来基于市场对封装体尺寸的缩小要求，芯片尺寸封装(CSP)备受瞩目。其中，对在以光学器件为代表的功能器件表面需要中空构造的MEMS器件实施CSP的情况下，采用了将器件基板和由玻璃等构成的保护基板，隔着形成有中空图案的接合层进行接合的方法。在与保护基板接合之后，所述中空图案成为中空构造。
对于所述中空图案的设置位置而言，由于需要在光学器件中的感光部上形成中空构造，所以形成于接合层的中空图案以使感光部露出的形式进行设置。在其他的MWMS器件中，在传感部及运转部上形成中空图案。作为接合层的材料，不限于有机材料、无机材料，可以使用各种各样的材料，但尤其是在光学器件中，由于因树脂制感光部的耐热性而导致加工温度的上限等的制约，所以大多使用树脂制的接合层。
另外，作为所述中空图案的形成方法，浸涂法、印刷法等简便且成本低。但是，在器件表面加工的微细化显著的半导体业界，主流的方法是对被赋予了感光性的树脂材料进行的光刻。
作为能够实施光刻、且具有作为接合层的粘接性的树脂材料，代表性的是丙烯。另外，即使在具有粘接性但不表现出感光性的材料中，也能通过混入感光成分，而得到能够实施光刻的接合材料。作为这样的树脂材料，多举出环氧树脂、硅、苯酚、聚酰亚胺以及它们的混合物。
为了这些树脂材料的粘接力体现，需要执行在树脂材料的图案成形之后进行的被粘接基板与树脂材料基于热压接的热固化反应。热压接时的主要参数是粘接时的气氛压力、压接压力、压接温度。
在利用所述树脂材料形成了所述中空封装体之后，要求具备两种品质。第一种品质是封装体的可靠性(粘着性)，为了确保可靠性，需要将接合层材料本来的粘接强度充分引导出的热压接条件。并且，还需要防止因气泡卷进粘接界面而导致粘接面积损失。
为了充分引导出接合层材料本来的粘接强度，需要在粘接初期将接合材料与被粘接基板挤压在一起，为了化学粘接力体现为了接近到充分的距离。作为其工艺条件，大致而言，需要压接压力、压接温度都高。为了消除对可靠性及外观品质双方都造成影响的气泡向粘接界面的进入，除了上述的高压接压力、高压接温度之外，还需要降低粘接时的气氛压力。
另外，第二种品质是封装体的外观品质。具体而言，要求没有气泡卷进粘接界面、以及热压接后的接合层图案的尺寸宽度与热压接前的接合层图案的尺寸宽度的偏差小(维持尺寸)。
尺寸变化的主要原因是，热压接时接合材料的塑性变形以及超过软化点而引起的流动变形。在变形量过大的情况下，不仅会影响外观品质，而且接合层材料会浸入到光学传感器的感光区域表面，结果将引起器件的特性不良。由于容易引起变形的工艺条件大致是压接压力、压接温度都高的情况，所以为了抑制变形，需要低压接压力、低压接温度。
这样，由于在中空封装体的可靠性与外观品质中，对各自进行确保所需要的热压接条件对立，所以需要同时兼顾二者来调整热压接条件。
针对这样的问题，提出了一种在固体摄像元件的受光部与粘接树脂之间设置堤，来防止粘接树脂向受光部的浸入的构造(参照专利文献1)。根据该方案，由于通过堤坝的功能防止了粘接树脂向受光部的流入，所以容易适应高压接压力、高压接温度的工艺，但对于图案尺寸的维持没有公开解决方案。
在现有技术中，可举出难以兼顾可靠性与外观品质的理由之一是，中空图案相对器件芯片的位置及尺寸的关系。图11是示意地表示以往的光学器件芯片的俯视图，101是感光区域，102是中空区域，103是粘接区域，104是光学器件芯片，112是光学器件芯片上的电极焊盘。该电极焊盘是利用金属细线及贯通布线等，用于将光学器件芯片与外部电路电连接而设置的部件。虽然没有图示，但在实际的光学器件芯片中，在感光区域与电极焊盘之间形成有微细的表面布线，并且，在该布线之间配置有多个功能元件。
在图11中，特征点在于：感光区域与器件芯片的纵横尺寸比不同，且中心坐标相等。而且，图11中的Wh1、Wh2、Wv1、Wv2分别表示粘接区域的宽度，是在图11中从中空区域观察到的左方向、右方向、上方向、下方向各自的宽度。
在以往的中空封装体的设计中，主流的做法是从感光区域起隔开等间隔的距离来设置中空区域。在如图11那样感光区域与器件芯片的纵横尺寸比不同时，实施了以往的设计的情况下，粘接区域四边的宽度产生差异。在图11中，Wh1＝Wh2＜Wv1＝Wv2。
图12是与图11同样地对Wh1＝Wh2＜Wv1＝Wv2的器件芯片压接相同尺寸的被粘接基板时，通过有限要素分析描画了粘接层被施加的应力的分布的图。图12的下方设置的水平条表示“应力值”，越是从左侧(原图中为蓝色)朝向右侧(原图中为红色)，意味着应力越大。
在图12中，可知与宽度大的横向粘接宽度(Wv1，Wv2)被施加的应力相比，宽度小的纵向粘接宽度(Wh1，Wh2)负担了更大的应力。即，在对宽度不同的接合层整个面施加一定负重、压接被粘接基板的情况下，因粘接宽度的大小不同而产生局部应力的不均匀。结果，在粘接宽度狭窄的区域中，接合材料因为过应力而容易发生塑性变形，在另一方的粘接宽度宽的区域中，容易反映低应力而发生气泡混入等接合不良。
图13是示意地表示其他光学器件芯片的俯视图。在图13中，特征在于：感光区域与芯片的纵横尺寸比不同、且中心坐标也不同。因此，粘接宽度的关系为Wh1≠Wh2≠Wv1≠Wv2。由于实际的器件芯片还考虑了感光区域以外的构造体的配置进行设计，所以一般会如图13那样，感光区域与器件芯片的中心坐标错移。在对这样的器件如以往那样，从感光区域起隔开等间隔的距离设置了中空区域的情况下，容易想象到其热压接时的应力分布比图12所示的情况恶化(局部的应力产生更显著地不均匀)。
专利文献1：日本特开2003-92394号公报
发明内容
本发明鉴于上述情况而提出，其第一个目的在于，提供一种在具有中空构造的半导体封装体中，使将半导体基板与保护基板热压接时所产生的应力在面内均匀化，且兼顾了接合可靠性与尺寸维持双方的半导体封装体。
另外，本发明的第二个目的在于，提供一种能够通过容易的方法，得到在具有中空构造的半导体封装体的制造中，可以使将半导体基板与保护基板热压接时所产生的应力在面内均匀化、且兼顾了接合可靠性与尺寸维持双方的半导体封装体的半导体封装体的制造方法。
本发明为了解决上述课题、实现相关的目的，采用了以下的方案
(1)即，本发明涉及的第一半导体封装体具备：半导体基板；配置在该半导体基板的一侧表面的功能元件；与所述半导体基板的该侧表面对置配置，从所述半导体基板的表面隔开规定的间隔配置的保护基板；和被配置成包围所述功能元件，将所述半导体基板与所述保护基板接合的接合部件。而且，所述功能元件具有与在所述半导体基板的该侧表面被所述接合部件包围的面的形状不同的形状；或者被配置于在所述半导体基板的该侧表面由所述接合部件包围的面中、偏离其中央区域的区域。
(2)在上述(1)所记载的半导体封装体中，可以采用在所述半导体基板的一面侧配置有多个所述功能元件，所述接合部件被配置成分别包围所述多个功能元件的构成。
(3)在上述(1)或(2)所记载的半导体封装体中，当将所述接合部件的宽度的最小值设为a、最大值设为b时，b/a在1～19的范围内。
(4)在上述(3)所记载的半导体封装体中，所述接合部件的外周面至少与所述保护基板的外端面或所述半导体基板的外端面位于大致同一面上。
(5)本发明涉及的第一半导体封装体的制造方法，是如下所述的半导体封装体的制造方法，所述半导体封装体具备：半导体基板；配置在该半导体基板的一侧表面的功能元件；与所述半导体基板的该侧表面对置配置，从所述半导体基板的表面隔开规定的间隔配置的保护基板；和被配置成包围所述功能元件，将所述半导体基板与所述保护基板接合的接合部件；所述功能元件具有与在所述半导体基板的该侧表面被所述接合部件包围的面的形状不同的形状；或者被配置于在所述半导体基板的该侧表面由所述接合部件包围的面中、偏离其中央区域的区域。而且，半导体封装体的制造方法具备：在该至少具有一个以上功能元件的半导体基板上，以分别包围所述功能元件的方式配置格子状的接合部件的工序；通过所述接合部件将所述半导体基板与所述保护基板接合的工序；和以所述接合部件被配置在外周区域的方式，将所述半导体基板单片化的工序。
(6)在上述(5)所述的半导体封装体的制造方法中，当将所述接合部件的宽度的最小值设为a、最大值设为b时，b/a在1～19的范围内。
根据本发明涉及的半导体封装体，功能元件具有与在所述半导体基板的一面被所述接合部件包围的面的形状不同的形状；或者被配置于在所述半导体基板的一面由所述接合部件包围的面中、偏离其中央区域的区域。其结果，在将半导体基板与保护基板通过热压接接合时，能够降低面内的压力偏差。而且，能够抑制因气泡混入引起的接合不良。由此，可以提供兼顾了接合可靠性与尺寸维持的半导体封装体。
根据本发明涉及的半导体封装体的制造方法，在至少具备一个以上功能元件的半导体基板上，以分别包围所述功能元件的方式配置格子状的接合部件，并借助所述接合部件将所述半导体基板与所述保护基板接合。其结果，在将半导体基板与保护基板通过热压接接合时，能够降低面内的压力偏差。而且，能够抑制因气泡混入引起的接合不良。然后，通过以所述接合部件被配置在外周区域的方式将所述半导体基板单片化，从而可以提供一种能够以容易的方法得到兼顾了接合可靠性和尺寸维持的半导体封装体的半导体封装体的制造方法。
附图说明
图1A是示意地表示本发明涉及的半导体封装体的一个实施方式的剖视图。
图1B是该半导体封装体的俯视图。
图1C是该半导体封装体的俯视图。
图2是表示在该半导体封装体中，压接了保护基板时接合层被施加的应力的分布的图。
图3是表示接合部件的宽度的比率与应力的比率之间的关系的图。
图4是示意地表示本发明涉及的半导体封装体的其他实施方式的俯视图。
图5是示意地表示本发明涉及的半导体封装体的其他实施方式的俯视图。
图6是示意地表示本发明涉及的半导体封装体的其他实施方式的俯视图。
图7是示意地表示本发明涉及的半导体封装体的其他实施方式的俯视图。
图8是示意地表示本发明涉及的半导体封装体的其他实施方式的俯视图。
图9是示意地表示排列了4个(作为2×2的排列，为4个)图8的半导体封装体的情况的俯视图。
图10A是将图1A～图1C所示的半导体装置的制造方法的一例按照工序顺序表示的剖面视图。
图10B是将该半导体装置的制造方法的一例按照工序顺序表示的剖视图。
图10C是将该半导体装置的制造方法的一例按照工序顺序表示的剖视图。
图10D是将该半导体装置的制造方法的一例按照工序顺序表示的剖视图。
图10E是将该半导体装置的制造方法的一例按照工序顺序表示的剖视图。
图11是示意地表示现有半导体封装体的一例的俯视图。
图12是表示压接了被粘接基板时接合层被施加的应力的分布的图。
图13是示意地表示现有的半导体封装体的另外一例的俯视图。
图14是示意地表示在偏离被接合部件包围的面的中央区域的区域中配置的功能元件的俯视图。
附图标记说明
1-半导体封装体(芯片)，2-中空部，10-半导体基板，11-功能元件，12-电极焊盘，13-贯通电极，14-微细孔，15-绝缘膜，16-导电体，17-布线部，18-凸点，20-保护基板，21-接合部件，22-粘接剂层。
具体实施方式
下面，对用于实施本发明的半导体封装体的最佳实施方式进行说明。其中，各实施方式是为了更好地理解本发明的主旨而具体说明的例子，只要没有特别指定，则本发明便不是仅被各实施方式限定的。
第一实施方式
图1A～1C是表示本发明涉及的半导体封装体的一个实施方式的图，图1A是剖视图，图1B和图1C是示意地表示在半导体封装体中功能元件与接合部件的位置关系的俯视图。图1B和图1C分别表示了从上方观察时半导体芯片为正方形的情况和为长方形的情况。
该半导体封装体1A、1A’(1)至少具备：半导体基板10；配置在该半导体基板10的一面侧的功能元件11；与所述半导体基板10的一面对置配置，并且从所述半导体基板10的表面隔开规定的间隔配置的保护基板20；以及被配置成包围所述功能元件11，将所述半导体基板10与所述保护基板20接合的接合部件21。
而且，在本发明的半导体封装体1中，所述功能元件11具有与在所述半导体基板10的一面被所述接合部件21包围的面A的形状不同的形状；或者被配置于在所述半导体基板10的一面由所述接合部件21包围的面A中、从其中央区域偏离的区域。
此外，图14是示意地表示在偏离被接合部件包围的面的中央区域的区域中配置的功能元件的俯视图。图14表示了从上方观察时，接合部件21及功能元件11各自的面的形状都是长方形的情况。
如图14所示，在相对被所述接合部件21包围的面A的各边，引出了垂直等分线X1及Y1的情况下，它们的交点与被所述接合部件21包围的面A的中心C1对应。将该中心C1设定为被所述接合部件21包围的面A的中央区域。即，所谓偏离被所述接合部件21包围的面A的中央区域的区域，表示了被所述接合部件21包围的面A中的所述中心C1以外的区域。另一方面，在相对所述功能元件11的各边引出了垂直等分线X2及Y2的情况下，它们的交点与所述功能元件11的面的中心C2对应。
即，配置在偏离由接合部件包围的面的中央区域的区域中的所述功能元件11，是指被配置成在被所述接合部件21包围的面A中，所述功能元件11的面的中心C2位于其中心C1(中央区域)以外的区域的元件。
此外，对于功能元件的形状而言，只要能够确定从上方观察到的面的中心即可，其形状没有限定。例如可以是四边形、椭圆、圆、或者将角部倒角后的四边形等。同样，被接合部件包围的面的形状也是只要能够确定从上方观察时的面的中心，其形状就没有特别限定。例如可以是四边形、倒角而成的四边形等。
在本发明中，功能元件11具有与在所述半导体基板10的一面被所述接合部件21包围的面A的形状不同的形状；或者被配置于在所述半导体基板10的一面由所述接合部件21包围的面A中、偏离其中央区域的区域。其结果，能够降低将半导体基板10与保护基板20通过热压接接合时面内的压力偏差。而且，可抑制因气泡混入而引起的接合不良。由此，半导体封装体1兼顾了封装体的接合可靠性和封装体的尺寸维持。
半导体基板10例如由硅等构成。半导体基板10在一个表面10a形成有功能元件11和电极焊盘12，并具备将另一表面10b与该电极焊盘12电连接的贯通电极13。贯通电极13通过在贯通半导体基板10的表里两面的微细孔14的内面，填充隔着绝缘膜15的导电体16而构成。而且，对与贯通电极13电连接的布线部17，配置了用于外部连接的凸点18。
作为本实施方式中的功能元件11的一例，例如有CCD元件等图像传感器。这样，在功能元件11是光学器件的情况下，优选在功能元件11的使用波段中具有透光性，该情况下，可以使用由玻璃或透光性树脂等构成的保护基板20。另外，保护基板20可以具有各种光学滤波器功能、透镜功能等光学功能。
在作为功能元件11的其他例子，例如以晶片级封装MEMS器件(MEMS＝Micro Electro Mechanical System：微电子机械系统)等的情况下，由于存在活动部等理由，所以即使在MEMS器件的周围需要腔室那样的封装体中，也能够应用。作为能够成为封装对象的MEMS器件，例如可举出微动继电器、微型开关、压力传感器、加速度传感器、高频滤波器、微反射镜等。
作为电极焊盘12及布线部17，例如优选采用铝(Al)或铜(Cu)、铝-硅(Al-Si)合金、铝-硅-铜(Al-Si-Cu)合金等导电性优异的材料，但这些材料具有容易被氧化的性质。
作为绝缘膜15，可以利用氧化硅(SiO2)、氮化硅(Si3N4)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)等，只要根据半导体封装体1的使用环境适当选择即可。
作为导电体16，只要是电的良导体就没有特别限制，例如除了电阻低的铜、铝、镍、铬、银、锡等之外，还可以利用Au-Sn、Sn-Pb等的合金，或者Sn基、Pb基、Au基、In基等钎料合金等金属。
保护基板20被隔开间隔地配置在功能元件11的上方，具有保护功能元件11等的功能。作为保护基板20，可以使用由树脂、玻璃或金属等构成的板材。
接合部件21用于确保半导体基板10与保持基板20的间隔，并且将保护基板20与半导体基板10接合。接合部件21在将保持基板20与半导体基板10接合时，无缝隙地包围着功能元件11的周围，并被设置在不覆盖与半导体基板表面10a面对的功能元件11、且能够完全覆盖在半导体基板表面10a配列有多个的电极焊盘12的规定位置。由此，与功能元件11邻接的空间(中空部2)被半导体基板10、保护基板20及接合部件21气密封闭。并且，电极焊盘12的表面被以物理方式被覆保护，提高了机械强度。
接合部件21未被特别限定，例如可以使用丙烯、硅、苯酚、聚酰亚胺等树脂材料。
接合部件21的高度(厚度)并未被特别限定，可以根据功能元件11被要求的规格等的条件自由选择。其中，如果接合部件21的高度(厚度)例如在几μm～几百μm的范围内，则不仅能够在功能元件11的周围确保足够的腔室，而且可抑制半导体封装体1整体的尺寸。
具体说明将在后面进行，但尤其是在本发明的半导体封装体1中，在接合部件21与功能元件11的关系中，功能元件11具有与在所述半导体基板10的一面被所述接合部件21包围的面A的形状不同的形状；或者被配置于在所述半导体基板10的一面由所述接合部件21包围的面A中、偏离其中央区域的区域。由此，可以兼顾半导体封装体1的接合可靠性和尺寸维持双方。
而且，在将接合部件21的宽度的最小值设为a、最大值设为b时，优选b/a在1～19的范围内。由此，能够将热压接了半导体基板10与保持基板20之后的中空部的尺寸变化抑制得更少。
另外，优选接合部件21的外周面至少与所述保护基板20的外端面或者所述半导体基板10的外端面位于大致同一面上。
为了将接合部件21形成在规定位置，例如可以采用下述方法等：使用液状树脂并通过印刷法将其涂敷到规定位置、或者通过光刻技术仅在规定位置残留层压后的干薄膜，来进行图案成形。
作为粘接剂层22所使用的粘接剂，例如可以采用环氧树脂或感光性BCB树脂等。粘接剂层22可以通过向保护基板20的表面涂敷粘接剂而形成。粘接剂的涂敷方向没有特殊限定，例如能够使用压印、浸涂、旋涂、喷涂等方法。粘接剂层22的厚度被设为根据粘接剂材料的种类而能获得足够粘接强度的厚度。
接着，对本发明的重点、即所述接合部件21的配置及接合部件21的宽度进行说明。
为了同时解决因为接合部件21的宽度、即粘接区域宽度的不均匀引起的中空部的尺寸变化和粘接不良，只要改善成为其原因的粘接区域宽度的不均匀即可。为此，需要对从感光区域隔开等间隔的距离设置中空区域这一现有的设计方法，施加变更。
图1B是作为在从上方观察时呈现正方形的半导体芯片中应用的一例，示意地表示在半导体封装体1A(1)中，功能元件11与接合部件21的位置关系的俯视图，其变更了图8中表示的粘接区域的宽度。具体而言，接合部件21的4条边的宽度完全相等。即，在图1B中，Wh1＝Wh2＝Wv1＝Wv2。
图2是通过有限元法描画了对具有如此设计的接合部件的半导体芯片，压接了相同尺寸的粘接基板时的负载分布的图。如果将图2与图9进行比较，则可知在图2中，粘接区域4边被施加的压接负载分布均匀。由此可知，通过使用本发明的设计方法，能够降低粘接区域中的压接负载分布的不均匀性，可以解决所述问题。
在具有应用了本发明的中空构造的半导体封装体1中，必然导致粘接区域变窄，极端而言，接合部件21只会覆盖保护半导体基板10的外周附近。但在半导体基板10中，其表面由所谓的钝化膜覆盖保护，基本上不需要接合部件21的覆盖保护。
作为被除去了钝化膜的例外部位，可举出通过与金属细线的熔敷，以确保和外部电路的电气导通等为目的而设置的电极焊盘12(I/O焊盘)。而且，关于该电极焊盘12，从抑制湿腐蚀的观点出发，优选被接合部件21覆盖保护。虽然该电极焊盘12在基板上存在多个，但由于需要避免与外部电路电连接的金属铜线彼此短路，其常被配置在半导体基板10的外周区域。因此，即便在应用了本发明的情况下，也能够充分实现对在半导体基板表面10a的外周配置的电极焊盘12的覆盖保护，从而不会发生作为封装体构造的问题。
此外，本发明中的粘接区域的最小宽度也可以说成比电极焊盘的宽度稍大即可。而且，在后通孔(via last)的贯通布线形成工艺中，需要上述的电极焊盘的覆盖保护。
在本发明中，成为问题的是相对于接合部件21的宽度的比率，实际上产生什么程度的应力分布。图3是表示接合部件21的宽度的比率与应力的比率之间的关系的图。
这是表示对与图1A～1C同样地为Wh1＝Wh2＜Wv1＝Wv2的芯片，针对在固定了芯片尺寸的状态下使Wh、Wv的比率变化过的模式，进行了有限元分析的结果的图。横轴是树脂宽度比(Wv/Wh)，纵轴是应力比(σWh/σWv)。这里，应力比(σWh/σWv)是Wv被施加的应力值σWv、与Wh被施加的应力值σWh的比。
此外，图1C是在从上方观察时呈现长方形的半导体芯片中应用的一例，上述本发明的实施即使针对这样的长方形半导体芯片也可以发挥其效果。
由图3可知，具有伴随着树脂宽度比的增加，应力比也随之减少的倾向。而且，该减少倾向被分类成三个区域。首先，第一区域α的树脂宽度比在1～5的区间。在该区域中，应力比相对树脂宽度比的减少急剧，表现出接近于直线的举动。而第二区域β在树脂宽度比为5～19的区间。在该区域中，应力比相对树脂宽度比的减少倾向比所述第一区域α放缓，而且，其形状成为曲线。另外，第三区域γ的树脂宽度比在19～35.5的区间。在该区域中，应力比相对树脂宽度比的变动的减少非常平缓，再次表现出直线性。
为了判定第一区域α～第三区域γ的边界值，在图3中引出了两条外推线L1、L2。第一条外推线L1是将连接了树脂宽度比1中的应力比与之后失去直线性之前的应力比的线，向高树脂宽度比侧延伸而成的线。第二条外推线L2是将连接了树脂宽度比为35.5处的应力比与朝向低树脂宽度比侧失去直线性之前的应力比的线，向低树脂宽度比侧延伸而成的线。将外推线L1与应力比曲线开始失去重叠的树脂宽度比，判断为第一区域α与第二区域β的边界值。另外，将外推线L1与应力比曲线开始重合的树脂宽度比，判断为第二区域β与第三区域γ的边界值。
第一区域α是基于树脂宽度比的增加各树脂宽度被施加的应力开始产生差异的区域。可认为作为该区域中的接合部件21的举动，可以应用弹簧模式。即，只要采用收敛在该区域中的树脂宽度比，则热压接后的接合部件21便会在负载释放后恢复成原来的形状。因此，接合部件21的尺寸维持也容易，尽可能应该在第一区域α的树脂宽度比以内设计接合部件21。
第二区域β是树脂宽度短的一边(Wh)中的形变量变大、所施加的应力局部达到了屈服应力的区域。该“局部”具体是指接合部件21的端部(例如与中空部2的交界线、中空部2的角部)等容易被施加高应力的部位。因此，在树脂宽度短的一边中，形成了局部无法应用弹簧模式的不稳定的状态。由于因局部的屈服，使得极小区域上被施加的应力值的积分量(图中应力比的分子)停止了直线性的增加，所以，与之相伴，应力比曲线失去直线性。在该区域中，只要是树脂宽度比短的边，在达到了屈服应力的该一部分便开始产生图案变形。虽然应该避免采用这样的树脂宽度比，但在器件芯片的设计上，当不能在第一区域α内设计接合部件21时、以及能够预想树脂边与感光区域的距离大幅变形时，还能够在第二区域β的范围内的接合区域中设计。
第三区域γ是树脂宽度短的一边几乎全部受到了屈服应力的区域。相对于应力比的分子项(σWh)取大致一定值，由于宽度宽的树脂边是弹性区域且大面积，所以分母项(σWv)的变化量也少。因此，在该区域可获得大致一定的应力比(σWh/σWv)。不应该采用树脂宽度窄的边完全受到屈服应力的该区域。
这样，在半导体封装体1中，当将接合部件21的宽度的最小值设为a、将最大值设为b时，优选设计成b/a在1～19的范围(即所述第一区域α～第二区域β)内。由此，能够将热压接了半导体基板10与保护基板20后的中空部2的尺寸变化抑制得更少。
图4是示意地表示本发明的半导体封装体的其他实施方式的俯视图。在该半导体封装体1B(1)中，功能元件11被配置于在所述半导体基板10的一面由所述接合部件21包围的面A中、偏离其中央区域的区域。这样，在功能元件11被配置于在所述半导体基板10的一面由所述接合部件21包围的面A中、偏离其中央区域的区域的情况下，也能够实施本发明，本发明能够获得与上述效果同样的效果。
图5是示意地表示本发明的半导体封装体的其他实施方式的俯视图。
在该半导体封装体1C(1)中，对图4中接合部件21的宽度进行了变更。即，在图5中，接合部件21的四边的宽度全都不同，Wh1≠Wh2≠Wv1≠Wv2。在该情况下也能够实施本发明，获得与上述效果同样的效果。
图6是示意地表示本发明的半导体封装体的其他实施方式的俯视图。
该半导体封装体1D(1)中，在半导体基板10的一面侧配置了多个功能元件11，接合部件21被配置成分别包围所述多个功能元件11。当排列多个时，Wh＝Wh1+Wh2＝Wv＝Wv1+Wv2即可。这样，当在半导体基板10上配置有多个功能元件11时，也能够应用本发明，获得与上述效果同样的效果。
图7是示意地表示本发明的半导体封装体的其他实施方式的俯视图。
有时在半导体芯片上存在多个功能元件11，且这些功能元件11的尺寸未必限定为一样。在图7的构成例中，图示了功能元件11为两个、且其尺寸不同的半导体芯片。在针对功能元件11无需单个地形成中空构造的情况下，其封装体如图所示。即，中空部为一个，在其中设置所有的功能元件11。粘接区域四边的宽度尺寸如已述那样。
本发明的实施还能够在对存在多个的功能元件11单个地形成中空构造的构成中应用。图8是对图7所示的半导体芯片，在各功能元件11中分别设置中空部的情况的一例。在图8的情况下，已述的横向的粘接区域的线为3条。
Figure BPA00001233527100151
是在功能元件11之间存在的粘接线的宽度。如已述那样，最优选与
Figure BPA00001233527100153
的值相等，其次优选其比率为1～5，再次优选为5～19。虽然是
Figure BPA00001233527100154
与
Figure BPA00001233527100155
之间的宽度的比率，但其最优选是在晶片级的热压接中满足
Figure BPA00001233527100156
这一条件的情况。
下面，利用图9对其理由进行说明。图9是示意地表示排列了4个(作为2×2排列为4个)图8所示的半导体封装体的状态的俯视图。在实际的晶片上，排列配置有几十～几千个这样的半导体封装体。
在晶片上，位于邻接位置的半导体封装体(芯片)彼此的粘接区域相合形成了一条粘接线。即，当设计成满足上述的
Figure BPA00001233527100157
这一条件时，在晶片级下粘接宽度比成为1。这是构成的关系最理想的理由。即，
Figure BPA00001233527100159
与之间的粘接宽度比在1～5之间、其次在5～19之间，成为用于发挥本发明所主张的效果的条件。
此外，即使不对存在多个的功能元件11全部都单个地形成中空构造，本发明也能发挥其效果。例如，还能够对存在3个的功能元件11内的一个单独地形成中空构造，对其余两个统一形成中空构造。在该情况下，也如上述条件那样，优选粘接条的宽度比在1～19之间。
第二实施方式
接着，对上述那样的半导体封装体的制造方法进行说明。图10A～E是将本发明的半导体封装体的制造方法按工序顺序表示的剖视图。
本实施方式的半导体封装体的制造方法至少具备：在至少具有一个以上功能元件11的半导体基板10上，以分别包围所述功能元件11的方式配置格子状的接合部件21的工序；通过所述接合部件21将所述半导体基板10与所述保护基板20接合的工序；和以所述接合部件21被配置在外周区域的方式，将所述半导体基板10单片化的工序。
在本实施方式中，在至少具有一个以上功能元件11的半导体基板10上，以分别包围所述功能元件11的方式配置格子状的接合部件21，并借助所述接合部件21将所述半导体基板10域所述保护基板20接合，由此可以降低将半导体基板10与保护基板20通过热压接接合时面内的压力偏差。而且，能够抑制因为气泡混入引起的接合不良。然后，通过以所述接合部件21被配置在外周区域的方式，将所述半导体基板10单片化，而能够获得兼顾了接合可靠性和尺寸维持的半导体封装体1。
下面，按各工序进行详细说明。
(1)首先，利用通常的半导体制造工艺，在由硅等构成的半导体基板10的表面，形成例如光器件等所希望的功能元件11和电极焊盘12。而且，形成将半导体基板10的表里两面贯通的微细孔14，并在其内面隔着绝缘膜15填充导电体16，而形成贯通电极13。并且，形成连接所需要的布线部17及凸点18(参照图10A)。
(2)接着，在形成了功能元件11等的半导体基板10上，以分别包围功能元件11的方式，配置格子状的接合部件21(参照图10B)。
作为接合部件21的形成方法，有旋涂法、印刷法、浸涂法，可以使用与所选定的树脂材料匹配的方法。接着，对接合部件21进行图案成形。
在采用了旋涂法的情况下，需要采用预先在保护基板20上图案形成抗蚀层，在形成接合部件21后实施利将抗蚀层剥离的剥离(lift off)法；或者在形成接合部件21后实施利用了光致掩模等的遮蔽(masking)，然后进行接合部件21的蚀刻、掩模层的去除。
此时，作为接合部件21，优选在将宽度的最小值设为a、最大值设为b时，b/a在1～19的范围内。由此，能够将热压接后的尺寸变化抑制到更少。
(3)接着，在保护基板20上形成粘接剂层22(参照图10C)。
接下来，在保护基板20上进行粘接剂层22的成膜及图案成形。此时，由于粘接剂具有感光性，所以能够进行基于光刻的图案成形。粘接剂层22的形成方法、曝光时的光源波长以及显影液种类，只要以与所选定的粘接剂材料匹配的条件实施即可。
(4)接着，通过接合部件21将保护基板20与半导体基板10接合(参照图10D)。
将配置有接合部件21的半导体基板10、与形成有粘接剂层22的保护基板20以使接合部件21和粘接剂层22对置的方式进行对位。
然后，将形成有粘接剂层22的半导体基板10与保护基板20接合。在利用粘接剂实现的接合中，需要热、紫外线等用于粘接剂固化的反应源。而且，为了粘接剂的粘接力体现，还需要施加适度的负载，基于以上的理由，一般采用使用了压版的热压接。
(5)最后，以所述接合部件21被配置在外周区域的方式，将所述半导体基板10单片化(参照图10E)。通过在切割线D处按每个芯片进行切断，可获得如图1A～1C那样的半导体封装体1。
另外，在上述说明中，配置了粘接剂层22，但通过使接合部件21具有作为粘接剂层22的功能，也可以不设置粘接剂层22。
对如此获得的半导体封装体1而言，功能元件11具有与在半导体基板10的一面被接合部件21包围的面A的形状不同的形状；或者被配置于在半导体基板10的一面由接合部件21包围的面A中、偏离其中央区域的区域。由此，半导体封装体1能够降低在将半导体基板10与保护基板20通过热压接接合时面内的压力偏差。而且，可抑制因气泡混入引起的接合不良。其结果，半导体封装体1能够兼顾封装体的接合可靠性与封装体的尺寸维持。
以上对本发明的半导体封装体及其制造方法进行了说明，但本发明不限定于此，能够在不脱离本发明主旨的范围中适当变更。
例如，本发明不限于光学传感器封装体，还能够广泛应用在压力传感器、加速度传感器、流量传感器等为了在器件表面具有驱动部而在其功能方面需要中空构造的MEMS器件的封装体中。
而且，在上述的实施方式中，作为接合部件，设想了树脂材料，但本发明并不将接合部件限定为树脂材料。本发明在通过热压接来体现作为接合部件的功能的所有材料中都能实现效果，具体而言，在使用了以金等为代表的金属材料、以低熔点玻璃为代表的陶瓷材料等无机接合材料的中空封装体中，也发挥同样的效果。
另外，如图10A所示，在半导体基板上的一个面形成了功能元件和电极焊盘，在另一个面分别隔着贯通电极形成了布线层及凸点之后，借助连接部件粘贴了保护基板。但是，也可以在形成功能元件和电极焊盘之后，先通过连接部件来粘贴保护基板，然后进行贯通电极、布线层及凸点的形成。
以上，对本发明的优选实施例进行了说明，但本发明不限定于这些实施例。在不脱离本发明主旨的范围内，能够进行构成的附加、省略、置换以及其他变更。本发明不是仅由上述的说明限定的，而只由权利要求的范围限定。
工业上的可利用性
根据本发明涉及的半导体封装体，功能元件具有与在所述半导体基板的一面被所述接合部件包围的面的形状不同的形状；或者被配置于在所述半导体基板的一面由所述接合部件包围的面中偏离其中央区域的区域。其结果，在通过热压接将半导体基板与保护基板接合时，能够降低面内的压力偏差。而且，能够抑制因气泡混入引起的接合不良。由此，可以提供兼顾了接合可靠性与尺寸维持的半导体封装体。
根据本发明涉及的半导体封装体的制造方法，在至少具备一个以上功能元件的半导体基板上，以分别包围所述功能元件的方式配置格子状的接合部件，并借助所述接合部件将所述半导体基板与所述保护基板接合。其结果，在将半导体基板与保护基板通过热压接接合时，能够降低面内的压力偏差。而且，能够抑制因气泡混入引起的接合不良。然后，通过以所述接合部件被配置在外周区域的方式将所述半导体基板单片化，从而可以提供一种能够以容易的方法得到兼顾了接合可靠性和尺寸维持的半导体封装体的半导体封装体的制造方法。

Claims (6)

1.一种半导体封装体，其特征在于，具备：
半导体基板；
配置在该半导体基板的一侧表面的功能元件；
与所述半导体基板的该侧表面对置配置，从所述半导体基板的表面隔开规定的间隔配置的保护基板；和
被配置成包围所述功能元件，将所述半导体基板与所述保护基板接合的由树脂材料形成的接合树脂部件；
形成在所述半导体基板的一面侧的电极焊盘；
电连接与上述半导体基板的一面侧相反一侧的面和所述电极焊盘的贯通电极，
所述功能元件具有与在所述半导体基板的该侧表面被所述接合树脂部件包围的面的形状不同的形状；或者被配置于在所述半导体基板的该侧表面由所述接合树脂部件包围的面中、偏离其中央区域的区域，
当将所述接合树脂部件的宽度的最小值设为a、最大值设为b时，b/a在1～5的范围内，
所述电极焊盘被所述接合树脂部件覆盖保护。
2.根据权利要求1所述的半导体封装体，其特征在于，
在所述半导体基板的该侧表面侧配置有多个所述功能元件，所述接合树脂部件被配置成分别包围所述多个功能元件。
3.根据权利要求1所述的半导体封装体，其特征在于，
所述接合树脂部件的外周面至少与所述保护基板的外端面或所述半导体基板的外端面位于大致同一面上。
4.根据权利要求1所述的半导体封装体，其特征在于，
形成所述接合树脂部件的树脂材料是丙烯、硅、苯酚、聚酰亚胺。
5.一种半导体封装体的制造方法，其特征在于，
所述半导体封装体具备：半导体基板；配置在该半导体基板的一侧表面的功能元件；与所述半导体基板的该侧表面对置配置，从所述半导体基板的表面隔开规定的间隔配置的保护基板；和被配置成包围所述功能元件，将所述半导体基板与所述保护基板接合的接合树脂部件；形成在所述半导体基板的一面侧的电极焊盘；电连接与所述半导体基板的一面侧相反一侧的面和所述电极焊盘的贯通电极，
所述功能元件具有与在所述半导体基板的该侧表面被所述接合树脂部件包围的面的形状不同的形状；或者被配置于在所述半导体基板的该侧表面由所述接合树脂部件包围的面中、偏离其中央区域的区域，所述电极焊盘被所述接合树脂部件覆盖保护，
该半导体封装体的制造方法具备：
在至少具有一个以上功能元件的半导体基板上，以分别包围所述功能元件的方式配置由树脂材料形成的格子状的接合树脂部件的工序；
通过所述接合树脂部件将所述半导体基板与所述保护基板接合的工序；和
以所述接合树脂部件被配置在外周区域的方式，将所述半导体基板单片化的工序，
在配置上述格子状的接合树脂部件的工序中，当将所述接合树脂部件的宽度的最小值设为a、最大值设为b时，b/a在1～5的范围内。
6.根据权利要求5所述的半导体封装体的制造方法，其特征在于，
形成所述接合树脂部件的树脂材料是丙烯、硅、苯酚、聚酰亚胺。
CN200980112204.1A 2008-04-04 2009-04-03 半导体封装体及其制造方法 Expired - Fee Related CN101983424B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008098770 2008-04-04
JP2008-098770 2008-04-04
PCT/JP2009/056956 WO2009123308A1 (ja) 2008-04-04 2009-04-03 半導体パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
CN101983424A CN101983424A (zh) 2011-03-02
CN101983424B true CN101983424B (zh) 2013-04-10

Family

ID=41135670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980112204.1A Expired - Fee Related CN101983424B (zh) 2008-04-04 2009-04-03 半导体封装体及其制造方法

Country Status (7)

Country Link
US (1) US8530979B2 (zh)
EP (1) EP2267770B1 (zh)
JP (1) JP5417320B2 (zh)
KR (1) KR20100136475A (zh)
CN (1) CN101983424B (zh)
TW (1) TWI464835B (zh)
WO (1) WO2009123308A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102782862B (zh) 2010-02-26 2015-08-26 精材科技股份有限公司 芯片封装体及其制造方法
US9029200B2 (en) 2010-07-15 2015-05-12 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a metallisation layer
US8202786B2 (en) * 2010-07-15 2012-06-19 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a glass substrate
US8865522B2 (en) 2010-07-15 2014-10-21 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a glass substrate
CN102431959B (zh) * 2011-12-05 2015-04-22 烟台睿创微纳技术有限公司 一种半导体mems芯片封装方法及其封装结构
CN102583218A (zh) * 2012-03-06 2012-07-18 华中科技大学 基于硅基的气密性封装外壳
US9278849B2 (en) * 2012-06-15 2016-03-08 The Boeing Company Micro-sensor package and associated method of assembling the same
JP2014192241A (ja) * 2013-03-26 2014-10-06 Asahi Kasei Electronics Co Ltd 磁気センサ及びその製造方法
TWI552408B (zh) * 2013-04-29 2016-10-01 樂金顯示科技股份有限公司 有機發光裝置及其製造方法
FR3027151B1 (fr) * 2014-10-08 2016-12-09 Schneider Electric Ind Sas Circuit electrique transformateur et installation comportant un tel circuit
TWI829480B (zh) * 2022-12-21 2024-01-11 友達光電股份有限公司 壓力感測器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3880278B2 (ja) * 2000-03-10 2007-02-14 オリンパス株式会社 固体撮像装置及びその製造方法
JP4475788B2 (ja) * 2000-10-10 2010-06-09 三洋電機株式会社 半導体装置の製造方法
JP4846910B2 (ja) * 2001-02-06 2011-12-28 オリンパス株式会社 固体撮像装置
JP4899279B2 (ja) 2001-09-19 2012-03-21 ソニー株式会社 固体撮像装置
US6470594B1 (en) * 2001-09-21 2002-10-29 Eastman Kodak Company Highly moisture-sensitive electronic device element and method for fabrication utilizing vent holes or gaps
US6787897B2 (en) * 2001-12-20 2004-09-07 Agilent Technologies, Inc. Wafer-level package with silicon gasket
JP3830495B2 (ja) * 2004-05-10 2006-10-04 シャープ株式会社 半導体装置、半導体装置の製造方法及び光学装置用モジュール
JP4148932B2 (ja) * 2004-08-31 2008-09-10 シャープ株式会社 半導体装置、半導体モジュール及び半導体装置の製造方法
CN101351399B (zh) * 2005-11-16 2011-12-07 京瓷株式会社 电子部件密封用基板、可取多个形态的电子部件密封用基板、及使用了电子部件密封用基板的电子装置及其制法
JP2008112835A (ja) * 2006-10-30 2008-05-15 Sony Corp Ｗｌｐ（ウェハレベルパッケージ）およびその製造方法、ｗｌｐを内蔵した電子機器、ならびに気密封止方法
JP5077357B2 (ja) * 2008-01-17 2012-11-21 株式会社村田製作所 圧電デバイス

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
JP特开2001-257334A 2001.09.21
JP特开2002-118193A 2002.04.19
JP特开2002-231919A 2002.08.16
JP特开2003-204005A 2003.07.18
JP特开2005-322809A 2005.11.17
JP特开2006-73546A 2006.03.16

Also Published As

Publication number Publication date
JPWO2009123308A1 (ja) 2011-07-28
JP5417320B2 (ja) 2014-02-12
CN101983424A (zh) 2011-03-02
EP2267770A4 (en) 2015-05-06
TW201001634A (en) 2010-01-01
WO2009123308A1 (ja) 2009-10-08
EP2267770B1 (en) 2016-08-17
US20110018112A1 (en) 2011-01-27
US8530979B2 (en) 2013-09-10
EP2267770A1 (en) 2010-12-29
TWI464835B (zh) 2014-12-11
KR20100136475A (ko) 2010-12-28

Similar Documents

Publication Publication Date Title
CN101983424B (zh) 半导体封装体及其制造方法
KR100241573B1 (ko) 반도체 웨이퍼
KR100701531B1 (ko) 반도체 패키지 및 그 제조방법
KR100374241B1 (ko) 반도체 장치 및 그 제조 방법
US9337165B2 (en) Method for manufacturing a fan-out WLP with package
US5969424A (en) Semiconductor device with pad structure
KR100459971B1 (ko) 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기
US6515356B1 (en) Semiconductor package and method for fabricating the same
US6528869B1 (en) Semiconductor package with molded substrate and recessed input/output terminals
US7772687B2 (en) Multiple electronic component containing substrate
US7102230B2 (en) Circuit carrier and fabrication method thereof
US20110115036A1 (en) Device packages and methods of fabricating the same
JP2017038075A (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
JP7206198B2 (ja) 表面が粗化された粒子を有するパッケージングされた半導体デバイス
US20060033189A1 (en) Structure and method of forming capped chips
CN101944518A (zh) 半导体结构体及其制造方法、半导体器件及其制造方法
KR20060042872A (ko) 반도체장치의 실장 방법
US7452809B2 (en) Fabrication method of packaging substrate and packaging method using the packaging substrate
KR20050096851A (ko) 회로 장치 및 그 제조 방법
TW201637146A (zh) 半導體封裝及相關製造方法
US20060097400A1 (en) Substrate via pad structure providing reliable connectivity in array package devices
EP3301712B1 (en) Semiconductor package assembley
JP4051570B2 (ja) 半導体装置の製造方法
US20090115036A1 (en) Semiconductor chip package having metal bump and method of fabricating same
US20090315169A1 (en) Frame and method of manufacturing assembly

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130410

Termination date: 20170403

CF01 Termination of patent right due to non-payment of annual fee