CN101944518A - 半导体结构体及其制造方法、半导体器件及其制造方法 - Google Patents

半导体结构体及其制造方法、半导体器件及其制造方法 Download PDF

Info

Publication number
CN101944518A
CN101944518A CN2010102227863A CN201010222786A CN101944518A CN 101944518 A CN101944518 A CN 101944518A CN 2010102227863 A CN2010102227863 A CN 2010102227863A CN 201010222786 A CN201010222786 A CN 201010222786A CN 101944518 A CN101944518 A CN 101944518A
Authority
CN
China
Prior art keywords
semiconductor structure
structure bodies
columnar electrode
connection pads
peristome
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102227863A
Other languages
English (en)
Other versions
CN101944518B (zh
Inventor
肋坂伸治
若林猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009158618A external-priority patent/JP4811619B2/ja
Priority claimed from JP2009158622A external-priority patent/JP2011014764A/ja
Priority claimed from JP2009158629A external-priority patent/JP2011014765A/ja
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN101944518A publication Critical patent/CN101944518A/zh
Application granted granted Critical
Publication of CN101944518B publication Critical patent/CN101944518B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种半导体结构体及其制造方法、半导体器件及其制造方法。该半导体结构体包括：半导体基板和设置在所述半导体基板上的多个连接焊盘。将所述连接焊盘的几个连接于共用布线上，将所述连接焊盘剩余的至少一个连接于布线上。结构体还包括连接于所述共用布线设置的第1柱状电极和连接于所述布线的连接焊盘部设置的第2柱状电极。

Description

半导体结构体及其制造方法、半导体器件及其制造方法
相关申请的交叉引用
本申请基于并主张2009年7月3日提交的2009-158618、2009年7月3日提交的2009-158622和2009年7月3日提交的2009-158629这些在先日本专利申请的优先权，这里引入参考其全部内容。
技术领域
本发明涉及一种半导体结构体。
背景技术
现有的半导体器件中，将称为CSP(芯片尺寸封装：chip size package)的半导体结构体固定在尺寸比该半导体结构体大的底板上(例如参照日本特开2006-12885号公报)。此时，称为CSP的半导体结构体构造成在半导体基板上设置布线，在布线的连接焊盘部设置柱状电极，在柱状电极的周围设置密封膜。
之后，将半导体结构体的半导体基板的下面固定在底板上。在半导体结构体周围的底板上设置绝缘层。在半导体结构体和绝缘层上设置上层绝缘膜。在上层绝缘膜上连接于半导体结构体的柱状电极设置上层布线。用外涂层膜覆盖去除上层布线的连接焊盘部的部分，在上层布线的连接焊盘部上设置焊料球。(参照日本特开2006-12885号公报)
但是，在上述现有半导体器件的半导体结构体中，由于在布线的连接焊盘上设置柱状电极，所以布线与柱状电极的关系为一对一。因此，随着布线和柱状电极条数的增加，在布线线宽小到20μm程度以下的情况下，当布线中流过基于电源电压等的过大电流时，存在该布线被熔断并断路的问题。
发明内容
根据实施方式的一个方面，半导体结构体包括：半导体基板；设置在所述半导体基板上的多个连接焊盘；共用布线，设置在包括所述连接焊盘中规定数量连接焊盘的区域中，连接于该规定数量的连接焊盘；连接于剩余的所述连接焊盘设置的布线；连接于所述共用布线设置的第1柱状电极；和连接于所述布线的连接焊盘部设置的第2柱状电极。
根据实施方式的另一方面，半导体结构体的制造方法包括如下工序：在形成多个连接焊盘的半导体基板中，在包括所述连接焊盘中共用的电压用的多个连接焊盘的区域中，连接于该连接焊盘来形成共用布线，并且，连接于剩余的所述连接焊盘来形成布线；和在所述共用布线上形成第1柱状电极，并且在所述布线的连接焊盘上形成第2柱状电极。
本发明的优点将在下面的描述中得以阐述，并且，一部分通过该描述变得显而易见，或通过实践本发明来获知。利用这里特别指出的手段和组合，可实现并获得本发明的优点。
附图说明
引入并构成说明书一部分的附图说明本发明的实施方式，结合上面的一般描述和下面的实施方式的具体描述，用来解释本发明的原理。
本发明通过下面的详细说明和附图进一步被充分理解，但这些不过是说明，不限定本发明的范围。这里：
图1是作为本发明第1实施方式的半导体器件的透视平面图。
图2是图1所示半导体器件适当部分的截面图。
图3是图1和图2所示半导体器件制造方法一例中、最初准备的部件的截面图。
图4是接续于图3的工序的截面图。
图5是接续于图4的工序的截面图。
图6是接续于图5的工序的截面图。
图7是接续于图6的工序的截面图。
图8是接续于图7的工序的截面图。
图9是接续于图8的工序的截面图。
图10是接续于图9的工序的截面图。
图11是接续于图10的工序的截面图。
图12是接续于图11的工序的截面图。
图13是接续于图12的工序的截面图。
图14是接续于图13的工序的截面图。
图15是接续于图14的工序的截面图。
图16是接续于图15的工序的截面图。
图17是接续于图16的工序的截面图。
图18是接续于图17的工序的截面图。
图19是作为本发明第2实施方式的半导体器件的透视平面图。
图20是图19所示半导体器件适当部分的截面图。
图21是图19和图20所示半导体器件制造方法一例中、最初准备的部件的截面图。
图22是接续于图21的工序的截面图。
图23是接续于图22的工序的截面图。
图24是接续于图23的工序的截面图。
图25是接续于图24的工序的截面图。
图26是接续于图25的工序的截面图。
图27是接续于图26的工序的截面图。
图28是接续于图27的工序的截面图。
图29是接续于图28的工序的截面图。
图30是接续于图29的工序的截面图。
图31是接续于图30的工序的截面图。
图32是接续于图31的工序的截面图。
图33是接续于图32的工序的截面图。
图34是接续于图33的工序的截面图。
图35是接续于图34的工序的截面图。
图36是接续于图35的工序的截面图。
图37是接续于图36的工序的截面图。
图38是作为本发明第3实施方式的半导体器件的透视平面图。
图39是图38所示半导体器件适当部分的截面图。
图40是作为本发明第4实施方式的半导体器件的透视平面图。
图41是图40所示半导体器件适当部分的截面图。
图42是图40和图41所示半导体器件制造方法一例中、最初准备的部件的截面图。
图43是接续于图42的工序的截面图。
图44是接续于图43的工序的截面图。
图45是接续于图44的工序的截面图。
图46是接续于图45的工序的截面图。
图47是接续于图46的工序的截面图。
图48是接续于图47的工序的截面图。
图49是接续于图48的工序的截面图。
图50是接续于图49的工序的截面图。
图51是接续于图50的工序的截面图。
图52是接续于图51的工序的截面图。
图53是接续于图52的工序的截面图。
图54是接续于图53的工序的截面图。
图55是接续于图54的工序的截面图。
图56是接续于图55的工序的截面图。
图57是接续于图56的工序的截面图。
图58是作为本发明第5实施方式的半导体器件的透视平面图。
图59是图58所示半导体器件适当部分的截面图。
图60是作为本发明第6实施方式的半导体器件的透视平面图。
图61是作为本发明第7实施方式的半导体器件的截面图。
具体实施方式
(第1实施方式)
图1表示作为本发明第1实施方式的半导体器件的透视平面图，图2表示图1所示半导体器件适当部分的截面图。该半导体器件具备由玻璃布基材环氧树脂等构成的平面方形的底板1。在底板1的上面中央部，通过由芯片焊接材料构成的粘合层3粘合尺寸比底板1的尺寸小一定程度的平面方形的半导体结构体2的下面。
半导体结构体2通常被称为CSP，具备硅基板(半导体基板)4。经粘合层3将硅基板4的下面粘合在底板1的上面中央部。在硅基板4的上面，形成构成规定功能集成电路的元件、例如晶体管、二极管、电阻、电容器等元件(未图示)，在其上面周围部，设置连接于上述集成电路各元件的、由铝类金属等构成的多个连接焊盘5a、5b、5c。
这里，作为一例，在图1中，在硅基板4上的左上侧配置4个的符号5a所示的连接焊盘是共用的电源电压用连接焊盘。在硅基板4上的左下侧配置4个的符号5b所示的连接焊盘是共用的接地电压用连接焊盘。在硅基板4上的右上侧和右下侧分别各配置4个的符号5c所示的连接焊盘是之外的通常电压用连接焊盘。这里，在图2中，接地电压用连接焊盘5b和与其关联的部分与电源电压用连接焊盘5a和与其关联的部分基本上一样，所以加括号来表示。
在除了硅基板4的周围部和连接焊盘5a、5b、5c的中央部之外的硅基板4的上面，设置由氧化硅等构成的钝化膜(绝缘膜)6，连接焊盘5a、5b、5c的中央部经设置在钝化膜6中的开口部7a、7b、7c露出。在钝化膜6的上面，设置由聚酰亚胺类树脂等构成的保护膜(绝缘膜)8。在对应于钝化膜6开口部7a、7b、7c的部分中的保护膜8中，设置开口部9a、9b、9c。
在保护膜8的上面设置布线10a、10b、10c。布线10a、10b、10c为设置在保护膜8上面的铜等构成的基底金属层11a、11b、11c、与设置在基底金属层11上面的由铜构成的上部金属层12a、12b、12c的2层构造。
此时，如图1所示，符号10a所示的布线(共用布线)在硅基板4上的左上侧，在包括4个电源电压用连接焊盘5a的平面方形区域中配置成扁平(ベタ)状，经钝化膜6和保护膜8的开口部7a、9a，连接于全部4个电源电压用连接焊盘5a上。
符号10b所示的布线(共用布线)在硅基板4上的左下侧，在包括4个接地电压用连接焊盘5b的平面方形区域中配置成扁平状，经钝化膜6和保护膜8的开口部7b、9b，连接于全部4个接地电压用连接焊盘5b上。
符号10c所示的布线配置在硅基板4上的右侧区域，具有经钝化膜6和保护膜8的开口部7c、9c连接于通常电压用连接焊盘5c上的连接部10c-1、平面圆形的连接焊盘部10c-2和之间的回绕线部10c-3。
在符号10a所示平面方形的布线上面周围部以外的区域中，与布线10a一样，将由铜构成的平面方形柱状电极(共用柱状电极·第1柱状电极)13a设置成扁平状。在符号10b所示平面方形的布线上面周围部以外的区域中，与布线10b一样，将由铜构成的平面方形柱状电极(共用柱状电极·第1柱状电极)13b设置成扁平状。在由符号10c所示布线连接焊盘部10c-2的上面，设置由铜构成的平面圆形的柱状电极(第2柱状电极)13c。这里，如图1所示，将8个平面圆形柱状电极13c配置成矩阵状。
在包括布线10a、10b、10c的保护膜8的上面，在柱状电极13a、13b、13c的周围，设置由环氧类树脂等构成的密封膜14。柱状电极13a、13b、13c设置成其上面与密封膜14的上面为一个面至低数μm。以上结束对半导体结构体2的构造的说明。
在半导体结构体2周围的底板1的上面，设置方形框状的绝缘层21。绝缘层21例如使石英粉等无机材料构成的增强材料分散到环氧类树脂等热固化性树脂中构成，或仅由环氧类树脂等热固化性树脂构成。
在半导体结构体2和绝缘层21的上面设置上层绝缘膜22。上层绝缘膜22例如使环氧类树脂等热固化性树脂含浸在玻璃布等基材中构成，或仅由环氧类树脂等热固化性树脂构成。在对应于半导体结构体2平面方形柱状电极13a、13b上面各规定9个部位的部分中的上层绝缘膜22中，设置平面圆形的开口部(第1开口部)23a、23b。在对应于半导体结构体2平面圆形柱状电极13c上面中央部的部分中的上层绝缘膜22中，设置平面圆形的开口部(第2开口部)23c。
此时，开口部23a、23b的平面形状与开口部23c的平面形状相同。另外，开口部23a、23b的数量分别为9个，比半导体结构体2的电源电压用和接地电压用连接焊盘5a、5b的数量(4个)多。
在上层绝缘膜22的上面设置上层布线24a、24b、24c。上层布线24a、24b、24c为设置在上层绝缘膜22上面的由铜等构成的基底金属层25a、25b、25c、与设置在基底金属层25a、25b、25c上面的由铜构成的上部金属层26a、26b、26c的2层构造。
此时，如图1所示，符号24a所示的上层布线(共用上层布线·第1上层布线)在上层绝缘膜22上的左上侧，在包括上层绝缘膜22的9个开口部23a的区域中配置成扁平状，经上层绝缘膜22的全部9个开口部23a，连接于半导体结构体2的平面方形的电源电压用柱状电极13a的上面的规定9部位上。
符号24b所示的上层布线(共用上层布线·第1上层布线)在上层绝缘膜22上的左下侧，在包括上层绝缘膜22的9个开口部23b的区域中配置成扁平状，经上层绝缘膜22的全部9个开口部23b，连接于半导体结构体2的平面方形的接地电压用柱状电极13b的上面的规定9部位上。
符号24c所示的上层布线(第2上层布线)与半导体结构体2的符号10c所示的布线一样，具有连接部、连接焊盘部和之间的回绕线部，经上层绝缘膜22的开口部23c连接于半导体结构体2的平面圆形柱状电极13c的上面中央部。
在包括上层布线24a、24b、24c的上层绝缘膜22的上面，设置由焊料抗蚀剂等构成的外涂层膜27。在对应于上层布线24a、24b周围部各规定4部位的部分中的外涂层膜27中，设置开口部28a、28b。在对应于上层布线24c的连接焊盘部的部分中的外涂层膜27中，设置开口部28c。
在外涂层膜27的开口部28a、28b、28c内及其上方，连接于上层布线24a、24b、24c，设置焊料球29a、29b、29c。此时，如图1所示，焊料球29a、29b、29c仅配置在半导体结构体2的周围。另外，焊料球29a、29b的数量分别是4个，与半导体结构体2的电源电压用和接地电压用连接焊盘5a、5b的数量(4个)相同。
如上所述，在该半导体器件中，将半导体结构体2的电源电压用布线10a和接地电压用布线10b设为平面方形的扁平状，分别连接于全部4个连接焊盘5a、5b上，所以即便电源电压用布线10a和接地电压用布线10b中流过过大电流，这些布线10a、10b也不会被熔断。
另外，由于半导体结构体2的电源电压用柱状电极13a和接地电压用柱状电极13b为扁平状，所以可使该柱状电极13a、13b低电阻化，进而可使电流容量提高。另外，由于电源电压用上层布线24a和接地电压用上层布线24b为扁平状，所以可使该上层布线24a、24b低电阻化，进而可使电流容量提高。
并且，在半导体结构体2的电源电压用和接地电压用柱状电极13a、13b上的上层绝缘膜22中，分别设置数量比电源电压用和接地电压用连接焊盘5a、5b的数量(4个)多的(各9个)开口部23a、23b，所以作为整体可使该开口部23a、23b部分中的连接部分低电阻化，进而可使电流容量进一步提高。
这里，说明该半导体器件的部分尺寸。底板1的尺寸是3×3mm。半导体结构体2的尺寸为2×2mm。半导体结构体2的布线10c的回绕线部10c-3的线宽为20μm。半导体结构体2的平面圆形柱状电极13c的直径为0.2mm，间距为0.4mm。上层绝缘膜22的开口部23a、23b、23c的直径为100μm。焊料球29a、29b、29c的直径为0.3mm，间距为0.65mm。
下面，在说明该半导体器件的制造方法一例中，首先说明半导体结构体2的制造方法一例。此时，由于接地电压用连接焊盘5b和与其关联的部分与电源电压用连接焊盘5a和与其关联的部分基本一样，所以省略其说明。
首先，如图3所示，准备如下部件，在晶片状态的硅基板(下面称为半导体晶片31)的上面，形成连接焊盘5a、5c、钝化膜6和保护膜8，连接焊盘5a、5c的中央部经钝化膜6的开口部7a、7c和保护膜8的开口部9a、9c露出。
此时，半导体晶片31的厚度比图2所示的硅基板4的厚度厚。图3中，符号32所示的区域是切割道。之后，去除切割道32及其两侧所对应的部分中的钝化膜6和保护膜8。
接着，如图4所示，在包括经钝化膜6的开口部7a、7c和保护膜8的开口部9a、9c露出的连接焊盘5a、5c上面的保护膜8的上面整体中，形成基底金属层33。此时，基底金属层33可以仅是利用无电解镀形成的铜层，也可以仅是利用溅射形成的铜层，或是在利用溅射形成的钛等薄膜层上利用溅射形成铜层来构成的。
接着，在基底金属层33的上面，构图由正(positive)型液状抗蚀剂构成的镀抗蚀剂膜34。此时，在对应于上部金属层12a、12c形成区域的部分中的镀抗蚀剂膜34中，形成开口部35a、35c。接着，若进行将基底金属层33设为电镀电流路径的铜电解镀，则在镀抗蚀剂膜34的开口部35a、35c内的基底金属层33的上面，形成上部金属层12a、12c。之后，剥离镀抗蚀剂膜34。
接着，如图5所示，在基底金属层33的上面，构图由负型干膜抗蚀剂构成的镀抗蚀剂膜36。此时，在对应于去除上部金属层12a周围部的部分(柱状电极13a形成区域)和上部金属层12c的连接焊盘部(柱状电极13c形成区域)的部分中的镀抗蚀剂膜36中，形成开口部37a、37c。
接着，若进行以基底金属层33为电镀电流路径的铜电解镀，则在镀抗蚀剂膜36开口部37a内的上部金属层12的上面，形成柱状电极13a，并且，在镀抗蚀剂膜36开口部37c内的上部金属层12c的连接焊盘部上面，形成柱状电极13c。之后，剥离镀抗蚀剂膜36。
之后，若以上部金属层12a、12c为掩膜、蚀刻去除该上部金属层12a、12c下以外的区域中的基底金属层33，则如图6所示，仅上部金属层12a、12c下残留基底金属层11a、11c。在该状态下，利用上部金属层12a、12c与残留在其下的基底金属层11a、11c，形成2层构造的布线10a、10c。
接着，如图7所示，在切割道32及其两侧的半导体晶片31的上面、和包括布线10a、10c和柱状电极13a、13c的保护膜8的上面，利用旋涂法等，形成由环氧类树脂等构成的密封膜14，其厚度比柱状电极13a、13c的高度稍厚。因此，在该状态下，柱状电极13a、13c的上面被密封膜14覆盖。
接着，适当研削密封膜14的上面侧，如图8所示，使柱状电极13a、13c的上面露出，并且，使包括该露出的柱状电极13a、13c上面的密封膜14的上面平坦化。接着，如图9所示，适当研削半导体晶片31的下面侧，使半导体晶片31的厚度变薄。
之后，如图10所示，在半导体晶片31的下面粘合粘合层3。粘合层3由环氧类树脂等芯片焊接材料构成，通过加热加压，在半固化的状态下，固定在半导体晶片31的下面。接着，如图11所示，若沿切割道32切断密封膜14、半导体晶片31和粘合层3，则得到多个在下面具有粘合层3的半导体结构体2。
下面，说明用图11所示半导体结构体2来制造图2所示半导体器件时的一例。此时对于与接地电压用连接焊盘5b关联的部分而言，也与电源电压用连接焊盘5a关联的部分基本一样，所以省略其说明。
首先，如图12所示，准备具有可形成多个图2所示完成了的半导体器件的面积的、由玻璃布基材环氧树脂等构成的底板1。底板1例如是平面方形，但没有限定含义。图12中，符号41所示的区域是对应于用于单片化的切断线的区域。
接着，在底板1上面的多个半导体结构体配置区域中，相互离开地粘合被固定在多个半导体结构体2的硅基板4下面的粘合层3。这里的粘合利用加热加压使粘合层3正式固化。
之后，如图13所示，在半导体结构体2周围的底板1的上面，用销等边定位边配置栅格状的绝缘层形成用薄片21a。栅格状的绝缘层形成用薄片21a如下构成，例如使增强材料分散到环氧类树脂等热固化性树脂中，将热固化性树脂变为半固化状态并形成薄片状，利用穿刺等，形成多个方形开口部。
接着，在半导体结构体2和绝缘层形成用薄片21a的上面，配置上层绝缘膜形成用薄片22a。上层绝缘膜形成用薄片22a如下构成，例如，使环氧类树脂等热固化性树脂含浸在玻璃布等中，将热固化性树脂变为半固化状态并形成薄片状。
之后，使用一对加热加压板42、43，从上下加热加压绝缘层形成用薄片21a和上层绝缘膜形成用薄片22a。之后，利用之后的冷却，在半导体结构体2周围的底板1的上面，形成方形框状的绝缘层21，另外，在半导体结构体2和绝缘层21的上面，形成上层绝缘膜22。此时，上层绝缘膜22的上面由于被上侧的加热加压板42的下面按压，所以变为平坦面。
接着，如图14所示，利用照射激光束的激光加工，在对应于半导体结构体2的柱状电极13a上面的规定9部位的部分中的上层绝缘膜22中，形成开口部23a，并且，在对应于半导体结构体2柱状电极13c上面中央部的部分中的上层绝缘膜22中，形成开口部23c。
接着，如图15所示，在包括经上层绝缘膜22的开口部23a、23c露出的半导体结构体2柱状电极13a、13c上面的上层绝缘膜22的上面整体中，形成基底金属层44。此时，基底金属层44也可以仅是利用无电解镀形成的铜层，或仅是利用溅射形成的铜层，或是在利用溅射形成的钛等薄膜层上利用溅射形成铜层来构成的。
接着，在基底金属层44的上面，构图镀抗蚀剂膜45。此时，在对应于上部金属层26a、26c形成区域的部分中的镀抗蚀剂膜45中，形成开口部46a、46c。接着，通过进行将基底金属层44设为电镀电流路径的铜电解镀，在镀抗蚀剂膜45的开口部46a、46c内的基底金属层44的上面，形成上部金属层26a、26c。
之后，剥离镀抗蚀剂膜45，接着，若以上部金属层26a、26c为掩膜、蚀刻去除该上部金属层26a、26c下以外的区域中的基底金属层44，则如图16所示，仅上部金属层26a、26c下残留基底金属层25a、25c。在该状态下，利用上部金属层26a、26c与残留在其下的基底金属层25a、25c，形成上层布线24a、24c。
接着，如图17所示，在包括上层布线24a、24c的上层绝缘膜22的上面，利用网版印刷法或旋涂法等，形成由焊料抗蚀剂等构成的外涂层膜27。此时，在上层布线24a上面规定4部位和上层布线24c的连接焊盘部所对应部分的外涂层膜27中，形成开口部28a、28c。
接着，在外涂层膜27的开口部28a、28c内及其上方，连接于上层布线24a上面规定4部位和上层布线24c的连接焊盘部形成焊料球29a、29c。之后，如图18所示，沿彼此邻接的半导体结构体2之间的切断线41，切断外涂层膜27、上层绝缘膜22、绝缘层21和底板1时，得到多个图2所示的半导体器件。
(第2实施方式)
图19表示作为本发明第2实施方式的半导体器件的透视平面图，图20表示图19所示半导体器件适当部分的截面图。该半导体器件具备由玻璃布基材环氧树脂等构成的平面方形底板1。在底板1的上面中央部，经由芯片焊接材料构成的粘合层3粘合尺寸比底板1的尺寸小一定程度的平面方形半导体结构体2的下面。
半导体结构体2通常被称为CSP，具备硅基板(半导体基板)4。经粘合层3将硅基板4的下面粘合在底板1的上面中央部。在硅基板4的上面，形成构成规定功能集成电路的元件、例如晶体管、二极管、电阻、电容器等元件(未图示)，在其上面周围部，设置连接于上述集成电路各元件的、由铝类金属等构成的多个连接焊盘5a、5b、5c。
这里，作为一例，在图19中，在硅基板4上的左上侧配置4个的符号5a所示的连接焊盘是共用的电源电压用连接焊盘。在硅基板4上的左下侧配置4个的符号5b所示的连接焊盘是共用的接地电压用连接焊盘。在硅基板4上的右上侧和右下侧分别各配置4个的符号5c所示的连接焊盘是之外的通常电压用连接焊盘。这里，在图20中，接地电压用连接焊盘5b和与其关联的部分与电源电压用连接焊盘5a和与其关联的部分基本上一样，所以加括号来表示。
在去除硅基板4的周围部和连接焊盘5a、5b、5c的中央部的硅基板4的上面，设置由氧化硅等构成的钝化膜(绝缘膜)6，连接焊盘5a、5b、5c的中央部经设置在钝化膜6中的开口部7a、7b、7c露出。在钝化膜6的上面，设置由聚酰亚胺类树脂等构成的保护膜(绝缘膜)8。在对应于钝化膜6开口部7a、7b、7c的部分中的保护膜8中，设置开口部9a、9b、9c。
在保护膜8的上面设置布线10a、10b、10c。布线10a、10b、10c为设置在保护膜8上面的铜等构成的基底金属层11a、11b、11c、与设置在基底金属层11上面的由铜构成的上部金属层12a、12b、12c的2层构造。
此时，如图19所示，符号10a所示的布线(共用布线)在硅基板4上的左上侧，在包括4个电源电压用连接焊盘5a的平面方形区域中配置成扁平状，经钝化膜6和保护膜8的开口部7a、9a，连接于全部4个电源电压用连接焊盘5a上。
符号10b所示的布线(共用布线)在硅基板4上的左下侧，在包括4个接地电压用连接焊盘5b的平面方形区域中配置成扁平状，经钝化膜6和保护膜8的开口部7b、9b，连接于全部4个接地电压用连接焊盘5b上。
符号10c所示的布线配置在硅基板4上的右侧区域，具有经钝化膜6和保护膜8的开口部7c、9c连接于通常电压用连接焊盘5c上的连接部10c-1、平面圆形的连接焊盘部10c-2和之间的回绕线部10c-3。
在符号10a所示平面方形的布线上面规定4部位，设置由铜构成的平面圆形的柱状电极(共用柱状电极·第1柱状电极)13a。在符号10b所示平面方形的布线上面规定4部位，设置由铜构成的平面圆形的柱状电极(共用柱状电极·第1柱状电极)13b。在由符号10c所示布线连接焊盘部10c-2的上面，设置由铜构成的平面圆形柱状电极(第2柱状电极)13c。
这里，柱状电极13a、13c的各个数与电源电压用和接地电压用连接焊盘5a、5b的各个数相同。另外，柱状电极13a、13b与柱状电极13c形状相同。并且，如图19所示，将合计16个柱状电极13a、13b、13c配置成矩阵状。
在包括布线10a、10b、10c的保护膜8的上面，在柱状电极13a、13b、13c的周围，设置由环氧类树脂等构成的密封膜14。柱状电极13a、13b、13c设置成其上面与密封膜14的上面为一个面至低数μm。以上结束对半导体结构体2的构造的说明。
在半导体结构体2周围的底板1的上面，设置方形框状的绝缘层21。绝缘层21例如使石英粉等无机材料构成的增强材料分散到环氧类树脂等热固化性树脂中构成，或仅由环氧类树脂等热固化性树脂构成。
在半导体结构体2和绝缘层21的上面设置上层绝缘膜22。上层绝缘膜22例如使环氧类树脂等热固化性树脂含浸在玻璃布等基材中构成，或仅由环氧类树脂等热固化性树脂构成。
在对应于包括半导体结构体2各4个柱状电极13a、13b的平面方形区域部分中的上层绝缘膜22中，设置平面方形开口部(第1开口部)23a、23b。在对应于半导体结构体2柱状电极13c上面中央部的部分中的上层绝缘膜22中，设置平面圆形开口部(第2开口部)23c。
在上层绝缘膜22的上面设置上层布线24a、24b、24c。上层布线24a、24b、24c为设置在上层绝缘膜22上面的由铜等构成的基底金属层25a、25b、25c、与设置在基底金属层25a、25b、25c上面的由铜构成的上部金属层26a、26b、26c的2层构造。
此时，如图19所示，符号24a所示的上层布线(共用上层布线·第1上层布线)在上层绝缘膜22上的左上侧，在包括上层绝缘膜22的平面方形开口部23a的区域中配置成扁平状，经上层绝缘膜22的1个平面方形开口部23a，连接于半导体结构体2的全部4个电源电压用柱状电极13a的上面。这里，上层布线24a在上层绝缘膜22的开口部23a内，设置在半导体结构体2的4个柱状电极13a的上面和其周围的密封膜14的上面。
符号24b所示的上层布线(共用上层布线·第1上层布线)在上层绝缘膜22上的左下侧，在包括上层绝缘膜22的平面方形开口部23b的区域中配置成扁平状，经上层绝缘膜22的1个平面方形开口部23b，连接于半导体结构体2的全部4个接地电压用柱状电极13b的上面上。此时，上层布线24b在上层绝缘膜22的开口部23b内，设置在半导体结构体2的4个柱状电极13b的上面和其周围的密封膜14的上面。
符号24c所示的上层布线(第2上层布线)与半导体结构体2的符号10c所示的布线一样，具有连接部、连接焊盘部和之间的回绕线部，经上层绝缘膜22的平面圆形开口部23c连接于半导体结构体2的柱状电极13c的上面中央部。这里，如图20所示，上层布线24a、24b、24c的上面为一个面。
在包括上层布线24a、24b、24c的上层绝缘膜22的上面，设置由焊料抗蚀剂等构成的外涂层膜27。在对应于上层布线24a、24b周围部各规定4部位的部分中的外涂层膜27中，设置开口部28a、28b。在对应于上层布线24c连接焊盘部的部分中的外涂层膜27中，设置开口部28c。
在外涂层膜27的开口部28a、28b、28c内及其上方，连接于上层布线24a、24b、24c，设置焊料球29a、29b、29c。此时，如图19所示，焊料球29a、29b、29c仅配置在半导体结构体2的周围。另外，焊料球29a、29b的数量分别是4个，与半导体结构体2的电源电压用和接地电压用连接焊盘5a、5b的数量(4个)相同。
如上所述，在该半导体器件中，将半导体结构体2的电源电压用布线10a和接地电压用布线10b设为平面方形的扁平状，分别连接于全部4个连接焊盘5a、5b上，所以即便电源电压用布线10a和接地电压用布线10b中流过过大电流，这些布线10a、10b也不会被熔断。
另外，由于在对应于半导体结构体2的各4个电源电压用和接地电压用柱状电极13a、13b的部分中的上层绝缘膜22中分别设置1个平面方形开口部23a、23b，在上层绝缘膜22上，经上层绝缘膜22的开口部23a、23b，连接于半导体结构体2的全部各4个柱状电极13a、13b来设置扁平状的上层布线24a、24b，所以可使上层绝缘膜22的开口部23a、23b的部分低电阻化，进而可使电流容量提高。
这里，说明该半导体器件的部分尺寸。底板1的尺寸是3×3mm。半导体结构体2的尺寸为2×2mm。半导体结构体2的布线10c的回绕线部10c-3的线宽为20μm。半导体结构体2的柱状电极13a、13b、13c的直径为0.2mm，间距为0.4mm。上层绝缘膜22的平面圆形开口部23c的直径为100μm。焊料球29a、29b、29c的直径为0.3mm，间距为0.65mm。
下面，在说明该半导体器件的制造方法一例中，首先说明半导体结构体2的制造方法一例。此时，由于接地电压用连接焊盘5b和与其关联的部分与电源电压用连接焊盘5a和与其关联的部分基本一样，所以省略其说明。
首先，如图21所示，准备如下部件，在晶片状态的硅基板(下面称为半导体晶片31)的上面，形成连接焊盘5a、5c、钝化膜6和保护膜8，连接焊盘5a、5c的中央部经钝化膜6的开口部7a、7c和保护膜8的开口部9a、9c露出。
此时，半导体晶片31的厚度比图20所示的硅基板4的厚度厚。图21中，符号32所示的区域是切割道。之后，去除切割道32及其两侧所对应的部分中的钝化膜6和保护膜8。
接着，如图22所示，在包括经钝化膜6的开口部7a、7c和保护膜8的开口部9a、9c露出的连接焊盘5a、5c上面的保护膜8的上面整体中，形成基底金属层33。此时，基底金属层33可以仅是利用无电解镀形成的铜层，也可以仅是利用溅射形成的铜层，或是在利用溅射形成的钛等薄膜层上利用溅射形成铜层来构成的。
接着，在基底金属层33的上面，构图由正型液状抗蚀剂构成的镀抗蚀剂膜34。此时，在对应于上部金属层12a、12c形成区域的部分中的镀抗蚀剂膜34中，形成开口部35a、35c。接着，若进行将基底金属层33设为电镀电流路径的铜电解镀，则在镀抗蚀剂膜34的开口部35a、35c内的基底金属层33的上面，形成上部金属层12a、12c。之后，剥离镀抗蚀剂膜34。
接着，如图23所示，在基底金属层33的上面，构图由负型干膜抗蚀剂构成的镀抗蚀剂膜36。此时，在对应于上部金属层12a规定4部位(柱状电极13a形成区域)和上部金属层12c连接焊盘部(柱状电极13c形成区域)的部分中的镀抗蚀剂膜36中，形成开口部37a、37c。
接着，若进行以基底金属层33为电镀电流路径的铜电解镀，则在镀抗蚀剂膜36开口部37a内的上部金属层12的上面，形成柱状电极13a，并且，在镀抗蚀剂膜36开口部37c内的上部金属层12c的连接焊盘部上面，形成柱状电极13c。之后，剥离镀抗蚀剂膜36。
之后，若以上部金属层12a、12c为掩膜、蚀刻去除该上部金属层12a、12c下以外的区域中的基底金属层33，则如图24所示，仅上部金属层12a、12c下残留基底金属层11a、11c。在该状态下，利用上部金属层12a、12c与残留在其下的基底金属层11a、11c，形成2层构造的布线10a、10c。
接着，如图25所示，在切割道32及其两侧的半导体晶片31的上面、和包括布线10a、10c和柱状电极13a、13c的保护膜8的上面，利用旋涂法等，形成由环氧类树脂等构成的密封膜14，其厚度比柱状电极13a、13c的高度稍厚。因此，在该状态下，柱状电极13a、13c的上面被密封膜14覆盖。
接着，适当研削密封膜14的上面侧，如图26所示，使柱状电极13a、13c的上面露出，并且，使包括该露出的柱状电极13a、13c上面的密封膜14的上面平坦化。接着，如图27所示，适当研削半导体晶片31的下面侧，使半导体晶片31的厚度变薄。
之后，如图28所示，在半导体晶片31的下面粘合粘合层3。粘合层3由环氧类树脂等芯片焊接材料构成，通过加热加压，在半固化的状态下，固定在半导体晶片31的下面。接着，如图29所示，若沿切割道32切断密封膜14、半导体晶片31和粘合层3，则得到多个在下面具有粘合层3的半导体结构体2。
下面，说明用图29所示半导体结构体2来制造图20所示半导体器件时的一例。此时对于与接地电压用连接焊盘5b关联的部分而言，也与电源电压用连接焊盘5a关联的部分基本一样，所以省略其说明。
首先，如图30所示，准备具有可形成多个图20所示完成了的半导体器件的面积的、由玻璃布基材环氧树脂等构成的底板1。底板1例如是平面方形，但没有限定含义。图30中，符号41所示的区域是对应于用于单片化的切断线的区域。
接着，在底板1上面的多个半导体结构体配置区域中，相互离开地粘合固定在多个半导体结构体2的硅基板4下面的粘合层3。这里的粘合利用加热加压使粘合层3正式固化。
之后，如图31所示，在半导体结构体2周围的底板1的上面，用销等边定位边配置栅格状的绝缘层形成用薄片21a。栅格状的绝缘层形成用薄片21a如下构成，例如使增强材料分散到环氧类树脂等热固化性树脂中，将热固化性树脂变为半固化状态后形成薄片状，利用穿刺等，形成多个方形开口部。
接着，在半导体结构体2和绝缘层形成用薄片21a的上面，配置上层绝缘膜形成用薄片22a。上层绝缘膜形成用薄片22a如下构成，例如，使环氧类树脂等热固化性树脂含浸在玻璃布等中，将热固化性树脂变为半固化状态后形成薄片状。
之后，使用一对加热加压板42、43，从上下加热加压绝缘层形成用薄片21a和上层绝缘膜形成用薄片22a。之后，利用之后的冷却，在半导体结构体2周围的底板1的上面，形成方形框状的绝缘层21，另外，在半导体结构体2和绝缘层21的上面，形成上层绝缘膜22。此时，上层绝缘膜22的上面由于被上侧的加热加压板42的下面按压，所以变为平坦面。
接着，如图32所示，利用照射激光束的激光加工，在对应于包括半导体结构体2的4个柱状电极13a的平面方形区域的部分中的上层绝缘膜22中，形成平面方形开口部23a，并且，在对应于半导体结构体2柱状电极13c上面中央部的部分中的上层绝缘膜22中，形成平面圆形开口部23c。在该状态下，柱状电极13a周围的密封膜14的上面经平面方形开口部23a露出。
接着，如图33所示，在包括经上层绝缘膜22的开口部23a露出的半导体结构体2柱状电极13a和密封膜14上面、和经上层绝缘膜22的开口部23c露出的半导体结构体2柱状电极13c上面的上层绝缘膜22的上面整体中，形成基底金属层44。此时，基底金属层44也可以仅是利用无电解镀形成的铜层，或仅是利用溅射形成的铜层，或是在利用溅射形成的钛等薄膜层上利用溅射形成铜层来构成的。
接着，在基底金属层44的上面，构图镀抗蚀剂膜45。此时，在对应于上部金属层26a、26c形成区域的部分中的镀抗蚀剂膜45中，形成开口部46a、46c。接着，通过进行将基底金属层44设为电镀电流路径的铜电解镀，在镀抗蚀剂膜45的开口部46a、46c内的基底金属层44的上面，形成上部金属层26a、26c。
此时，由于铜电镀在基底金属层44的上面各向同性地形成，所以上层绝缘膜22开口部23a内的基底金属层44上面形成的上部金属层26a最薄部分的厚度为与图20所示上部金属层26a的厚度相同的厚度或为其以上的厚度。之后，剥离镀抗蚀剂膜45。之后，适当研削上部金属层26a、26c的上面侧，如图34所示，上部金属层26a、26c的上面变为一个面。
接着，若以上部金属层26a、26c为掩膜、蚀刻去除该上部金属层26a、26c下以外的区域中的基底金属层44，则如图35所示，仅上部金属层26a、26c下残留基底金属层25a、25c。在该状态下，利用上部金属层26a、26c与残留在其下的基底金属层25a、25c，形成上层布线24a、24c。
接着，如图36所示，在包括上层布线24a、24c的上层绝缘膜22的上面，利用网版印刷法或旋涂法等，形成由焊料抗蚀剂等构成的外涂层膜27。此时，在上层布线24a上面规定4部位和上层布线24c的连接焊盘部所对应部分的外涂层膜27中，形成开口部28a、28c。
接着，在外涂层膜27的开口部28a、28c内及其上方，连接于上层布线24a上面规定4部位和上层布线24c的连接焊盘部形成焊料球29a、29c。之后，如图37所示，沿彼此邻接的半导体结构体2之间的切断线41，切断外涂层膜27、上层绝缘膜22、绝缘层21和底板1时，得到多个图20所示的半导体器件。
(第3实施方式)
图38表示作为本发明第3实施方式的半导体器件的透视平面图，图39表示图38所示半导体器件适当部分的截面图。该半导体器件与图19和图20所示的半导体器件的不同之处在于，半导体结构体2在符号10a、10b所示平面方形电源电压用和接地电压用布线上面的周围部以外区域中，与布线10a、10b一样，将平面方形柱状电极13a、13b设置成扁平状。
此时，上层绝缘膜22的开口部23a、23b设置在对应于柱状电极13a、13b上面周围部以外的区域的部分中。另外，上层布线24a、24b经上层绝缘膜22的开口部23a、23b，连接于柱状电极13a、13b上面的周围部以外区域上。
这样，在该半导体器件中，由于将半导体结构体2的电源电压用柱状电极13a和接地电压用柱状电极13b设为扁平状，所以可使该柱状电极13a、13b低电阻化，进而使电流容量进一步提高。
(第4实施方式)
图40表示作为本发明第4实施方式的半导体器件的透视平面图，图41表示图40所示半导体器件适当部分的截面图。该半导体器件具备由玻璃布基材环氧树脂等构成的平面方形底板1。在底板1的上面中央部，经由芯片焊接材料构成的粘合层3粘合尺寸比底板1的尺寸小一定程度的平面方形半导体结构体2的下面。
半导体结构体2通常被称为CSP，具备硅基板(半导体基板)4。经粘合层3将硅基板4的下面粘合在底板1的上面中央部。在硅基板4的上面，形成构成规定功能集成电路的元件、例如晶体管、二极管、电阻、电容器等元件(未图示)，在其上面周围部，设置连接于上述集成电路各元件的、由铝类金属等构成的多个连接焊盘5a、5b、5c。
这里，作为一例，在图40中，在硅基板4上的左上侧配置4个的符号5a所示的连接焊盘是共用的电源电压用连接焊盘。在硅基板4上的左下侧配置4个的符号5b所示的连接焊盘是共用的接地电压用连接焊盘。在硅基板4上的右上侧和右下侧分别各配置4个的符号5c所示的连接焊盘是之外的通常电压用连接焊盘。这里，在图41中，接地电压用连接焊盘5b和与其关联的部分与电源电压用连接焊盘5a和与其关联的部分基本上一样，所以加括号来表示。
在去除硅基板4的周围部和连接焊盘5a、5b、5c的中央部的硅基板4的上面，设置由氧化硅等构成的钝化膜(绝缘膜)6，连接焊盘5a、5b、5c的中央部经设置在钝化膜6中的开口部7a、7b、7c露出。在钝化膜6的上面，设置由聚酰亚胺类树脂等构成的保护膜(绝缘膜)8。在对应于钝化膜6开口部7a、7b、7c的部分中的保护膜8中，设置开口部9a、9b、9c。
在保护膜8的上面设置布线10a、10b、10c。布线10a、10b、10c为设置在保护膜8上面的铜等构成的基底金属层11a、11b、11c、与设置在基底金属层11上面的由铜构成的上部金属层12a、12b、12c的2层构造。
此时，如图40所示，符号10a所示的布线(共用布线)在硅基板4上的左上侧，在包括4个电源电压用连接焊盘5a的平面方形区域中配置成扁平状，经钝化膜6和保护膜8的开口部7a、9a，连接于全部4个电源电压用连接焊盘5a上。
符号10b所示的布线(共用布线)在硅基板4上的左下侧，在包括4个接地电压用连接焊盘5b的平面方形区域中配置成扁平状，经钝化膜6和保护膜8的开口部7b、9b，连接于全部4个接地电压用连接焊盘5b上。
符号10c所示的布线配置在硅基板4上的右侧区域，具有经钝化膜6和保护膜8的开口部7c、9c连接于通常电压用连接焊盘5c上的连接部10c-1、平面圆形的连接焊盘部10c-2和之间的回绕线部10c-3。
在符号10a所示平面方形布线上面的规定4部位，设置由铜构成的柱状电极(共用柱状电极·第1柱状电极)13a。在符号10b所示平面方形的布线上面的规定4部位，设置由铜构成的柱状电极(共用柱状电极·第1柱状电极)13b。在由符号10c所示布线连接焊盘部10c-2的上面，设置由铜构成的柱状电极(第2柱状电极)13c。这里，如图40所示，将共计16个柱状电极13a、13b、13c配置成矩阵状。
在包括布线10a、10b、10c的保护膜8的上面，在柱状电极13a、13b、13c的周围，设置由环氧类树脂等构成的密封膜14。柱状电极13a、13b、13c设置成其上面与密封膜14的上面为一个面至低数μm。以上结束对半导体结构体2的构造的说明。
在半导体结构体2周围的底板1的上面，设置方形框状的绝缘层21。绝缘层21例如使石英粉等无机材料构成的增强材料分散到环氧类树脂等热固化性树脂中构成，或仅由环氧类树脂等热固化性树脂构成。
在半导体结构体2和绝缘层21的上面设置上层绝缘膜22。上层绝缘膜22例如使环氧类树脂等热固化性树脂含浸在玻璃布等基材中构成，或仅由环氧类树脂等热固化性树脂构成。在对应于半导体结构体2柱状电极13a、13b、13c上面中央部的部分中的上层绝缘膜22中，设置开口部23a、23b、23c。
在上层绝缘膜22的上面设置上层布线24a、24b、24c。上层布线24a、24b、24c为设置在上层绝缘膜22上面的由铜等构成的基底金属层25a、25b、25c、与设置在基底金属层25a、25b、25c上面的由铜构成的上部金属层26a、26b、26c的2层构造。
此时，上层布线24a、24b、24c与半导体结构体2的符号10c所示的布线一样，具有连接部、连接焊盘部和之间的回绕线部。上层布线(共用上层布线·第1上层布线)24a、24b的连接部经上层绝缘膜22的开口部23a、23b连接于半导体结构体2的柱状电极13a、13b的上面。上层布线(第2上层布线)24c的连接部经上层绝缘膜22的开口部23c连接于半导体结构体2的柱状电极13c的上面。
在包括上层布线24a、24b、24c的上层绝缘膜22的上面，设置由焊料抗蚀剂等构成的外涂层膜27。在对应于上层布线24a、24b、24c连接焊盘部的部分中的外涂层膜27中，设置开口部28a、28b、28c。在开口部28a、28b、28c内及其上方，连接于上层布线24a、24b、24c的连接焊盘部来设置焊料球29a、29b、29c。这里，如图40所示，上层布线24a、24b、24c的连接焊盘部和焊料球29a、29b、29c仅配置在半导体结构体2的周围。
如上所述，在该半导体器件中，将半导体结构体2的电源电压用布线10a和接地电压用布线10b设为平面方形的扁平状，分别连接于全部4个连接焊盘5a、5b上，所以即便电源电压用布线10a和接地电压用布线10b中流过过大电流，这些布线10a、10b也不会被熔断。
这里，说明该半导体器件的部分尺寸。底板1的尺寸是3×3mm。半导体结构体2的尺寸为2×2mm。半导体结构体2的布线10c的回绕线部10c-3的线宽为20μm。半导体结构体2的柱状电极13a、13b、13c的直径为0.2mm，间距为0.4mm。上层绝缘膜22的开口部23的直径为100μm。上层布线24a、24b、24c的连接焊盘部直径为0.3mm，间距为0.65mm。
但是，由于底板1的尺寸比半导体结构体2的尺寸大，所以即便半导体结构体2的通常电压用布线10c的回绕线部10c-3的线宽较小为20μm，也可使上层布线24a、24b、24c的回绕线部的线宽较大，例如为100μm。结果，即便电源电压用上层布线24a和接地电压用上层布线24b中流过较大电流，这些上层布线24a、24b也不会被熔断。
下面，在说明该半导体器件的制造方法一例中，首先说明半导体结构体2的制造方法一例。此时，由于接地电压用连接焊盘5b和与其关联的部分与电源电压用连接焊盘5a和与其关联的部分基本一样，所以省略其说明。
首先，如图42所示，准备如下部件，在晶片状态的硅基板(下面称为半导体晶片31)的上面，形成连接焊盘5a、5c、钝化膜6和保护膜8，连接焊盘5a、5c的中央部经钝化膜6的开口部7a、7c和保护膜8的开口部9a、9c露出。
此时，半导体晶片31的厚度比图41所示的硅基板4的厚度厚。图42中，符号32所示的区域是切割道。之后，去除切割道32及其两侧所对应的部分中的钝化膜6和保护膜8。
接着，如图43所示，在包括经钝化膜6的开口部7a、7c和保护膜8的开口部9a、9c露出的连接焊盘5a、5c上面的保护膜8的上面整体中，形成基底金属层33。此时，基底金属层33可以仅是利用无电解镀形成的铜层，也可以仅是利用溅射形成的铜层，或是在利用溅射形成的钛等薄膜层上利用溅射形成铜层来构成的。
接着，在基底金属层33的上面，构图由正型液状抗蚀剂构成的镀抗蚀剂膜34。此时，在对应于上部金属层12a、12c形成区域的部分中的镀抗蚀剂膜34中，形成开口部35a、35c。接着，若进行将基底金属层33设为电镀电流路径的铜电解镀，则在镀抗蚀剂膜34的开口部35a、35c内的基底金属层33的上面，形成上部金属层12a、12c。之后，剥离镀抗蚀剂膜34。
接着，如图44所示，在基底金属层33的上面，构图由负型干膜抗蚀剂构成的镀抗蚀剂膜36。此时，在对应于上部金属层12a规定4部位(柱状电极13a形成区域)和上部金属层12c的连接焊盘部(柱状电极13c形成区域)的部分中的镀抗蚀剂膜36中，形成开口部37a、37c。
接着，若进行以基底金属层33为电镀电流路径的铜电解镀，则在镀抗蚀剂膜36开口部37a内的上部金属层12a的上面、和镀抗蚀剂膜36开口部37c内的上部金属层12c的连接焊盘部上面，形成柱状电极13a、13c。之后，剥离镀抗蚀剂膜36。
之后，若以上部金属层12a、12c为掩膜、蚀刻去除该上部金属层12a、12c下以外的区域中的基底金属层33，则如图45所示，仅上部金属层12a、12c下残留基底金属层11a、11c。在该状态下，利用上部金属层12a、12c与残留在其下的基底金属层11a、11c，形成2层构造的布线10a、10c。
接着，如图46所示，在切割道32及其两侧的半导体晶片31的上面、和包括布线10a、10c和柱状电极13a、13c的保护膜8的上面，利用旋涂法等，形成由环氧类树脂等构成的密封膜14，其厚度比柱状电极13a、13c的高度稍厚。因此，在该状态下，柱状电极13a、13c的上面被密封膜14覆盖。
接着，适当研削密封膜14的上面侧，如图47所示，使柱状电极13a、13c的上面露出，并且，使包括该露出的柱状电极13a、13c上面的密封膜14的上面平坦化。接着，如图48所示，适当研削半导体晶片31的下面侧，使半导体晶片31的厚度变薄。
之后，如图49所示，在半导体晶片31的下面粘合粘合层3。粘合层3由环氧类树脂等芯片焊接材料构成，通过加热加压，在半固化的状态下，固定在半导体晶片31的下面。接着，如图50所示，若沿切割道32切断密封膜14、半导体晶片31和粘合层3，则得到多个在下面具有粘合层3的半导体结构体2。
下面，说明用图50所示半导体结构体2来制造图41所示半导体器件时的一例。此时对于与接地电压用连接焊盘5b关联的部分而言，也与电源电压用连接焊盘5a关联的部分基本一样，所以省略其说明。
首先，如图51所示，准备具有可形成多个图41所示完成了的半导体器件的面积的、由玻璃布基材环氧树脂等构成的底板1。底板1例如是平面方形，但没有限定含义。图51中，符号41所示的区域是对应于用于单片化的切断线的区域。
接着，在底板1上面的多个半导体结构体配置区域中，相互离开地粘合固定在多个半导体结构体2的硅基板4下面的粘合层3。这里的粘合利用加热加压使粘合层3正式固化。
之后，如图52所示，在半导体结构体2周围的底板1的上面，用销等边定位边配置栅格状的绝缘层形成用薄片21a。栅格状的绝缘层形成用薄片21a如下构成，例如使增强材料分散到环氧类树脂等热固化性树脂中，将热固化性树脂变为半固化状态后形成薄片状，利用穿刺等，形成多个方形开口部。
接着，在半导体结构体2和绝缘层形成用薄片21a的上面，配置上层绝缘膜形成用薄片22a。上层绝缘膜形成用薄片22a如下构成，例如，使环氧类树脂等热固化性树脂含浸在玻璃布等中，将热固化性树脂变为半固化状态后形成薄片状。
之后，使用一对加热加压板42、43，从上下加热加压绝缘层形成用薄片21a和上层绝缘膜形成用薄片22a。之后，利用之后的冷却，在半导体结构体2周围的底板1的上面，形成方形框状的绝缘层21，另外，在半导体结构体2和绝缘层21的上面，形成上层绝缘膜22。此时，上层绝缘膜22的上面由于被上侧的加热加压板42的下面按压，所以变为平坦面。
接着，如图53所示，利用照射激光束的激光加工，在对应于半导体结构体2柱状电极13a、13c上面中央部的部分中的上层绝缘膜22中，形成开口部23a、23c。
接着，如图54所示，在包括经上层绝缘膜22的开口部23a、23c露出的半导体结构体2柱状电极13a、13c上面的上层绝缘膜22的上面整体中，形成基底金属层44。此时，基底金属层44也可以仅是利用无电解镀形成的铜层，或仅是利用溅射形成的铜层，或是在利用溅射形成的钛等薄膜层上利用溅射形成铜层来构成的。
接着，在基底金属层44的上面，构图镀抗蚀剂膜45。此时，在对应于上部金属层26a、26c形成区域的部分中的镀抗蚀剂膜45中，形成开口部46a、46c。接着，通过进行将基底金属层44设为电镀电流路径的铜电解镀，在镀抗蚀剂膜45的开口部46a、46c内的基底金属层44的上面，形成上部金属层26a、26c。
之后，剥离镀抗蚀剂膜45，接着，若以上部金属层26a、26c为掩膜、蚀刻去除该上部金属层26a、26c下以外的区域中的基底金属层44，则如图55所示，仅上部金属层26a、26c下残留基底金属层25a、25c。在该状态下，利用上部金属层26a、26c与残留在其下的基底金属层25a、25c，形成上层布线24a、24c。
接着，如图56所示，在包括上层布线24a、24c的上层绝缘膜22的上面，利用网版印刷法或旋涂法等，形成由焊料抗蚀剂等构成的外涂层膜27。此时，在对应于上层布线24a、24c连接焊盘部的部分的外涂层膜27中，形成开口部28a、28c。
接着，在外涂层膜27的开口部28a、28c内及其上方，连接于上层布线24a、24c的连接焊盘部形成焊料球29a、29c。之后，如图57所示，沿彼此邻接的半导体结构体2之间的切断线41，切断外涂层膜27、上层绝缘膜22、绝缘层21和底板1时，得到多个图41所示的半导体器件。
(第5实施方式)
图58表示作为本发明第5实施方式的半导体器件的透视平面图，图59表示图58所示半导体器件适当部分的截面图。在该半导体器件中，与图40和图41所示半导体器件的不同之处在于，在包括4个电源电压用柱状电极13a并且包括4个电源电压用焊料球29a配置区域的区域中，设置扁平状电源电压用上层布线24a，代替电源电压用上层布线24a，并且，在包括4个接地电压用柱状电极13b并且包括4个接地电压用焊料球29b配置区域的区域中，设置扁平状接地电压用上层布线24b，代替接地电压用上层布线24b。
这样，在该半导体器件中，由于将电源电压用上层布线24a和接地电压用上层布线24b设为扁平状，所以与图40和图41所示的半导体器件相比，可使该上层布线24a、24b低电阻化，进而使电流容量提高。
(第6实施方式)
图60表示作为本发明第6实施方式的半导体器件的透视平面图。该半导体器件与图48所示的半导体器件的不同之处在于，在扁平状电源电压用上层布线24a上面，将9个电源电压用柱状电极13a设置成矩阵状，并且，在扁平状接地电压用上层布线24b上面，将9个接地电压用柱状电极13b设置成矩阵状。
这样，在该半导体器件中，电源电压用柱状电极13a和接地电压用柱状电极13b分别为9个，所以与图58和图59所示半导体器件相比，可使该柱状电极13a、13b的部分整体低电阻化，进而使电流容量提高。此时，作为一例，柱状电极13a、13b的间距为0.25mm。
(第7实施方式)
图61表示作为本发明第7实施方式的半导体器件的截面图。该半导体器件与图41所示半导体器件大为不同之处在于，将上层绝缘膜和上层布线设为2层。即，在包括第1上层布线24A的第1上层绝缘膜22A的上面，设置由与第1上层绝缘膜22A相同材料构成的第2上层绝缘膜22B。在第2上层绝缘膜22B的上面，设置构造与第1上层布线24A相同的第2上层布线24B。
第1上层布线24A的一端部经第1上层绝缘膜22A的开口部23A连接于柱状电极13。第2上层布线24B的一端部经第2上层绝缘膜22B的开口部23B连接于第1上层布线24A的连接焊盘部。焊料球29经外涂层膜27的开口部28连接于第2上层布线24B的连接焊盘部。另外，上层绝缘膜和上层布线也可以是3层以上。
对于本领域技术人员而言，其它优点和变更是显而易见的。因此，本发明在其宽的方面不限于这里示出和描述的具体细节和代表性的实施方式。因此，在不脱离由下面的权利要求及其等同描述定义的一般发明概念的精神或范围下，可进行不同的变更。

Claims (20)

1.一种半导体结构体，包括：
半导体基板；
设在所述半导体基板上的多个连接焊盘；
至少一个共用布线，设为在包括所述连接焊盘中的规定数量的连接焊盘在内的区域中与该规定数量的连接焊盘连接；
至少一个布线，设为与剩余的所述连接焊盘连接；
至少一个第1柱状电极，设为与所述共用布线连接；以及
至少一个第2柱状电极，设为与所述布线的连接焊盘部连接。
2.根据权利要求1所述的半导体结构体，其中，
还包括密封膜，该密封膜设在所述第1柱状电极和所述第2柱状电极的周围。
3.根据权利要求1所述的半导体结构体，其中，
所述共用布线为2个，所述共用布线的一个为电源电压用，另一个共用布线为接地电压用。
4.根据权利要求1所述的半导体结构体，其中，
在所述共用布线上设有一个所述第1柱状电极。
5.根据权利要求1所述的半导体结构体，其中，
所述第1柱状电极由与所述第2柱状电极相同形状的电极构成，在所述共用布线上设有多个所述第1柱状电极。
6.根据权利要求5所述的半导体结构体，其中，
设有数量与所述规定数量的连接焊盘相同的所述第1柱状电极。
7.根据权利要求5所述的半导体结构体，其中，
设有数量比所述规定数量的连接焊盘的数量多的所述第1柱状电极。
8.一种半导体器件，包括：
底板；
权利要求1所述的半导体结构体，设在所述底板上；
上层绝缘膜，设在所述半导体结构体上；
第1开口部，设在与所述半导体结构体的所述第1柱状电极对应的部分的所述上层绝缘膜中；
至少一个第2开口部，设在与所述半导体结构体的所述第2柱状电极对应的部分的所述上层绝缘膜中；
第1上层布线，设为经由所述第1开口部与所述半导体结构体的所述第1柱状电极连接；以及
至少一个第2上层布线，设为经由所述第2开口部与所述半导体结构体的所述第2柱状电极连接。
9.根据权利要求8所述的半导体器件，其中，
有多个设在所述上层绝缘膜中的所述第1开口部，所述多个第1开口部的数量比所述规定数量的连接焊盘的数量多。
10.根据权利要求8所述的半导体器件，其中，
还包括外涂层膜，该外涂层膜对除了所述第1上层布线的连接焊盘和所述第2上层布线的连接焊盘以外的部分进行覆盖。
11.根据权利要求10所述的半导体器件，其中，
还包括焊料球，该焊料球设在所述第1上层布线的连接焊盘和所述第2上层布线的连接焊盘上。
12.根据权利要求11所述的半导体器件，其中，
设在所述第1上层布线的连接焊盘上的所述焊料球的数量与所述规定数量的连接焊盘的数量相同。
13.一种半导体器件，包括：
底板；
权利要求5所述的半导体结构体，设在所述底板上；
上层绝缘膜，设在所述半导体结构体上；
一个第1开口部，设在与所述半导体结构体的所述第1柱状电极对应的部分的所述上层绝缘膜中；
第2开口部，设在与所述半导体结构体的所述第2柱状电极对应的部分的所述上层绝缘膜中；
第1上层布线，设为经由所述第1开口部与所述半导体结构体的多个所述第1柱状电极连接；以及
第2上层布线，设为经由所述第2开口部与所述半导体结构体的所述第2柱状电极连接。
14.一种半导体器件，包括：
底板；
权利要求1所述的半导体结构体，设在所述底板上；
上层绝缘膜，设在所述半导体结构体上；
一个第1开口部，设在与所述半导体结构体的所述第1柱状电极对应的部分的所述上层绝缘膜中；
第2开口部，设在与所述半导体结构体的所述第2柱状电极对应的部分的所述上层绝缘膜中；
第1上层布线，设为经由所述第1开口部与所述半导体结构体的所述第1柱状电极连接；以及
第2上层布线，设为经由所述第2开口部与所述半导体结构体的所述第2柱状电极连接。
15.一种半导体器件，包括：
底板；
权利要求5所述的半导体结构体，设在所述底板上；
上层绝缘膜，设在所述半导体结构体上；
多个第1开口部，设在与所述半导体结构体的所述多个第1柱状电极对应的部分的所述上层绝缘膜中；
第2开口部，设在与所述半导体结构体的所述第2柱状电极对应的部分的所述上层绝缘膜中；
第1上层布线，设为经由所述多个第1开口部与所述半导体结构体的所述多个第1柱状电极连接；以及
第2上层布线，设为经由所述第2开口部与所述半导体结构体的所述第2柱状电极连接。
16.根据权利要求15所述的半导体器件，其中，
在包括所述多个第1柱状电极的区域中，配置一个所述第1上层布线。
17.一种半导体器件，包括：
底板；
权利要求7所述的半导体结构体，设在所述底板上；
上层绝缘膜，设在所述半导体结构体上；
多个第1开口部，设在与所述半导体结构体的所述多个第1柱状电极对应的部分的所述上层绝缘膜中；
第2开口部，设在与所述半导体结构体的所述第2柱状电极对应的部分的所述上层绝缘膜中；
第1上层布线，设为经由所述多个第1开口部与所述半导体结构体的所述多个第1柱状电极连接；以及
第2上层布线，设为经由所述第2开口部与所述半导体结构体的所述第2柱状电极连接。
18.根据权利要求15所述的半导体器件，其中，
将所述上层绝缘膜、所述第1上层布线和所述第2上层布线分别设为2层以上。
19.一种半导体结构体的制造方法，包括以下工序：
在形成了多个连接焊盘的半导体基板上，在包括所述连接焊盘中的共用的电压用的多个连接焊盘在内的区域中将共用布线形成为与该连接焊盘连接，并且将布线形成为与剩余的所述连接焊盘连接；以及
在所述共用布线上形成第1柱状电极，并且在所述布线的连接焊盘上形成第2柱状电极。
20.一种具备权利要求19所述的半导体结构体的半导体器件的制造方法，包括以下工序：
在底板上，使权利要求19所述的多个半导体结构体相互离开配置；
在所述半导体结构体上形成上层绝缘膜；
在与所述半导体结构体的所述第1柱状电极对应的部分的所述上层绝缘膜中，形成第1开口部，并且，在与所述半导体结构体的所述第2柱状电极对应的部分的所述上层绝缘膜中，形成第2开口部；
将第1上层布线形成为经由所述第1开口部与所述半导体结构体的所述第1柱状电极连接，并且，将第2上层布线形成为经由所述第2开口部与所述半导体结构体的所述第2柱状电极连接；以及
切断所述半导体结构体间的所述上层绝缘膜和所述底板，得到多个半导体器件。
CN2010102227863A 2009-07-03 2010-07-02 半导体结构体及其制造方法、半导体器件及其制造方法 Expired - Fee Related CN101944518B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2009158618A JP4811619B2 (ja) 2009-07-03 2009-07-03 半導体構成体およびその製造方法並びに半導体装置およびその製造方法
JP2009158622A JP2011014764A (ja) 2009-07-03 2009-07-03 半導体装置およびその製造方法
JP158622/2009 2009-07-03
JP158629/2009 2009-07-03
JP2009158629A JP2011014765A (ja) 2009-07-03 2009-07-03 半導体構成体およびその製造方法並びに半導体装置およびその製造方法
JP158618/2009 2009-07-03

Publications (2)

Publication Number Publication Date
CN101944518A true CN101944518A (zh) 2011-01-12
CN101944518B CN101944518B (zh) 2012-08-22

Family

ID=43412188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102227863A Expired - Fee Related CN101944518B (zh) 2009-07-03 2010-07-02 半导体结构体及其制造方法、半导体器件及其制造方法

Country Status (5)

Country Link
US (4) US8525335B2 (zh)
KR (1) KR101169531B1 (zh)
CN (1) CN101944518B (zh)
HK (1) HK1153039A1 (zh)
TW (1) TW201118993A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715108A (zh) * 2012-10-02 2014-04-09 新科金朋有限公司 半导体装置和将密封剂沉积在嵌入式wlcsp中的方法
US10181423B2 (en) 2012-10-02 2019-01-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier in semiconductor packaging
US10658330B2 (en) 2013-01-03 2020-05-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
US10777528B2 (en) 2013-01-03 2020-09-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded wafer level chip scale packages
CN112534553A (zh) * 2018-07-02 2021-03-19 Qorvo美国公司 Rf半导体装置及其制造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525335B2 (en) * 2009-07-03 2013-09-03 Teramikros, Inc. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
JP2015056452A (ja) 2013-09-10 2015-03-23 株式会社東芝 半導体記憶装置及びその製造方法
JP2015135869A (ja) * 2014-01-16 2015-07-27 株式会社テラプローブ 半導体装置、及び半導体装置の製造方法
US9380697B2 (en) * 2014-01-28 2016-06-28 Panasonic Intellectual Property Management Co., Ltd. Electronic device and manufacturing method for same
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
JP6663340B2 (ja) * 2016-10-28 2020-03-11 ルネサスエレクトロニクス株式会社 半導体装置
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11387157B2 (en) * 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
KR20210129656A (ko) 2019-01-23 2021-10-28 코르보 유에스, 인크. Rf 반도체 디바이스 및 이를 형성하는 방법
US11462501B2 (en) * 2019-10-25 2022-10-04 Shinko Electric Industries Co., Ltd. Interconnect substrate and method of making the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) * 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016069A (ja) * 2000-06-29 2002-01-18 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
CN1698198A (zh) * 2003-01-16 2005-11-16 卡西欧计算机株式会社 半导体器件及其制造方法
US20060060961A1 (en) * 2004-07-09 2006-03-23 Mou-Shiung Lin Chip structure
CN101091250A (zh) * 2005-06-01 2007-12-19 卡西欧计算机株式会社 半导体器件及其安装结构
CN101443905A (zh) * 2006-05-19 2009-05-27 卡西欧计算机株式会社 具有低介电性绝缘膜的半导体器件及其制造方法
CN101447469A (zh) * 2007-11-30 2009-06-03 海力士半导体有限公司 晶片级半导体封装及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3627428B2 (ja) 1997-02-25 2005-03-09 カシオ計算機株式会社 半導体装置
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US7381642B2 (en) * 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
KR100890534B1 (ko) * 2000-02-25 2009-03-27 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
JP3578964B2 (ja) 2000-03-21 2004-10-20 富士通株式会社 半導体装置及びその製造方法
US6611419B1 (en) * 2000-07-31 2003-08-26 Intel Corporation Electronic assembly comprising substrate with embedded capacitors
US6775150B1 (en) * 2000-08-30 2004-08-10 Intel Corporation Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
JP3939504B2 (ja) 2001-04-17 2007-07-04 カシオ計算機株式会社 半導体装置並びにその製造方法および実装構造
JP4129717B2 (ja) * 2001-05-30 2008-08-06 株式会社ルネサステクノロジ 半導体装置
JP3967108B2 (ja) * 2001-10-26 2007-08-29 富士通株式会社 半導体装置およびその製造方法
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
US7489032B2 (en) * 2003-12-25 2009-02-10 Casio Computer Co., Ltd. Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same
JP4341484B2 (ja) 2004-06-22 2009-10-07 カシオ計算機株式会社 半導体装置およびその製造方法
TWI414218B (zh) * 2005-02-09 2013-11-01 Ngk Spark Plug Co 配線基板及配線基板內建用之電容器
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
JP2007165579A (ja) * 2005-12-14 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置
JP2007281116A (ja) 2006-04-05 2007-10-25 Casio Comput Co Ltd 半導体装置の製造方法
TWI370515B (en) * 2006-09-29 2012-08-11 Megica Corp Circuit component
JP5714564B2 (ja) * 2009-03-30 2015-05-07 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 上部ポストパッシベーション技術および底部構造技術を使用する集積回路チップ
US8525335B2 (en) * 2009-07-03 2013-09-03 Teramikros, Inc. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016069A (ja) * 2000-06-29 2002-01-18 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
CN1698198A (zh) * 2003-01-16 2005-11-16 卡西欧计算机株式会社 半导体器件及其制造方法
US20060060961A1 (en) * 2004-07-09 2006-03-23 Mou-Shiung Lin Chip structure
CN101091250A (zh) * 2005-06-01 2007-12-19 卡西欧计算机株式会社 半导体器件及其安装结构
CN101443905A (zh) * 2006-05-19 2009-05-27 卡西欧计算机株式会社 具有低介电性绝缘膜的半导体器件及其制造方法
CN101447469A (zh) * 2007-11-30 2009-06-03 海力士半导体有限公司 晶片级半导体封装及其制造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715108A (zh) * 2012-10-02 2014-04-09 新科金朋有限公司 半导体装置和将密封剂沉积在嵌入式wlcsp中的方法
US10181423B2 (en) 2012-10-02 2019-01-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier in semiconductor packaging
US10515828B2 (en) 2012-10-02 2019-12-24 STATS ChipPAC Pte. Ltd. Method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP
US11011423B2 (en) 2012-10-02 2021-05-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier in semiconductor packaging
US11222793B2 (en) 2012-10-02 2022-01-11 STATS ChipPAC Pte. Ltd. Semiconductor device with encapsulant deposited along sides and surface edge of semiconductor die in embedded WLCSP
US11961764B2 (en) 2012-10-02 2024-04-16 STATS ChipPAC Pte. Ltd. Semiconductor device and method of making a wafer-level chip-scale package
US10658330B2 (en) 2013-01-03 2020-05-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
US10777528B2 (en) 2013-01-03 2020-09-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded wafer level chip scale packages
US11488933B2 (en) 2013-01-03 2022-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded wafer level chip scale packages
US11488932B2 (en) 2013-01-03 2022-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
CN112534553A (zh) * 2018-07-02 2021-03-19 Qorvo美国公司 Rf半导体装置及其制造方法
CN112534553B (zh) * 2018-07-02 2024-03-29 Qorvo美国公司 Rf半导体装置及其制造方法

Also Published As

Publication number Publication date
US20150097302A1 (en) 2015-04-09
US8946079B2 (en) 2015-02-03
CN101944518B (zh) 2012-08-22
US20130320526A1 (en) 2013-12-05
US20140239511A1 (en) 2014-08-28
HK1153039A1 (en) 2012-03-16
KR101169531B1 (ko) 2012-07-27
US8754525B2 (en) 2014-06-17
US9406637B2 (en) 2016-08-02
KR20110003274A (ko) 2011-01-11
TW201118993A (en) 2011-06-01
US8525335B2 (en) 2013-09-03
US20110001238A1 (en) 2011-01-06

Similar Documents

Publication Publication Date Title
CN101944518B (zh) 半导体结构体及其制造方法、半导体器件及其制造方法
TWI460845B (zh) 具有區域陣列單元連接器之可堆疊模製微電子封裝
CN105280599B (zh) 用于半导体器件的接触焊盘
CN105390476B (zh) 半导体封装件及其形成方法
US6239496B1 (en) Package having very thin semiconductor chip, multichip module assembled by the package, and method for manufacturing the same
CN101252096B (zh) 芯片封装结构以及其制作方法
TWI500137B (zh) 封裝半導體裝置及半導體封裝體的製造方法
KR101713643B1 (ko) 칩 패키지
US9984900B2 (en) Semiconductor device including at least one element
US9514964B2 (en) Stack frame for electrical connections and the method to fabricate thereof
CN106505045A (zh) 具有可路由囊封的传导衬底的半导体封装及方法
CN106898596A (zh) 半导体结构及其制造方法
CN107994002B (zh) 半导体衬底及具有半导体衬底的半导体封装结构
CN105845672B (zh) 封装结构
CN106169445B (zh) 用以制造具有多层模制导电基板和结构半导体封装的方法
CN106683985A (zh) 半导体器件及其制造方法
US8097944B2 (en) Semiconductor device
CN114975138A (zh) 封装结构及其形成方法
US20040227259A1 (en) Substrate for semiconductor device, semiconductor chip mounting substrate, semiconductor device and method of fabrication thereof, and circuit board, together with electronic equipment
CN105895541B (zh) 封装结构的形成方法
JP2018170377A (ja) 樹脂封止型半導体装置およびその製造方法
US20130020572A1 (en) Cap Chip and Reroute Layer for Stacked Microelectronic Module
US9935030B2 (en) Resin-encapsulated semiconductor device
US7851256B2 (en) Method of manufacturing chip-on-chip semiconductor device
TWI399839B (zh) 內置於半導體封裝構造之中介連接器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1153039

Country of ref document: HK

ASS Succession or assignment of patent right

Owner name: ZHAOZHUANGWEI CO., LTD.

Free format text: FORMER OWNER: CASIO COMPUTER CO., LTD.

Effective date: 20120314

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20120314

Address after: Tokyo, Japan, Japan

Applicant after: Casio Computer Co Ltd

Address before: Tokyo, Japan, Japan

Applicant before: CASIO Computer Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1153039

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120822

Termination date: 20150702

EXPY Termination of patent right or utility model