JP2007165579A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007165579A JP2007165579A JP2005359950A JP2005359950A JP2007165579A JP 2007165579 A JP2007165579 A JP 2007165579A JP 2005359950 A JP2005359950 A JP 2005359950A JP 2005359950 A JP2005359950 A JP 2005359950A JP 2007165579 A JP2007165579 A JP 2007165579A
- Authority
- JP
- Japan
- Prior art keywords
- ground
- layer
- semiconductor device
- signal
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】半導体基板1上に形成された複数の信号用パッド12にそれぞれ信号用の再配線13および前記再配線上に信号用突起電極11を形成すると共に、前記信号用突起電極11の周囲に前記再配線13と同一の層に位置しているグラウンド層30を形成し、前記グラウンド層30上にグラウンド用突起電極21を形成する半導体装置において、前記信号用突起電極11もしくは前記グラウンド用突起電極21と、その周囲に隣接して配置された前記信号用突起電極11もしくは前記グラウンド用突起電極21の間に、前記グラウンド層30に接続されたグラウンド用パッド22が配置されている。
【選択図】図1
Description
11 信号用突起電極
12 信号用パッド
13 信号用の再配線
21 グラウンド用突起電極
22 グラウンド用パッド
23 グラウンド用の再配線
24 アルミ配線
30 グラウンド層
40 機能回路領域
41 LNA・ミキサ回路領域
42 分周器回路領域
43 VCO・PLL回路領域
44 フィルタ・アンプ回路領域
50 絶縁膜領域
60 スクライブレーン
61 インダクタ
101 アンテナ
102 RF信号処理部
103 ベースバンド信号処理部
201 スイッチ
202 デュプレクサ
203 アイソレータ
204 PA
205 LNA
206 SAWフィルタ
207 ミキサ回路
208 フィルタ回路
209 アンプ回路
210 分周器
211 VCO
212 PLL
301 半田ボール
302 突起電極
303 Cu配線層
304 アルミ配線層
305 半導体チップ
306 ポリミド
307 樹脂
308 パッド
Claims (15)
- 半導体基板上に形成された複数の信号用パッドにそれぞれ信号用の再配線および前記信号用の再配線上に信号用突起電極を形成すると共に、前記信号用突起電極の周囲に前記信号用の再配線と同一の層に位置しているグラウンド層を形成し、前記グラウンド層上にグラウンド用突起電極を形成する半導体装置において、前記信号用突起電極もしくは前記グラウンド用突起電極とその周囲に隣接して配置された前記信号用突起電極もしくは前記グラウンド用突起電極の間に、前記グラウンド層に接続されたグラウンド用パッドが配置されている事を特徴とする半導体装置。
- 前記信号用突起電極もしくはグラウンド用突起電極とその周囲に隣接して配置された前記信号用突起電極もしくはグラウンド用突起電極の間に、少なくとも1つ以上、前記グラウンド層に接続されたグラウンド用パッドが配置されている事を特徴とする請求項1記載の半導体装置。
- 前記グラウンド用突起電極が前記半導体基板上の四隅もしくは四隅のいずれかに配置されている事を特徴とする請求項1,2記載の半導体装置。
- 前記グラウンド用突起電極が前記半導体基板上にただ1つ配置されている事を特徴とする請求項1,2記載の半導体装置。
- 前記グラウンド用突起電極が前記半導体基板の中心の突起電極もしくはその周囲の突起電極に位置する事を特徴とする請求項1〜3記載の半導体装置。
- 前記半導体基板上のスクライブレーンに前記グラウンド層を作成しない事を特徴とする請求項1〜5記載の半導体装置。
- 前記グラウンド層が前記信号用突起電極と前記信号用突起電極に前記信号用の再配線で接続された前記信号用パッドを取り囲まない事を特徴とする請求項1〜6の半導体装置。
- 前記半導体基板上に生成されている電荷蓄積用のMIM(金属−絶縁物−金属)キャパシタ上に前記グラウンド層を生成しない事を特徴とする請求項1〜7記載の半導体装置。
- 前記半導体基板上にアルミ配線層で生成されたインダクタ上の前記再配線層に前記グラウンド層を生成しない事を特徴とする請求項1〜8記載の半導体装置。
- 前記再配線層のn層目(n=1,2,3,…)で前記グラウンド層が生成されている事を特徴とする請求項1〜9記載の半導体装置。
- 前記再配線層のn層目(n=1,2,3,…)で作成されたインダクタの上下もしくは、上もしくは下の前記再配線層に前記グラウンド層を生成しない事を特徴とする請求項1〜10記載の半導体装置。
- 前記信号用パッドもしくは前記グラウンド用パッドに接続されたプローブ検査用に設けられたプローブ検査用信号用パッドもしくはプローブ検査用グラウンド用パッド上の前記再配線層に前記グラウンド層を生成しない事を特徴とする請求項1〜11記載の半導体装置。
- 前記グラウンド層を前記半導体基板上で少なくとも1つ以上に分割し、1つの分割された前記グラウンド層に対して、少なくとも1つ以上の前記グラウンド突起電極を備える事を特徴とする請求項1〜12記載の半導体装置。
- 前記半導体基板上に構成されている前記機能回路領域の一つがVCO・PLL・LNA・ミキサ回路・フィルタ回路・分周器・アンプ回路・レギュレータ回路もしくはロジック回路で構成され、他の前記機能回路領域と前記グラウンド層を分割する事を特徴とする請求項13記載の半導体装置。
- アンテナ・RF部・ベースバンド信号処理部で構成された携帯電話システムにおいて、スイッチ・デュプレクサ・アイソレータ・PA・LNA・SAWフィルタ・ミキサ回路・フィルタ回路・アンプ回路・分周器・VCO・PLL等を有したRF部の半導体装置が請求項1〜14記載の半導体装置であり、前記半導体装置を備えた事を特徴とする携帯電話システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005359950A JP2007165579A (ja) | 2005-12-14 | 2005-12-14 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005359950A JP2007165579A (ja) | 2005-12-14 | 2005-12-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007165579A true JP2007165579A (ja) | 2007-06-28 |
JP2007165579A5 JP2007165579A5 (ja) | 2008-11-27 |
Family
ID=38248146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005359950A Withdrawn JP2007165579A (ja) | 2005-12-14 | 2005-12-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007165579A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011014765A (ja) * | 2009-07-03 | 2011-01-20 | Casio Computer Co Ltd | 半導体構成体およびその製造方法並びに半導体装置およびその製造方法 |
JP2011014764A (ja) * | 2009-07-03 | 2011-01-20 | Casio Computer Co Ltd | 半導体装置およびその製造方法 |
KR101169531B1 (ko) * | 2009-07-03 | 2012-07-27 | 가부시키가이샤 테라미크로스 | 반도체구성체 및 그 제조방법과 반도체장치 및 그 제조방법 |
JP2019125601A (ja) * | 2018-01-11 | 2019-07-25 | 株式会社デンソー | 半導体装置 |
-
2005
- 2005-12-14 JP JP2005359950A patent/JP2007165579A/ja not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011014765A (ja) * | 2009-07-03 | 2011-01-20 | Casio Computer Co Ltd | 半導体構成体およびその製造方法並びに半導体装置およびその製造方法 |
JP2011014764A (ja) * | 2009-07-03 | 2011-01-20 | Casio Computer Co Ltd | 半導体装置およびその製造方法 |
KR101169531B1 (ko) * | 2009-07-03 | 2012-07-27 | 가부시키가이샤 테라미크로스 | 반도체구성체 및 그 제조방법과 반도체장치 및 그 제조방법 |
US8525335B2 (en) | 2009-07-03 | 2013-09-03 | Teramikros, Inc. | Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof |
US8754525B2 (en) | 2009-07-03 | 2014-06-17 | Tera Probe, Inc. | Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof |
US8946079B2 (en) | 2009-07-03 | 2015-02-03 | Tera Probe, Inc. | Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof |
US9406637B2 (en) | 2009-07-03 | 2016-08-02 | Aoi Electronics Co., Ltd. | Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof |
JP2019125601A (ja) * | 2018-01-11 | 2019-07-25 | 株式会社デンソー | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080012097A1 (en) | Semiconductor device and wireless device using the semiconductor device | |
US7157794B2 (en) | Semiconductor device that suppresses variations in high frequency characteristics of circuit elements | |
US9648794B2 (en) | Wiring board and electronic apparatus | |
US10971466B2 (en) | High frequency module and communication device | |
JP2006324563A (ja) | 半導体装置 | |
US20150084167A1 (en) | Ebg structure, semiconductor device, and circuit board | |
US7102462B2 (en) | Surface acoustic wave device | |
JP2015023473A (ja) | アンテナ装置 | |
US8791369B2 (en) | Electronic component | |
JP2007165579A (ja) | 半導体装置 | |
JP2006059959A (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP2005183696A (ja) | 半導体装置 | |
US20200091094A1 (en) | Integrated filter technology with embedded devices | |
US7763960B2 (en) | Semiconductor device, method for manufacturing semiconductor device, and electric equipment system | |
US10103116B2 (en) | Open-passivation ball grid array pads | |
JP2004014645A (ja) | 半導体装置 | |
JP2008078184A (ja) | 高周波チップ搭載用多層配線板および高周波回路モジュール | |
US10290579B2 (en) | Utilization of backside silicidation to form dual side contacted capacitor | |
KR101338682B1 (ko) | 통신회로 집적모듈 | |
JP2007081267A (ja) | 半導体装置およびその製造方法 | |
JP2008112776A (ja) | 半導体装置 | |
JP2004260217A (ja) | 半導体装置 | |
US20220375884A1 (en) | Semiconductor package | |
JP2004320047A (ja) | 半導体装置 | |
US20230307355A1 (en) | Integrated device and integrated passive device comprising magnetic material |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080605 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081008 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081014 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081015 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090306 |