JP2007165579A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007165579A
JP2007165579A JP2005359950A JP2005359950A JP2007165579A JP 2007165579 A JP2007165579 A JP 2007165579A JP 2005359950 A JP2005359950 A JP 2005359950A JP 2005359950 A JP2005359950 A JP 2005359950A JP 2007165579 A JP2007165579 A JP 2007165579A
Authority
JP
Japan
Prior art keywords
ground
layer
semiconductor device
signal
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005359950A
Other languages
English (en)
Other versions
JP2007165579A5 (ja
Inventor
Tatsuya Morishita
竜也 森下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005359950A priority Critical patent/JP2007165579A/ja
Publication of JP2007165579A publication Critical patent/JP2007165579A/ja
Publication of JP2007165579A5 publication Critical patent/JP2007165579A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】再配線上に突起電極が設けられたCSP(チップサイズパッケージ)構造を有した半導体装置において、グラウンドのインピーダンスを低くし、低雑音で、安定した回路特性を提供すること。
【解決手段】半導体基板1上に形成された複数の信号用パッド12にそれぞれ信号用の再配線13および前記再配線上に信号用突起電極11を形成すると共に、前記信号用突起電極11の周囲に前記再配線13と同一の層に位置しているグラウンド層30を形成し、前記グラウンド層30上にグラウンド用突起電極21を形成する半導体装置において、前記信号用突起電極11もしくは前記グラウンド用突起電極21と、その周囲に隣接して配置された前記信号用突起電極11もしくは前記グラウンド用突起電極21の間に、前記グラウンド層30に接続されたグラウンド用パッド22が配置されている。
【選択図】図1

Description

本発明は半導体装置、特にチップサイズパッケージ構造を有した半導体装置に関するものである。
近年、電子機器の小型化の要求に伴い、半導体装置の小型化、高密度化が図られている。このため、半導体装置の形状を半導体素子に極力近づけることにより、小型化を図った、いわゆるCSP(Chip Size Package)構造の半導体装置が提案されている。
また、高密度化により多ピン化し、且つ半導体装置が小型化すると、外部接続端子を形成しうる構造として、外部接続端子として突起電極を用いることが行われている。図2は従来の前記CSP構造を成した半導体装置の平面図であり、図3は従来の前記CSP構造を成した半導体装置の断面図である。
なお、この出願の発明に関する先行技術文献情報としては、例えば特許文献1、特許文献2が知られている。
特開2001−267350号公報 特開2001−156209号公報
しかしながら、図2、図3に図示したような上記従来のCSP構造を成した半導体装置では、半導体基板1上に作られる機能回路領域40(半導体基板1上に形成された回路素子から構成され、その機能毎に分割された回路領域)のグラウンドは、グラウンド用パッド22から、半導体基板1上に形成されたアルミ配線24を使用し接続されるため、前記グラウンド用パッド22から前記機能回路領域40までの前記アルミ配線24の引き回し方により、前記機能回路領域40内のグラウンドのインピーダンスにばらつきが生じてしまう。また、前記アルミ配線24のインピーダンスは再配線層の配線のインピーダンスと比べて高いため、グラウンドのインピーダンスが高くなってしまう問題があった。そのため、従来では、前記グラウンド用突起電極21を半導体基板1上に複数設置し、半導体基板1上に生成された複数の機能回路領域にグラウンドを複数の経路から提供し、機能回路領域のグラウンドのインピーダンスを低くしていた。このため、従来構成の半導体装置では、前記グラウンド用突起電極21を複数設ける事により、半導体基板1上に形成された突起電極数を減らすことができないという問題があった。
本発明は、上記従来の課題に鑑みなされたものであり、その目的は電気特性の向上を図るために、半導体装置に低インピーダンスの安定したグラウンドを提供し、且つ、グラウンド専用の突起電極数を減らすことにある。
前記の目的を達成するため、本発明(請求項1に対応)は、半導体基板上に形成された複数の信号用パッドにそれぞれ信号用の再配線および前記再配線上に信号用突起電極を形成すると共に、前記信号用突起電極の周囲に前記再配線と同一の層に位置しているグラウンド層を形成し、前記グラウンド層上にグラウンド用突起電極を形成する半導体装置において、前記信号用突起電極もしくは前記グラウンド用突起電極と、その周囲に隣接して配置された前記信号用突起電極もしくは前記グラウンド用突起電極の間に、前記グラウンド層に接続されたグラウンド用パッドが配置したものである。
本発明の半導体装置は、上記構成を有し、前記信号用突起電極もしくは前記グラウンド用突起電極と、その周囲に隣接して配置された前記信号用突起電極もしくは前記グラウンド用突起電極の間もしくはその周辺の半導体基板上に生成されている機能回路領域もしくはその近傍に、前記機能回路領域上の前記再配線層に生成された前記グラウンド層に接続されたグラウンド用パッドが配置される事により、前記機能回路領域まで、アルミ配線層に比べてインピーダンスの低い前記再配線層を用いて、前記グラウンド用突起電極から提供されるグラウンドを前記機能回路領域に提供する事ができるため、安定した低インピーダンスのグラウンドを前記機能回路領域に提供する事ができ、電気的特性に優れた回路を実現するとともに、前記グラウンド層と接続されている前記グラウンド用突起電極が少なくとも1つ以上で、前記半導体基板上に生成された機能回路領域に安定した低インピーダンスのグラウンドを提供できるため、前記グラウンド用突起電極の数を削減する事ができる。
以下、本発明の1つの実施の形態に係る半導体装置について、図1を参照しながら説明する。同図1は半導体装置の平面図を示し、同図1において、1は半導体基板である。図示していないが、半導体基板1上には、回路素子が形成されており、その複数の回路素子領域が成す機能毎に機能回路領域40として分割されている。半導体基板1上に形成された複数の信号用パッド12にそれぞれ信号用の再配線13および再配線上に信号用突起電極11を形成すると共に、信号用突起電極11、信号用パッド12、信号用の再配線13と絶縁膜領域50で分割された半導体基板1上に信号用の再配線13と同層に生成されたグラウンド層30を形成し、グラウンド層30上にグラウンド用突起電極21を形成する半導体装置において、信号用突起電極11もしくはグラウンド用突起電極21と、その周囲に隣接して配置された信号用突起電極11もしくはグラウンド用突起電極21の間に、グラウンド層30に接続されたグラウンド用パッド22が配置されている。
このように、本発明の半導体装置では、半導体基板1上の再配線層の大部分がグラウンド層30で覆われ、機能回路領域40近傍で、且つ低インピーダンスの信号用の再配線層13と同層のグラウンド層30からグラウンド用パッド22を介して、機能回路領域40にグラウンドを提供できるため、半導体基板1上の全ての機能回路領域40において、グラウンドのインピーダンスを低くする事ができ、良好な電気的特性を持った機能回路を実現する事ができる。また、グラウンド層30は、半導体基板1上の全面に生成されているため、機能回路領域40にグラウンドを提供するグラウンド用パッド22を無数に配置する事ができるため、機能回路領域40に安定したグラウンドを提供する事ができる。さらに、グラウンド層30は半導体基板1上の全面に生成されているため、グラウンド層30に接続されているグラウンド用突起電極21は少なくとも1個以上であればよいため、グラウンド用突起電極21の数を削減する事ができる。
また、半導体基板1上に生成された全ての機能回路領域40のグラウンドのインピーダンスを低減する良好な形状として、同図1に示したように、グラウンド用突起電極21を半導体基板1上の四隅に配置する。このように、グラウンド用突起電極21を半導体基板1上の四隅に配置する事で、半導体基板1の中心付近にある機能回路領域までの距離を最短にでき、且つ、品質上使用されない事の多い四隅の突起電極を有効的に活用する事ができる。
これに限らず、図4は本発明の他の実施の形態1の半導体装置である。本実施の形態は、グラウンド用突起電極21の数を低減し、且つ半導体基板1上に生成された全ての機能回路のグラウンドのインピーダンスを低減する良好な形状として、グラウンド用突起電極21を半導体基板1上の中心付近に配置している。本実施の形態においても、図1に示した実施の形態と同様、半導体基板1の最外郭付近にある機能回路領域までの距離を最短にでき、且つ、グラウンド用突起電極21の数を低減する事ができる。
また、図5は本発明の他の実施の形態2の半導体装置である。本実施の形態は、半導体基板1上のスクライブレーン60にグラウンド層30を生成した場合、ダイシング工程で品質上劣化する等の問題が生じるため、スクライブレーン60にグラウンド層30を生成しない手段である。
さらに、図6は本発明の他の実施の形態3の半導体装置である。再配線層の生成の際に、薬液を使用する等の工程を経た場合(例えば、エッチング工程)、信号用突起電極11、信号用パッド12、信号用の再配線13をグラウンド層30が取り囲んでいると、信号用突起電極11、信号用パッド12、信号用の再配線13とグラウンド層30の間の絶縁膜領域50に薬液等が溜まり、再配線層が腐食する等の不具合を起こす。このため、信号用突起電極11、信号用パッド12、信号用の再配線13をグラウンド層30が取り囲まない形状が有用である。
ところで、半導体基板1上に生成されている電荷蓄積用のMIM(金属−絶縁物−金属)キャパシタ上にグラウンド層30を生成すると、機能回路領域40内で発生する電磁ノイズがMIMキャパシタからグラウンド層30、グラウンド層30からMIMキャパシタを介して、他の機能回路領域40に回り込む、もしくは、半導体装置外部からの電磁ノイズがグラウンド層30からMIMキャパシタを介して、機能回路領域40に回り込む。そのため、半導体基板1上に生成されている電荷蓄積用のMIM(金属−絶縁物−金属)キャパシタ上にグラウンド層30を生成しない形状が有用である。
MIMキャパシタと同様に、半導体基板1上に生成されているアルミ配線層で生成されたインダクタ上にグラウンド層30を生成すると、機能回路領域40内で発生する電磁ノイズがアルミ配線層で生成されたインダクタからグラウンド層30、グラウンド層30からアルミ配線層で生成されたインダクタを介して、他の機能回路領域40に回り込む、もしくは、半導体装置外部からの電磁ノイズがグラウンド層30からアルミ配線層で生成されたインダクタを介して、機能回路領域40に回り込む。さらに、アルミ配線層とグラウンド層30の間の寄生容量によって、インダクタのインダクタンスやQ値の劣化を引き起こすため、半導体基板1上に生成されているアルミ配線層で生成されたインダクタ上にグラウンド層30を生成しない形状が有用である。
これら本実施の形態は、n層目(n=1,2,3,…)の再配線層でグラウンド層30が生成されていても、同様の効果を得ることができる。
また、再配線層のn層目(n=1,2,3,…)でインダクタを作成する場合、(n+1)層目もしくは(n−1)層目の再配線層でグラウンド層30を生成してしまうと、n層目の再配線層と(n+1)層目もしくは(n−1)層目の再配線層との間の寄生容量によって、インダクタのインダクタンスやQ値の劣化を引き起こす。このため、再配線層のn層目(n=1,2,3,…)で作成されたインダクタの上下もしくは、上もしくは下の再配線層にグラウンド層30を生成しない形状が有用である。
ところで、半導体基板1上に、信号用パッドもしくはグラウンド用パッドにプローブ検査用に設けられたプローブ検査用信号用パッドもしくはプローブ検査用グラウンド用パッドを配置する場合には、プローブ検査用信号用パッドもしくはプローブ検査用グラウンド用パッド上の再配線層にグラウンド層を生成すると、プローブ検査後の再配線層の生成工程において、プローブ検査用信号用パッドもしくはプローブ検査用グラウンド用パッド上の再配線層にグラウンド層を生成しない形状が有用である。
ところで、例えば、図7に示すこの本発明の他の実施の形態の半導体装置のように、半導体基板1上に生成されたグラウンド層30を絶縁膜領域50で複数に分割し、分割された各グラウンド層30にそれぞれ接続されたグラウンド用突起電極21を設ける。この図7に示す形状によって、半導体基板1上に構成された複数の機能回路領域40のグラウンドを、分割された各グラウンド層30に接続された各グラウンド用突起電極21毎に分ける事ができ、半導体基板1上に形成された複数の各機能回路領域40同士のアイソレーションを高くし、グラウンドを経由して回り込む他の機能回路領域40で発生する電磁ノイズの影響を少なくする。
また、図8に示すこの本発明の他の実施の形態の半導体装置のように、半導体装置が携帯システム用の半導体装置である場合、機能回路領域40はVCO・PLL・LNA・ミキサ回路・フィルタ回路・分周器・アンプ回路・レギュレータ回路もしくはロジック回路などで構成される。例えば、図1のように、グラウンド層30が半導体基板1上の全面で接続されている場合、機能回路領域40としてVCOを設ける半導体装置においては、VCOの発振周波数が共通化されたグラウンドを経由して、他の機能回路領域40、例えば、LNA、ミキサ回路などの高周波信号の通る機能回路にスプリアスとして影響を及ぼす。そこで、図8に示すように、VCO・PLL・LNA・ミキサ回路・フィルタ回路・分周器・アンプ回路・レギュレータ回路もしくはロジック回路などの機能回路領域40のグラウンドを分割する形状が有用であり、図9に示すようなアンテナ・RF信号処理部・ベースバンド信号処理部を備えた携帯電話システムにおいて、RF信号処理部に用いられる半導体装置に、本発明の半導体装置を用いる事により、高周波特性に優れた半導体装置を実現する事ができる。
以上説明したように、本発明は、半導体装置、特にチップサイズパッケージ構造を有した半導体装置において、半導体基板上に形成された機能回路に低インピーダンスのグラウンドを提供する事により、良好な回路特性を実現するのに有用である。
本発明の1つの実施の形態の半導体装置を示す図 従来の半導体装置の平面図 従来の半導体装置の断面図 本発明の他の実施の形態1の半導体装置を示す図 本発明の他の実施の形態2の半導体装置を示す図 本発明の他の実施の形態3の半導体装置を示す図 本発明の他の実施の形態4の半導体装置を示す図 本発明の他の実施の形態5の半導体装置を示す図 本発明の1つの実施の形態の携帯電話システムを示す図
符号の説明
1 半導体基板
11 信号用突起電極
12 信号用パッド
13 信号用の再配線
21 グラウンド用突起電極
22 グラウンド用パッド
23 グラウンド用の再配線
24 アルミ配線
30 グラウンド層
40 機能回路領域
41 LNA・ミキサ回路領域
42 分周器回路領域
43 VCO・PLL回路領域
44 フィルタ・アンプ回路領域
50 絶縁膜領域
60 スクライブレーン
61 インダクタ
101 アンテナ
102 RF信号処理部
103 ベースバンド信号処理部
201 スイッチ
202 デュプレクサ
203 アイソレータ
204 PA
205 LNA
206 SAWフィルタ
207 ミキサ回路
208 フィルタ回路
209 アンプ回路
210 分周器
211 VCO
212 PLL
301 半田ボール
302 突起電極
303 Cu配線層
304 アルミ配線層
305 半導体チップ
306 ポリミド
307 樹脂
308 パッド

Claims (15)

  1. 半導体基板上に形成された複数の信号用パッドにそれぞれ信号用の再配線および前記信号用の再配線上に信号用突起電極を形成すると共に、前記信号用突起電極の周囲に前記信号用の再配線と同一の層に位置しているグラウンド層を形成し、前記グラウンド層上にグラウンド用突起電極を形成する半導体装置において、前記信号用突起電極もしくは前記グラウンド用突起電極とその周囲に隣接して配置された前記信号用突起電極もしくは前記グラウンド用突起電極の間に、前記グラウンド層に接続されたグラウンド用パッドが配置されている事を特徴とする半導体装置。
  2. 前記信号用突起電極もしくはグラウンド用突起電極とその周囲に隣接して配置された前記信号用突起電極もしくはグラウンド用突起電極の間に、少なくとも1つ以上、前記グラウンド層に接続されたグラウンド用パッドが配置されている事を特徴とする請求項1記載の半導体装置。
  3. 前記グラウンド用突起電極が前記半導体基板上の四隅もしくは四隅のいずれかに配置されている事を特徴とする請求項1,2記載の半導体装置。
  4. 前記グラウンド用突起電極が前記半導体基板上にただ1つ配置されている事を特徴とする請求項1,2記載の半導体装置。
  5. 前記グラウンド用突起電極が前記半導体基板の中心の突起電極もしくはその周囲の突起電極に位置する事を特徴とする請求項1〜3記載の半導体装置。
  6. 前記半導体基板上のスクライブレーンに前記グラウンド層を作成しない事を特徴とする請求項1〜5記載の半導体装置。
  7. 前記グラウンド層が前記信号用突起電極と前記信号用突起電極に前記信号用の再配線で接続された前記信号用パッドを取り囲まない事を特徴とする請求項1〜6の半導体装置。
  8. 前記半導体基板上に生成されている電荷蓄積用のMIM(金属−絶縁物−金属)キャパシタ上に前記グラウンド層を生成しない事を特徴とする請求項1〜7記載の半導体装置。
  9. 前記半導体基板上にアルミ配線層で生成されたインダクタ上の前記再配線層に前記グラウンド層を生成しない事を特徴とする請求項1〜8記載の半導体装置。
  10. 前記再配線層のn層目(n=1,2,3,…)で前記グラウンド層が生成されている事を特徴とする請求項1〜9記載の半導体装置。
  11. 前記再配線層のn層目(n=1,2,3,…)で作成されたインダクタの上下もしくは、上もしくは下の前記再配線層に前記グラウンド層を生成しない事を特徴とする請求項1〜10記載の半導体装置。
  12. 前記信号用パッドもしくは前記グラウンド用パッドに接続されたプローブ検査用に設けられたプローブ検査用信号用パッドもしくはプローブ検査用グラウンド用パッド上の前記再配線層に前記グラウンド層を生成しない事を特徴とする請求項1〜11記載の半導体装置。
  13. 前記グラウンド層を前記半導体基板上で少なくとも1つ以上に分割し、1つの分割された前記グラウンド層に対して、少なくとも1つ以上の前記グラウンド突起電極を備える事を特徴とする請求項1〜12記載の半導体装置。
  14. 前記半導体基板上に構成されている前記機能回路領域の一つがVCO・PLL・LNA・ミキサ回路・フィルタ回路・分周器・アンプ回路・レギュレータ回路もしくはロジック回路で構成され、他の前記機能回路領域と前記グラウンド層を分割する事を特徴とする請求項13記載の半導体装置。
  15. アンテナ・RF部・ベースバンド信号処理部で構成された携帯電話システムにおいて、スイッチ・デュプレクサ・アイソレータ・PA・LNA・SAWフィルタ・ミキサ回路・フィルタ回路・アンプ回路・分周器・VCO・PLL等を有したRF部の半導体装置が請求項1〜14記載の半導体装置であり、前記半導体装置を備えた事を特徴とする携帯電話システム。
JP2005359950A 2005-12-14 2005-12-14 半導体装置 Withdrawn JP2007165579A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005359950A JP2007165579A (ja) 2005-12-14 2005-12-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005359950A JP2007165579A (ja) 2005-12-14 2005-12-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2007165579A true JP2007165579A (ja) 2007-06-28
JP2007165579A5 JP2007165579A5 (ja) 2008-11-27

Family

ID=38248146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005359950A Withdrawn JP2007165579A (ja) 2005-12-14 2005-12-14 半導体装置

Country Status (1)

Country Link
JP (1) JP2007165579A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014765A (ja) * 2009-07-03 2011-01-20 Casio Computer Co Ltd 半導体構成体およびその製造方法並びに半導体装置およびその製造方法
JP2011014764A (ja) * 2009-07-03 2011-01-20 Casio Computer Co Ltd 半導体装置およびその製造方法
KR101169531B1 (ko) * 2009-07-03 2012-07-27 가부시키가이샤 테라미크로스 반도체구성체 및 그 제조방법과 반도체장치 및 그 제조방법
JP2019125601A (ja) * 2018-01-11 2019-07-25 株式会社デンソー 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014765A (ja) * 2009-07-03 2011-01-20 Casio Computer Co Ltd 半導体構成体およびその製造方法並びに半導体装置およびその製造方法
JP2011014764A (ja) * 2009-07-03 2011-01-20 Casio Computer Co Ltd 半導体装置およびその製造方法
KR101169531B1 (ko) * 2009-07-03 2012-07-27 가부시키가이샤 테라미크로스 반도체구성체 및 그 제조방법과 반도체장치 및 그 제조방법
US8525335B2 (en) 2009-07-03 2013-09-03 Teramikros, Inc. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
US8754525B2 (en) 2009-07-03 2014-06-17 Tera Probe, Inc. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
US8946079B2 (en) 2009-07-03 2015-02-03 Tera Probe, Inc. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
US9406637B2 (en) 2009-07-03 2016-08-02 Aoi Electronics Co., Ltd. Semiconductor construct and manufacturing method thereof as well as semiconductor device and manufacturing method thereof
JP2019125601A (ja) * 2018-01-11 2019-07-25 株式会社デンソー 半導体装置

Similar Documents

Publication Publication Date Title
US20080012097A1 (en) Semiconductor device and wireless device using the semiconductor device
US7157794B2 (en) Semiconductor device that suppresses variations in high frequency characteristics of circuit elements
US9648794B2 (en) Wiring board and electronic apparatus
US10971466B2 (en) High frequency module and communication device
JP2006324563A (ja) 半導体装置
US20150084167A1 (en) Ebg structure, semiconductor device, and circuit board
US7102462B2 (en) Surface acoustic wave device
JP2015023473A (ja) アンテナ装置
US8791369B2 (en) Electronic component
JP2007165579A (ja) 半導体装置
JP2006059959A (ja) 半導体装置、及び半導体装置の製造方法
JP2005183696A (ja) 半導体装置
US20200091094A1 (en) Integrated filter technology with embedded devices
US7763960B2 (en) Semiconductor device, method for manufacturing semiconductor device, and electric equipment system
US10103116B2 (en) Open-passivation ball grid array pads
JP2004014645A (ja) 半導体装置
JP2008078184A (ja) 高周波チップ搭載用多層配線板および高周波回路モジュール
US10290579B2 (en) Utilization of backside silicidation to form dual side contacted capacitor
KR101338682B1 (ko) 통신회로 집적모듈
JP2007081267A (ja) 半導体装置およびその製造方法
JP2008112776A (ja) 半導体装置
JP2004260217A (ja) 半導体装置
US20220375884A1 (en) Semiconductor package
JP2004320047A (ja) 半導体装置
US20230307355A1 (en) Integrated device and integrated passive device comprising magnetic material

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080605

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081008

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20081014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081015

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090306