CN103811358A - 半导体封装件的制法 - Google Patents
半导体封装件的制法 Download PDFInfo
- Publication number
- CN103811358A CN103811358A CN201210483122.1A CN201210483122A CN103811358A CN 103811358 A CN103811358 A CN 103811358A CN 201210483122 A CN201210483122 A CN 201210483122A CN 103811358 A CN103811358 A CN 103811358A
- Authority
- CN
- China
- Prior art keywords
- making
- semiconductor package
- package part
- adhesion coating
- release layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 82
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000001678 irradiating effect Effects 0.000 claims abstract 3
- 239000011248 coating agent Substances 0.000 claims description 35
- 238000000576 coating method Methods 0.000 claims description 35
- 239000000084 colloidal system Substances 0.000 claims description 25
- 238000012856 packing Methods 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 229920000052 poly(p-xylylene) Polymers 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 2
- 239000012790 adhesive layer Substances 0.000 abstract 4
- 239000010410 layer Substances 0.000 abstract 4
- 239000008393 encapsulating agent Substances 0.000 abstract 2
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
一种半导体封装件的制法，其包括：于一承载板上形成离型层及形成于该离型层上的粘着层，然后于该粘着层上设置多个半导体芯片，并形成封装胶体于该粘着层上，借以包覆该等半导体芯片，之后于该封装胶体上设置基板，并从该承载板的侧朝该离型层照射光线，以移除该离型层与承载板，最后将该粘着层移除。本发明的半导体封装件的制法可有效避免光线照射至半导体芯片。
Description
技术领域
本发明涉及一种半导体封装件的制法，更详言之，本发明为一种避免光线破坏半导体芯片的半导体封装件的制法。
背景技术
现今，随着科技发展的进步，电子产品的业者纷纷开发出各种不同型态的半导体封装件，目前半导体芯片的尺寸趋于微小化，因此，须不断地改进与克服半导体封装件的工艺技术，以与微小化的半导体芯片配合，并符合现代科技产品轻薄短小的趋势。
请参阅图1A至图1E，其为现有第7202107号美国专利的半导体封装件的制法的剖面示意图。
如图1A所示，提供一承载板10，且该承载板10上设有例如热剥离胶带（Thermal Release Tape）的粘着层11。
如图1B所示，提供多个半导体芯片12粘贴于该粘着层11上。
如图1C所示，形成封装胶体13于该粘着层11上，以包覆该等半导体芯片12。
如图1D所示，加热以移除该承载板10与该粘着层11。
如图1E所示，于该封装胶体13的底面上形成电性连接该半导体芯片12的线路层14。
不过，前述现有的半导体封装件的制法的将半导体芯片粘贴于该热剥离胶带上时，容易因为该热剥离胶带的热膨胀系数与模压时经由模流的冲击而造成该半导体芯片偏移的问题，造成后续制作重布线路层时，因芯片偏移使得部份重布线路层因偏移而没有与芯片电性连接，进而造成产品的信赖度不佳，所以利用该热剥离胶带也将导致制造成本无法降低。
因此，如何克服现有技术的种种问题，实为一重要课题。
发明内容
为解决上述现有技术的种种问题，本发明的主要目的在于揭露一种半导体封装件的制法，可有效避免光线照射至半导体芯片。
本发明的半导体封装件的制法，其包括：提供一承载板上形成离型层及形成于该离型层上的粘着层；于该粘着层上设置多个半导体芯片；形成封装胶体于该粘着层上，以包覆该等半导体芯片；以及从该承载板的侧朝该离型层照射光线，以移除该离型层与承载板。
前述的半导体封装件的制法中，还包括于该离型层和该粘着层之间形成有金属层。
前述的半导体封装件的制法中，于移除该离型层之后，还包括移除该金属层。
前述的半导体封装件的制法中，该金属层的厚度为1微米。
前述的半导体封装件的制法中，还包括移除该粘着层，移除该金属层与粘着层的方式为蚀刻，且该蚀刻为电浆蚀刻。
前述的半导体封装件的制法中，还包括于照射该光线之前，于该封装胶体上设置基板，以令该封装胶体夹置于该基板和该粘着层之间。
前述的半导体封装件的制法中，该粘着层中还分布有多个金属粒子。
前述的半导体封装件的制法中，该承载板的材质为玻璃。
前述的半导体封装件的制法中，该基板的材质为玻璃或硅。
前述的半导体封装件的制法中，该离型层的材质为非晶硅（Amorphous Silicon）或聚对二甲苯基（Parylene）。
前述的半导体封装件的制法中，该光线为激光。
前述的半导体封装件的制法中，还包括移除该基板。
前述的半导体封装件的制法中，还包括于该封装胶体上形成电性连接该半导体芯片的增层结构。
依上所述，本发明的半导体封装件的制法通过照射光线以破坏离型层，进而移除离型层与承载板，并且可再借由金属层或具有多个金属粒子的粘着层来防止光线照射至半导体芯片与封装胶体，而可避免该封装胶体与半导体芯片被光线的能量破坏，达到保护该封装胶体与半导体芯片的效果，故可顺利的进行后续的工艺并增进产品良率。
附图说明
图1A至图1E为显示现有半导体封装件的制法的剖视示意图。
图2A至图2H为本发明的半导体封装件的制法的第一实施例的剖面示意图。
图3为本发明的半导体封装件的制法的第二实施例的剖面示意图。
主要组件符号说明
10、20 承载板
11、23、23’ 粘着层
12、24 半导体芯片
13、25 封装胶体
14 线路层
21 离型层
22 金属层
26 基板
a 光线。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“一”及“侧”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
第一实施例
以下将配合图2A至图2H以详细说明本发明的半导体封装件的制法的第一实施例的剖面示意图。
如图2A所示，提供一承载板20，且于该承载板20上形成有离型层21，而该承载板20的材质为玻璃，另外该离型层21的材质为非晶硅（Amorphous Silicon）或聚对二甲苯基（Parylene）。
如图2B所示，于该离型层21上形成金属层22，且借由例如等离子体增强化学气相沉积（Plasma Enhance Chemical VaporDeposition,PECVD）、化学气相沉积（Chemical Vapor Deposition,CVD）、物理气相沉积（Physical Vapor Deposition,PVD）或无电电镀等方式形成金属层22，于本实施例中，该金属层22的厚度为1微米，另外，该金属层22的材质为任意金属。
要注意的是，本发明的实施也可省去该金属层22的形成，而不以本实施例为限。
如图2C所示，于该金属层22上形成粘着层23。
如图2D所示，将多个半导体芯片24设置于该粘着层23上，并利用该粘着层23可固定该等半导体芯片24的位置，另外，该等半导体芯片24可具有多个电性连接垫，该半导体芯片24为电性连接垫朝下粘贴至该粘着层23上。该承载板上更可具有定位记号，以提供半导体芯片24设置于粘着层23时，定位之用。
如图2E所示，借由模塑工艺（Molding），例如为压缩成型(compression molding)，形成封装胶体25于该粘着层23上，以包覆该等半导体芯片24，且借由该封装胶体25可保护该等半导体芯片24避免遭受环境污染、氧化或破坏。且于该封装胶体25包覆该半导体芯片24后，更有一烘烤程序，以烘烤该封装胶体以使其固化。
如图2F所示，于该封装胶体25上设置基板26，以令该封装胶体25夹置于该离型层21和该粘着层23之间，而该基板26的材质为玻璃或硅。
如图2G所示，从该承载板20的侧朝该离型层21照射例如激光的光线a，部分该光线a穿透该离型层21，但借由该金属层22阻挡该光线a接触该粘着层23、半导体芯片24与该封装胶体25，且该金属层22可反射部分该光线a，此外，该金属层22的厚度可随着光线a的功率而有所调整。
如图2H所示，该离型层21受到该光线a的影响而破坏，以移除该离型层21与该承载板20，再移除该金属层22与该粘着层23，而移除该金属层22与粘着层23的方式为蚀刻，例如等离子蚀刻；最后，可依需要将该基板26移除，并可于该封装胶体25上形成电性连接该半导体芯片24的增层结构（未图标此情形）。
第二实施例
请参阅图3，其为本发明的半导体封装件的制法的第二实施例的剖面示意图。
本实施例大致上相同于前一实施例，其主要的不同之处在于本实施例不使用金属层22，而使用的粘着层23’中分布有多个金属粒子，并借该等金属粒子阻挡该光线a穿过该粘着层23’，至于本实施例的其它步骤均类似于前一实施例，故不再赘述。
综上所述，本发明的半导体封装件的制法通过照射光线以破坏离型层，进而移除离型层与承载板，并且可再借由金属层或具有多个金属粒子的粘着层来防止光线照射至半导体芯片与封装胶体，而可避免该封装胶体与半导体芯片被光线的能量破坏，达到保护该封装胶体与半导体芯片的效果，故可顺利的进行后续的工艺并增进产品良率。
上述该等实施例仅例示性说明本发明的功效，而非用于限制本发明，任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述该等实施例进行修饰与改变。此外，在上述该等实施例中的组件的数量仅为例示性说明，也非用于限制本发明。因此本发明的权利保护范围，应如权利要求书所列。
Claims (16)
1.一种半导体封装件的制法，其包括：
提供一承载板，该承载板上形成有离型层及形成于该离型层上的粘着层；
于该粘着层上设置多个半导体芯片；
形成封装胶体于该粘着层上，以包覆该等半导体芯片；以及
从该承载板的侧朝该离型层照射光线，以移除该离型层与承载板。
2.根据权利要求1所述的半导体封装件的制法，其特征在于，该粘着层中还分布有多个金属粒子。
3.根据权利要求1所述的半导体封装件的制法，其特征在于，该离型层和该粘着层之间还形成有金属层。
4.根据权利要求3所述的半导体封装件的制法，其特征在于，于移除该离型层之后，还包括移除该金属层。
5.根据权利要求3所述的半导体封装件的制法，其特征在于，该金属层的厚度为1微米。
6.根据权利要求1所述的半导体封装件的制法，其特征在于，该制法还包括于照射该光线之前，于该封装胶体上设置基板，以令该封装胶体夹置于该基板和该粘着层之间。
7.根据权利要求1所述的半导体封装件的制法，其特征在于，该制法还包括移除该粘着层。
8.根据权利要求1所述的半导体封装件的制法，其特征在于，该承载板的材质为玻璃。
9.根据权利要求6所述的半导体封装件的制法，其特征在于，该基板的材质为玻璃或硅。
10.根据权利要求1项所述的半导体封装件的制法，其特征在于，该离型层的材质为非晶硅或聚对二甲苯基。
11.根据权利要求4所述的半导体封装件的制法，其特征在于，移除该金属层的方式为蚀刻。
12.根据权利要求7所述的半导体封装件的制法，其特征在于，移除该粘着层的方式为蚀刻。
13.根据权利要求11或12所述的半导体封装件的制法，其特征在于，该蚀刻为等离子蚀刻。
14.根据权利要求1所述的半导体封装件的制法，其特征在于，该光线为激光。
15.根据权利要求6所述的半导体封装件的制法，其特征在于，该制法还包括移除该基板。
16.根据权利要求1所述的半导体封装件的制法，其特征在于，该制法还包括于该封装胶体上形成电性连接该半导体芯片的增层结构。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101142157 | 2012-11-13 | ||
| TW101142157 | 2012-11-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103811358A true CN103811358A (zh) | 2014-05-21 |
Family
ID=50707953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210483122.1A Withdrawn CN103811358A (zh) | 2012-11-13 | 2012-11-23 | 半导体封装件的制法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103811358A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107665852B (zh) * | 2016-07-29 | 2020-06-05 | 台湾积体电路制造股份有限公司 | 形成半导体器件的方法 |
-
2012
- 2012-11-23 CN CN201210483122.1A patent/CN103811358A/zh not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107665852B (zh) * | 2016-07-29 | 2020-06-05 | 台湾积体电路制造股份有限公司 | 形成半导体器件的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103811360A (zh) | 半导体封装件的制法 | |
| TWI331386B (en) | Substrate process for embedded component | |
| CN103219297B (zh) | 承载板、半导体封装件及其制法 | |
| CN103295978A (zh) | 半导体封装件及其制法 | |
| CN104733402B (zh) | 半导体封装结构及其制法 | |
| CN102456636B (zh) | 嵌入式芯片的封装件的制造方法 | |
| TW200939428A (en) | Multi-chip package structure and method of fabricating the same | |
| US9900997B2 (en) | Manufacturing method of a rigid flex board module | |
| TW200849515A (en) | Heat dissipation type package structure and fabrication method thereof | |
| CN107809855A (zh) | 一种类载板的制作方法 | |
| CN103915395A (zh) | 半导体封装件及其制法 | |
| CN103579173A (zh) | 半导体封装件及其制法 | |
| CN103811358A (zh) | 半导体封装件的制法 | |
| WO2021097814A1 (zh) | 芯片封装、电子设备及芯片封装制备方法 | |
| CN104701188A (zh) | 电子封装件、封装载板及此封装载板的制造方法 | |
| CN105762132A (zh) | 单层线路式封装基板及制法、单层线路式封装结构及制法 | |
| US20160172313A1 (en) | Substrate with a supporting plate and fabrication method thereof | |
| CN104347558B (zh) | 半导体封装件及其制造方法 | |
| US20160240464A1 (en) | Hybrid circuit board and method for making the same, and semiconductor package structure | |
| CN102945840B (zh) | 半导体芯片封装结构及封装方法 | |
| TW201220964A (en) | Carrier board | |
| CN202977412U (zh) | 半导体芯片封装结构 | |
| CN102956547A (zh) | 半导体封装结构及其制作方法 | |
| CN104124191A (zh) | 半导体封装件的制法 | |
| CN101303985B (zh) | 堆叠式封装结构的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C04 | Withdrawal of patent application after publication (patent law 2001) | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20140521 |