CN105762132A - 单层线路式封装基板及制法、单层线路式封装结构及制法 - Google Patents

单层线路式封装基板及制法、单层线路式封装结构及制法 Download PDF

Info

Publication number
CN105762132A
CN105762132A CN201410794500.7A CN201410794500A CN105762132A CN 105762132 A CN105762132 A CN 105762132A CN 201410794500 A CN201410794500 A CN 201410794500A CN 105762132 A CN105762132 A CN 105762132A
Authority
CN
China
Prior art keywords
line layer
dielectric substance
making
opening
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410794500.7A
Other languages
English (en)
Inventor
邱士超
林俊贤
白裕呈
萧惟中
孙铭成
沈子杰
陈嘉成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN105762132A publication Critical patent/CN105762132A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)

Abstract

一种单层线路式封装基板及制法、单层线路式封装结构及制法，该单层线路式封装基板制法包括：于承载件上形成具有相对的第一表面与第二表面的线路层，其中，该第二表面接触该承载件；于该承载件与线路层上形成介电体，该介电体具有相对的第一侧与该线路层的第二表面同侧的第二侧，且该介电体的第一侧具有外露出部分该线路层的第一开口；以及移除该承载件，以外露出该介电体的第二侧与该线路层的第二表面，本发明的封装基板不具有核心层，得以降低整体封装基板的厚度更能降低生产成本。

Description

单层线路式封装基板及制法、单层线路式封装结构及制法
技术领域
本发明涉及一种封装基板及其制法、封装结构及其制法，尤指一种不具核心层的封装基板与封装结构。
背景技术
随着电子产业的蓬勃发展，许多高阶电子产品都逐渐朝往轻、薄、短、小等高集积度方向发展，且随着封装技术的演进，芯片的封装技术也越来越多样化，半导体封装件的尺寸或体积也随之不断缩小，藉以使该半导体封装件达到轻薄短小的目的。
一般封装基板的结构由堆栈的铜层与绝缘层所组成，图1所示者为现有封装结构的剖视示意图。
如图1所示，现有封装结构包括：核心层10；形成于核心层10表面的第一线路层11与第二线路层13；导电孔15，其贯穿该核心层10，以电性连接该第一线路层11与第二线路层13；第一绝缘层12与第二绝缘层14，其分别形成于该第一线路层11与第二线路层13上，并外露出部分该第一线路层11与第二线路层13；以及半导体组件31，其具有用于电性连接该第一线路层11的焊垫310。
然而，现有封装结构所用的封装基板1(包括：第一线路层11、第一绝缘层12、第二线路层13、第二绝缘层14、导电孔15)中，通常具有至少二层的线路层，并藉该导电孔电性连接该第一线路层与第二线路层。
然而，导电孔必须透过机械钻孔或激光钻孔于该核心层上形成贯穿该核心层的通孔后，是以，于该贯穿的通孔中电镀铜，更增加制程的复杂度。
此外，现有封装结构中所用的基板具有核心层，并于核心层上形成导电孔后，于该核心层上下表面形成增层线路，通常而言，该核心层具有至少两层的线路层。因此，使基板厚度难以降低。在基板厚度难以降低的情况下，整体封装结构的厚度也难以有效的降低。
但随着电子产品微小化、薄型化的需求增加，对于薄型基板的需求也日益增加。因此，如何降低基板厚度，遂使整体封装结构的厚度降低，实为业界迫切待开发的方向。
发明内容
鉴于上述现有技术的缺失，本发明提供一种单层线路式封装基板及其制法、单层线路式封装结构及其制法，本发明的封装基板不具有核心层，得以降低整体封装基板的厚度更能降低生产成本。
本发明的封装基板的制法包括：于一承载件上形成具有相对的第一表面与第二表面的线路层；于该承载件与线路层上形成介电体，该介电体具有相对的第一侧与该线路层的第二表面同侧的第二侧，且该介电体的第一侧具有外露出部分该线路层的第一开口；以及移除该承载件，以外露出该介电体的第二侧与该线路层的第二表面。
本发明还提供一种封装基板，包括：具有相对的第一表面与定义有多个电性连接区与电极区的第二表面线路层；以及具有相对的第一侧与该线路层的第二表面同侧的第二侧的介电体，该第一侧具有外露出部分该线路层的第一开口。
于本发明的封装基板及其制法的一实施例中，于由前所述的制法所制得的封装基板中，该介电体的第二侧与该线路层的第二表面共平面。
本发明再提供一种封装结构的制法，包括：提供具有相对的第一侧与第二侧的介电体，该介电体中嵌埋有具有相对的第一表面与第二表面的单一线路层，其中，该介电体的第二侧与该线路层的第二表面同侧，该第一侧具有外露出部分该线路层的第一开口；以及于该介电体的第二侧设置半导体组件，以电性连接至该线路层的第二表面。
本发明又提供一种封装结构，包括：如前所述的单层线路式封装基板；以及半导体组件，其设置于该介电体的第二侧，并电性连接至该线路层的第二表面。
于本发明的封装结构及其制法的一实施例中，该介电体的第二侧与该线路层的第二表面共平面。
于本发明的封装基板的制法的一实施方式中，该介电体的第一开口以曝光显影方式形成。
于本发明的封装基板的制法的一实施方式中，还包括于形成该第一开口时，于该线路层的第一表面形成有对应该第一开口的第二开口。于前述封装基板中，该线路层的第一表面具有对应该第一开口的第二开口。于本发明的封装结构及其制法的一实施方式中，该线路层的第一表面形成有对应该第一开口的第二开口。
于本发明的封装基板或封装结构中，形成该介电体的材质为感光型介电材料。
于本发明的封装结构的一实施方式中，该半导体组件具有多个导电凸块，以藉之电性连接至该线路层之第二表面。
于本发明之封装结构的另一实施方式中，还包括于设置半导体组件后，在该介电体上形成封装胶体，使该半导体组件包覆于该封装胶体中。于前述封装结构中，还包括形成于该介电体上的封装胶体，使该半导体组件包覆于该封装胶体中。
于前述封装结构的又一实施方式中，还包括在该半导体组件与该介电体的第二侧之间填充底胶。于前述封装结构中，还包括填充于该半导体组件与该介电体的第二侧之间的底胶。
于前述封装结构的制法的再一实施方式中，该承载件上还形成有种子层，于前述封装基板及具有该封装基板的封装结构中还包括形成于该线路层的第二表面上的种子层。于前述实施方式中，还包括以蚀刻方式移除该种子层，并于该线路层的第一表面蚀刻形成对应该第一开口的第二开口。
由上可知，本发明的封装基板仅具有一层线路层，并藉由该线路层的第一表面与第二表面电性连接该半导体组件与后续设置的外部组件，即能藉由一层线路层达到线路重布、连接半导体组件与外部组件的功效。
此外，本发明为一种不具有核心层的封装基板，因此得以降低整体封装基板的厚度，进而应用于厚度较小的电子产品。
此外，本发明毋须形成供电镀制作导电路径的贯穿的通孔，可简化制程的复杂度。又，当本发明的介电体材料可使用感光型封装材料时，藉由感光型封装材料同时具有光阻与封装的特性，而无需另外使用光阻剂，得以简化制程。
另外，当本发明的介电体材料使用感光型封装材料时，得以藉由图案化该感光型介电材料来制作线路、通孔，亦或是介电体的开口，得以在不需使用机械钻孔或激光钻孔的情况下，达到细线路的需求，遂增加布线密集度。
附图说明
图1为现有封装结构的剖视图；
图2A至图2D为显示本发明封装基板的制法示意图；以及
图3A至图3D为显示本发明封装结构的制法示意图，其中，图3C’为图3C的另一实施例。
主要组件符号说明
1、2封装基板
3封装结构
10核心层
11第一线路层
12第一绝缘层
13第二线路层
14第二绝缘层
15导电孔
20承载件
201种子层
21线路层
21a第一表面
21b第二表面
210电性连接区
211电路区
212电极区
212a第二开口
22介电体
22a第一侧
22b第二侧
22c第一开口
30导电凸块
31半导体组件
310焊垫
32封装胶体
33导电组件
34底胶。
具体实施方式
以下藉由特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明也可藉由其它不同的具体实例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的精神下进行各种修饰与变更。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、“侧”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
请参阅图2A至图2D为显示本发明封装基板的制法示意图。
如图2A所示，于一承载件20上形成具有相对的第一表面21a与第二表面21b的线路层21。
于本实施例中，该线路层21定义有多个电性连接区210、电极区212与电路区211，形成该线路层21的材料为铜。于本实施例中，该承载件20上还形成有种子层201。
于本发明的封装基板的制法中，对于该承载件20的材质并未有特殊限制，仅需为容易移除的材料即可，形成该线路层21的方法也可使用一般图案化的布线方法即可。
如图2B所示，于该承载件20与线路层21上形成介电体22，该介电体22具有相对的第一侧22a与该线路层21的第二表面21b同侧的第二侧22b，且该介电体22的第一侧22a具有外露出部分该线路层21的第一开口22c。
于本发明封装基板的制法中，可先形成介电体22再于该介电体22的第一侧22a以机械钻孔或激光钻孔形成该第一开口22c。于本实施例中，该第一开口22c外露出该线路层21的第一表面21a的电极区212。其中，形成该介电体22的材质为模压树脂(moldingcompound)或预浸材(prepreg)。
于本实施例中，形成该介电体22的材料也可为感光型介电材料(Photo-ImageableDielectric，PID)，因此，可使用曝光显影方式形成该第一开口22c，且该第一开口22c外露出部分该线路层21的第一表面21a。
于本发明的封装基板的制法中，对于所使用的感光型介电材料并未有特殊限制，可依制程不同使用正型感光型介电材料或负型感光型介电材料，以负型感光型介电材料为例，该感光型介电材料形成于该承载件20上，并使用光罩遮盖住欲形成第一开口22c的位置，并曝光固化(通常是使用紫外光固化(UVCuring))该感光型介电材料接着移除该未经曝光固化的感光型介电材料而得到具有第一开口22c的介电体22。于本实施例中对于移除该未经曝光固化的感光型介电材料的方法并未有特殊限制，仅需使用一般移除光阻剂的方法即可。
如图2C所示，移除该承载件20，以外露出该种子层201。
由于本发明的封装基板2的制法中，是先将该线路层21形成于承载件20(如图2B所示)上，再于该承载件20上形成介电体22覆盖该线路层21，因此，于本发明的封装基板中，该介电体22的第二侧22b与该线路层21的第二表面21b为共平面，也就是，该第二侧22b与第二表面21b齐平。
如图2D所示，蚀刻移除该种子层201，以外露出该介电体22的第二侧22b与该线路层21的第二表面21b，得到本发明的封装基板2。其中，于本发明的封装结构的制法中，也可于移除该种子层201的同时一并蚀刻形成该第二开口212a。
于本实施例中，还包括蚀刻该第一开口22c所外露出的部分该电极区212上形成第二开口212a，使后续设置的导电组件与该线路层21的电极区212具有良好的结合效果，提升本发明的封装基板2的可靠度。
另外，于本发明封装基板的制法中，倘若当该第一开口22c为以机械钻孔或激光钻孔所形成者，则该第二开口212a是于形成该第一开口22c时同时形成。
请参阅图2D，本发明的封装基板2包括：具有相对的第一表面21a与第二表面21b的线路层21；以及具有相对的第一侧22a与第二侧22b的介电体22，该第一侧22a具有外露出部分该线路层21的第一开口22c，且该线路层21的第二表面21b与该介电体22的第二侧22b为同侧。
于本实施例中，该线路层21定义有多个电性连接区210、电极区212与电路区211，且该线路层21的第二表面21b外露于该介电体22的第二侧22b，也就是，该电性连接区210、电极区212与电路区211皆外露于该介电体22的第二侧22b，且该线路层21的第二表面21b与该介电体22的第二侧22b共平面。
此外，于本发明的封装基板中，该介电体22中仅具有一层线路层21。
参阅图3A至图3D为显示本发明封装结构的制法示意图。
如图3A所示，提供嵌埋有一线路层21的介电体22，该介电体22具有相对的第一侧22a与第二侧22b，该第一侧22a具有外露出部分该线路层21的第一开口22c，该线路层21定义有多个电性连接区210与电极区212，该介电体22的第二侧22b外露出该线路层21的电性连接区210与电极区212。
于本实施例中，该线路层21定义有多个电性连接区210、电极区212与电路区211。
如图3B所示，设置半导体组件31，该半导体组件31电性连接该线路层21。
于本实施例中，该半导体组件31藉由该导电凸块30电性连接该线路层21的电性连接区210，藉此电性连接至该线路层21，且该电极区212外露于该介电体22的第一开口22c。于本实施例中，该半导体组件31具有用于电性连接该等导电凸块30的焊垫310。
如图3C所示，于该介电体22上形成封装胶体32，使该半导体组件31包覆于该封装胶体32中。
于本实施例中，于该介电体22的第二表面22b上形成该封装胶体32，而形成该封装胶体32的方法为依据现有制程即能完成者，于此便不再赘述。于另一实施例中，在该半导体组件与该介电体的第二侧之间填充底胶34，如图3C’所示。
如图3D所示，于该介电体22的第一开口22c中形成导电组件33。
于本实施例中，该封装结构还包括形成于该第一开口22c中用于电性连接后续设置的外接组件的导电组件33，且该导电组件33直接与该线路层21中的电极区212接触并电性连接。
请参阅图3D，本发明的封装结构3包括：具有相对的第一表面21a与第二表面21b的线路层21，该线路层的第二表面21b定义有多个电性连接区210与电极区212；形成于该线路层21上具有相对的第一侧22a与第二侧22b的介电体22，该线路层21嵌埋于该介电体22中，该介电体22的第一侧22a与该线路层的第一表面21a为同侧，且该介电体22的第二侧22b外露出该线路层21的第二表面21b，其中，该第一侧具有外露出部分该线路层21的第一开口22c；以及半导体组件31，其设置于该介电体22的第二侧22b，且该半导体组件31电性连接该线路层21。
于本实施例中，该线路层21定义有多个电性连接区210、电路区211与电极区212，且该半导体组件31藉由该导电凸块30电性连接该电性连接区210，以使该半导体组件31电性连接至该线路层21。
由上可知，本发明的封装基板及封装结构无需额外设置核心层，能有效降低整体封装基板与封装结构的厚度，且本发明的封装基板仅具一层线路层，更无需藉由导电孔导通形成于核心层两侧的线路层，能大幅降低整体封装基板与封装结构的厚度。
此外，当本发明的介电体以感光型介电材料所构成时，更藉由该感光型介电材料形成介电体的开口，无需使用机械钻孔或激光钻孔的制程，得以有效简化制程并降低整体生产成本。
另外，本发明更利用感光型介电体同时具有光阻特性与绝缘封装特性，而得以无需另外使用光阻，进而达到简化制程的效果。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (24)

1.一种单层线路式封装基板的制法，其特征在于，包括：
于一承载件上形成具有相对的第一表面与第二表面的线路层，其中，该第二表面接触该承载件；
于该承载件上形成介电体，该介电体具有相对的第一侧与该线路层的第二表面同侧的第二侧，且该介电体的第一侧具有外露出部分该线路层的第一开口；以及
移除该承载件，以外露出该介电体的第二侧及该线路层的第二表面。
2.根据权利要求1所述的单层线路式封装基板的制法，其特征在于，该制法还包括于形成该第一开口时，于该线路层的第一表面形成有对应该第一开口的第二开口。
3.根据权利要求1所述的单层线路式封装基板的制法，其特征在于，形成该介电体的材质为感光型介电材料。
4.根据权利要求3所述的单层线路式封装基板的制法，其特征在于，该介电体的第一开口以曝光显影方式形成。
5.根据权利要求1所述的单层线路式封装基板的制法，其特征在于，该介电体的第二侧与该线路层的第二表面共平面。
6.根据权利要求1所述的单层线路式封装基板的制法，其特征在于，该承载件上还形成有种子层。
7.根据权利要求6所述的单层线路式封装基板的制法，其特征在于，该制法还包括以蚀刻方式移除该种子层，并于该线路层的第一表面蚀刻形成对应该第一开口的第二开口。
8.一种封装结构的制法，其特征在于，该制法包括：
提供具有相对的第一侧与第二侧的介电体，该介电体中嵌埋有具有相对的第一表面与第二表面的单一线路层，其中，该介电体的第二侧与该线路层的第二表面同侧，该第一侧具有外露出部分该线路层的第一开口；以及
于该介电体的第二侧设置半导体组件，以电性连接至该线路层的第二表面。
9.根据权利要求8所述的封装结构的制法，其特征在于，该线路层的第一表面形成有对应该第一开口的第二开口。
10.根据权利要求8所述的封装结构的制法，其特征在于，该半导体组件具有多个导电凸块，以藉之电性连接至该线路层的第二表面。
11.根据权利要求8所述的封装结构的制法，其特征在于，该制法还包括于该介电体上形成封装胶体，使该半导体组件包覆于该封装胶体中。
12.根据权利要求8所述的封装结构的制法，其特征在于，该制法还包括在该半导体组件与该介电体的第二侧之间填充底胶。
13.根据权利要求8所述的封装结构的制法，其特征在于，形成该介电体的材质为感光型介电材料。
14.根据权利要求8所述的封装结构的制法，其特征在于，该介电体的第二侧与该线路层的第二表面共平面。
15.一种单层线路式封装基板，其特征在于，包括：
线路层，其具有相对的第一表面与第二表面；以及
介电体，其具有相对的第一侧与该线路层的第二表面同侧的第二侧，该第一侧具有外露出部分该线路层的第一开口。
16.根据权利要求15所述的单层线路式封装基板，其特征在于，该线路层的第一表面形成有对应该第一开口的第二开口。
17.根据权利要求15所述的单层线路式封装基板，其特征在于，该介电体的材质为感光型介电材料。
18.根据权利要求15所述的单层线路式封装基板，其特征在于，该介电体的第二侧与该线路层的第二表面共平面。
19.一种封装结构，其包括：
根据权利要求15的单层线路式封装基板；以及
半导体组件，其设置于该介电体的第二侧，并电性连接至该线路层的第二表面。
20.根据权利要求19所述的封装结构，其特征在于，该线路层的第一表面形成有对应该第一开口的第二开口。
21.根据权利要求19所述的封装结构，其特征在于，该半导体组件具有多个导电凸块，以藉之电性连接至该线路层的第二表面。
22.根据权利要求19所述的封装结构，其特征在于，该封装结构还包括封装胶体，其形成于该介电体上，使该半导体组件包覆于该封装胶体中。
23.根据权利要求21所述的封装结构，其特征在于，该封装结构还包括底胶，其填充于该半导体组件与该介电体的第二侧之间。
24.根据权利要求19所述的封装结构，其特征在于，该介电体的材质为感光型介电材料。
CN201410794500.7A 2014-12-04 2014-12-18 单层线路式封装基板及制法、单层线路式封装结构及制法 Pending CN105762132A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103142114 2014-12-04
TW103142114A TWI550744B (zh) 2014-12-04 2014-12-04 單層線路式封裝基板及其製法、單層線路式封裝結構及其製法

Publications (1)

Publication Number Publication Date
CN105762132A true CN105762132A (zh) 2016-07-13

Family

ID=56094988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410794500.7A Pending CN105762132A (zh) 2014-12-04 2014-12-18 单层线路式封装基板及制法、单层线路式封装结构及制法

Country Status (3)

Country Link
US (2) US9735080B2 (zh)
CN (1) CN105762132A (zh)
TW (1) TWI550744B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106971994A (zh) * 2017-03-01 2017-07-21 江苏长电科技股份有限公司 一种单层板封装结构及其工艺方法
CN109585408A (zh) * 2017-09-29 2019-04-05 矽品精密工业股份有限公司 基板结构及其制法
CN111627867A (zh) * 2019-02-28 2020-09-04 富泰华工业（深圳）有限公司 芯片封装结构及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI559829B (zh) 2014-10-22 2016-11-21 矽品精密工業股份有限公司 封裝結構及其製法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1532907A (zh) * 2003-03-20 2004-09-29 精工爱普生株式会社 半导体晶片、半导体装置及其制造方法、电路基板及电子机器
TW201248814A (en) * 2011-05-24 2012-12-01 Unimicron Technology Corp Coreless package substrate and method of making same
US20130083503A1 (en) * 2011-09-30 2013-04-04 Unimicron Technology Corporation Packaging substrate having a holder, method of fabricating the packaging substrate, package structure having a holder, and method of fabricating the package structure
CN103985700A (zh) * 2013-02-07 2014-08-13 矽品精密工业股份有限公司 封装结构的联机构件及其制法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1793421A3 (en) * 1996-10-08 2007-08-01 Hitachi Chemical Co., Ltd. Semiconductor device, substrate for mounting a semiconductor chip, process for their production, adhesive, and double-sided adhesive film
KR100601506B1 (ko) * 2004-08-24 2006-07-19 삼성전기주식회사 양극 산화에 의한 미세 회로패턴이 형성된 패키지 기판의제조 방법
TWI281737B (en) * 2005-12-13 2007-05-21 Via Tech Inc Chip package and coreless package substrate thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1532907A (zh) * 2003-03-20 2004-09-29 精工爱普生株式会社 半导体晶片、半导体装置及其制造方法、电路基板及电子机器
TW201248814A (en) * 2011-05-24 2012-12-01 Unimicron Technology Corp Coreless package substrate and method of making same
US20130083503A1 (en) * 2011-09-30 2013-04-04 Unimicron Technology Corporation Packaging substrate having a holder, method of fabricating the packaging substrate, package structure having a holder, and method of fabricating the package structure
CN103985700A (zh) * 2013-02-07 2014-08-13 矽品精密工业股份有限公司 封装结构的联机构件及其制法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106971994A (zh) * 2017-03-01 2017-07-21 江苏长电科技股份有限公司 一种单层板封装结构及其工艺方法
CN109585408A (zh) * 2017-09-29 2019-04-05 矽品精密工业股份有限公司 基板结构及其制法
CN111627867A (zh) * 2019-02-28 2020-09-04 富泰华工业（深圳）有限公司 芯片封装结构及其制作方法

Also Published As

Publication number Publication date
US20170309537A1 (en) 2017-10-26
US9735080B2 (en) 2017-08-15
TW201622025A (zh) 2016-06-16
US20160163621A1 (en) 2016-06-09
TWI550744B (zh) 2016-09-21
US10068842B2 (en) 2018-09-04

Similar Documents

Publication Publication Date Title
CN105321902B (zh) 封装结构及其制法
CN102456636B (zh) 嵌入式芯片的封装件的制造方法
CN106024754A (zh) 半导体封装组件
JP2011238767A5 (zh)
US10096567B2 (en) Package substrate and package
CN105762132A (zh) 单层线路式封装基板及制法、单层线路式封装结构及制法
CN105489565B (zh) 嵌埋元件的封装结构及其制法
CN105870023A (zh) 封装结构及其制法
TWI570816B (zh) 封裝結構及其製法
CN105514053B (zh) 半导体封装件及其制法
TW201618247A (zh) 封裝結構及其製法
CN105374692A (zh) 封装基板及其制法
CN103579173A (zh) 半导体封装件及其制法
CN105304583B (zh) 封装结构的制法
CN105428380B (zh) 一种传感器封装片的制作工艺
CN105428326A (zh) 封装结构及其制法
CN104576402B (zh) 封装载板及其制作方法
TWI627877B (zh) 配線基板及其製造方法
CN106298728A (zh) 封装结构及其制法
CN102945840A (zh) 半导体芯片封装结构及封装方法
CN102956547A (zh) 半导体封装结构及其制作方法
CN202977412U (zh) 半导体芯片封装结构
KR101613115B1 (ko) 적층형 반도체 패키지 제조방법
CN103096630A (zh) 设置有金属柱的电路板的制造方法和由此制造的电路板
CN107039389B (zh) 封装基板与其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160713

RJ01 Rejection of invention patent application after publication