CN105374692A - 封装基板及其制法 - Google Patents
封装基板及其制法 Download PDFInfo
- Publication number
- CN105374692A CN105374692A CN201410538401.2A CN201410538401A CN105374692A CN 105374692 A CN105374692 A CN 105374692A CN 201410538401 A CN201410538401 A CN 201410538401A CN 105374692 A CN105374692 A CN 105374692A
- Authority
- CN
- China
- Prior art keywords
- type dielectric
- dielectric layer
- photosensitive type
- packaging
- base plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000000758 substrate Substances 0.000 title abstract description 6
- 238000004806 packaging method and process Methods 0.000 claims description 57
- 239000013078 crystal Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000000016 photochemical curing Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 117
- 239000003989 dielectric material Substances 0.000 description 23
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 18
- 229910052802 copper Inorganic materials 0.000 description 18
- 239000010949 copper Substances 0.000 description 18
- 238000012545 processing Methods 0.000 description 11
- 239000011241 protective layer Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000005553 drilling Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000001723 curing Methods 0.000 description 6
- 238000003825 pressing Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000011152 fibreglass Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000011536 re-plating Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Formation Of Insulating Films (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
一种封装基板及其制法，该制法包括：提供具有相对的第一表面与第二表面的第一感光型介电层；于该第一感光型介电层中形成多个贯穿该第一表面与第二表面的导电柱；以及于该第一感光型介电层的第一表面形成电性连接该导电柱的线路层，本发明藉由使用感光型介电层而得以简化制程并降低生产成本。
Description
技术领域
本发明有关一种封装基板及其制法，尤指一种使用感光型介电材料的封装基板及其制法。
背景技术
随着电子产业的蓬勃发展，许多高阶电子产品都逐渐朝往轻、薄、短、小等高集积度方向发展，且随着封装技术的演进，晶片的封装技术也越来越多样化，半导体封装件的尺寸或体积也随之不断缩小，藉以使该半导体封装件达到轻薄短小的目的。
一般封装基板的结构由堆迭的铜层与玻纤层(材质为FR-X,CEM-X)所组成，通常而言，要制作封装基板的导电通孔或导电盲孔有下列两种方式：第一种方式先对第一层玻纤层进行机械钻孔或激光钻孔，再电镀出导电盲孔，接着压合铜层，并将该铜层图案化为线路，再重复压合玻纤层、钻孔、电镀铜等步骤，而制得层迭的封装基板。第二种方式先堆迭玻纤层与铜层，再用机械钻孔贯穿全部该玻纤层与铜层，之后电镀出导电通孔。
图1A至图1H所示者为现有的封装基板的制法的剖视图。
如图1A所示，提供一核心板10，并以机械钻孔或激光钻孔形成通孔100。
再于该通孔100中电镀铜以形成导电柱13，如图1B所示。
接着，压合未经图案化的铜层，并经蚀刻图案化步骤以形成线路层11，如图1C所示。
如图1D所示，于该核心板10上压合整包覆该线路层11的介电层12(材质如，玻璃纤维材料)，并于该介电层12上压合未经图案化的铜层15，并于该铜层15上形成光阻剂，再经曝光显影移除未为光硬化的光阻剂，而得到外露出部分该铜层15的光阻层14。
如图1E所示，蚀刻去除未为该光阻层14所覆盖的该铜层15，得到经图案化的铜层15，并移除该光阻层14。
再于经图案化的该铜层15上形成阻焊层16，如图1F所示。
如图1G所示，以机械钻孔或激光钻孔形成外露出部分该铜层15的阻焊层开口16a。
如图1H所示，于该阻焊层开口16a中形成导电元件17。
然而，上述封装基板的制法须先于核心板上形成未经图案化的铜层，接着于该铜层上形成经图案化的光阻层后，才可将该铜层图案化。
此外，上述制作方式是使用机械钻孔或激光钻孔，机械钻孔虽然可以一次贯穿，具有节省工时的功效；惟，机械贯孔只能适用在尺寸大于100μm以上的孔径，因此若欲制作高密度布线产品或小于100μm的孔径，则必须使用激光钻孔。
激光钻孔虽有可以制作较小孔径的优点，但是激光钻孔的费用昂贵，故一般制作基板时，都会尽量避免使用激光钻孔制程。
但随着电子产品微小化的需求增加，小孔径的需求也日益增加，因此，如何以较低成本实现具有小孔径孔洞的封装基板，实为业界迫切待开发的方向。
发明内容
鉴于上述现有技术的缺失，本发明提供一种封装基板及其制法，以简化制程并降低生产成本。
本发明的封装基板的制法，包括：提供具有相对的第一表面与第二表面的第一感光型介电层；于该第一感光型介电层中形成多个贯穿该第一表面与第二表面的导电柱；以及于该第一感光型介电层的第一表面形成电性连接该导电柱的线路层。
本发明还提供一种封装基板，包括：具有相对的第一表面与第二表面的第一感光型介电层；多个贯穿该第一表面与第二表面的导电柱，且该导电柱具有外露于该第二表面的端面；以及形成于该第一感光型介电层的第一表面上的线路层，且该线路层电性连接该导电柱。
于本发明的封装基板的制法的一实施方式中，提供该第一感光型介电层与形成多个该导电柱的步骤包括：于一离型件上形成具有外露部分该离型件的多个开孔的第一感光型介电层；于该等开孔中形成导电材料，以得到多个该导电柱；以及于形成该线路层之后，移除该离型件。
于本发明的封装基板的制法的一实施方式中，形成该线路层的步骤包括：于该第一感光型介电层上形成具有外露出部分该第一感光型介电层或导电柱的开口的经图案化的第二感光型介电层；以及于该开口中形成导电材料，以得到该线路层。
于前述本发明的封装基板中，还包括形成于该第一感光型介电层的第一表面上未形成有该线路层的区域的第二感光型介电层。
于本发明的封装基板的制法的一实施方式中，形成经图案化的该第二感光型介电层的步骤包括：于该第一感光型介电层上形成整覆盖于该第一感光型介电层的第二感光型介电层；以及以曝光制程图案化该第二感光型介电层。
于本发明的封装基板的制法的一实施方式中，于形成该第一感光型介电层前，还包括于该离型件上形成晶种层，该第一感光型介电层形成于该晶种层上，且于移除该离型件之后，移除非位于该导电柱上的该晶种层。
由前述制法所制得的封装基板中，该封装基板还包括形成于该导电柱的端面上的晶种层。
于前述本发明的封装基板及其制法中，于形成该线路层之后，还包括于该导电柱外露于该第二表面的端面上形成导电凸块，且该导电凸块电性连接至该线路层。
于本发明的封装基板及其制法的一实施方式中，该第一感光型介电层的材质为光固化材料。
于本发明的封装基板及其制法的又一实施方式中，还包括于前述的封装基板上设置并电性连接半导体元件。
由上可知，本发明藉由使用同时具有光阻与封装的特性的感光型封装材料，而无需另外使用光阻剂，达到简化制程的效果。
此外，本发明藉由图案化感光型介电层来制作线路，得以在不需使用机械钻孔或激光钻孔的情况下，达到细线路的需求，遂增加布线密集度。
此外，由于本案所提供的封装基板的制法不需使用激光钻孔，更能简化制程，达到降低生产成本的功效。
另外，本案为一种不具有核心板的封装基板，因此得以降低整体封装基板的厚度，进而应用于厚度较小的电子产品。
附图说明
图1A至图1H为现有封装基板的制法的示意图；
图2A至图2J为显示本发明封装基板的制法的示意图，其中，图2A’为图2A的另一实施例，图2I’为图2I的另一实施例；以及
图3为显示本发明封装基板的又一实施例的剖视图。
符号说明
10核心板
100通孔
11线路层
12介电层
13导电柱
14光阻层
15铜层
16阻焊层
16a阻焊层开口
17导电元件
20离型件
21晶种层
3封装基板
30第一感光型介电层
30’第一感光型介电材料
30a第一表面
30b第二表面
30c开孔
31导电柱
31a端面
32第二感光型介电层
32’第二感光型介电材料
32a第二开口
33线路层
34绝缘保护层
34a第一开口
34b第三开口
35导电凸块
40半导体元件
401焊球
50光罩。
具体实施方式
以下藉由特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明也可藉由其他不同的具体实例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的精神下进行各种修饰与变更。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本创作所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如「上」、「第一」、「第二」、「端面」等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本创作可实施的范畴。
请参阅图2A至图2J为显示本发明封装基板的制法的剖视图。
如图2A所示，于一离型件20上形成第一感光型介电材料30’。
于本实施例中，以表面形成有金属层(例如，铜、)的承载板(如，钢板、硅、玻璃承载板)做为离型件20。本实施例的第一感光型介电材料30’以负型感光型介电材料为例，该第一感光型介电材料30’形成于整该离型件20上，并使用光罩50遮盖住欲形成盲孔、埋孔或贯孔的位置，并曝光固化(通常使用紫外光固化(UVCuring))该第一感光型介电材料30’。
另外，于一实施例中，该离型件20上复可形成有晶种层21，如第2A’图所示。于本实施例中，对于该晶种层21的材质并未有特殊限制，仅需为可被蚀刻图案化的金属即可。
如图2B所示，移除未经曝光固化的该第一感光型介电材料30’，以得到具有外露出部分该离型件20的多个开孔30c的第一感光型介电层30，该第一感光型介电层30具有相对的第一表面30a与第二表面30b，且该第二表面30b连接该离型件20。
于本实施例中对于移除该未经曝光固化的该第一感光型介电材料30’的方法并未有特殊限制，仅需使用一般移除光阻剂的方法即可。
如图2C所示，于该等开孔30c中填充导电材料以形成导电柱31。
如图2D所示，于该第一感光型介电层30上形成第二感光型介电材料32’。
本实施例的第二感光型介电材料32’为光固化材料，且于本实施例中，该第二感光型介电材料32’以负型感光型介电材料做示例性说明，该第二感光型介电材料32’形成于整该第一感光型介电层30与导电柱31上，并使用光罩50遮盖住欲形成线路的位置，再曝光固化该第二感光型介电材料32’。
如图2E所示，移除未经曝光固化的该第二感光型介电材料32’，而得到第二感光型介电层32，且该第二感光型介电层32具有外露出部分该第一感光型介电层30或导电柱31的第二开口32a。
于本实施例中，藉由曝光显影制程配合光罩50(如图2D所示)的设计，以得到经图案化的感光型介电层32。此外，本实施例对于移除未经曝光固化的该第二感光型介电材料32’的方法并未有特殊限制，仅需使用一般移除光阻剂的方法即可。
如图2F所示，于该第二感光型介电层32的第二开口32a中填充导电材料以形成电性连接该导电柱31的线路层33。
于本实施例中，以曝光显影方式图案化该第二感光型介电层32，再于该第二开口32a中填充导电材料，而可直接于该第一感光型介电层30上形成该线路层33，且由于本案使用同时具有光阻及封装特性的感光型介电材料，因此于形成该线路层33后不需进行移除该等感光型介电材料与压合封装胶体等制程，而得以简化制程，有效减少生产所需的步骤。
如图2G所示，于该线路层33上形成具有外露出部份该线路层33的第一开口34a的绝缘保护层34，该绝缘保护层34为例如防焊层。
于本实施例中，于该线路层33上形成该绝缘保护层34的方法为依据现有制程即能完成者，于此便不再赘述。
如图2H所示，移除该离型件20，得到二本发明的封装基板3。本发明的封装基板3包括：具有相对的第一表面30a与第二表面30b的第一感光型介电层30；多个贯穿该第一表面30a与第二表面30b的导电柱31，且该导电柱31具有外露于该第二表面30b的端面31a；形成于该第一感光型介电层30的第一表面30a上的线路层33，且该线路层33电性连接该导电柱；以及形成于该线路层33上的绝缘保护层34，且该绝缘保护层34具有外露出部分该线路层33的第一开口34a。
于本实施例中，该封装基板3复包括形成于该第一感光型介电层30的第一表面30a上的第二感光型介电层32，该第二感光型介电层32形成于该第一表面30a上未形成有该线路层33的区域。
如图2I所示，于该导电柱31的端面31a上形成导电凸块35，且该导电凸块35藉由该导电柱31电性连接至该线路层33。
如图2I’所示，若如图2A’所示地形成有该晶种层21，则此时还包括形成于该导电柱31的端面31a上的晶种层21，且该晶种层21夹置于该导电柱31与导电凸块35之间。于前揭实施例中，更藉由该晶种层21增加该导电柱31与导电凸块35间的电镀效果，遂能提升整体封装基板的可靠度。
如图2J所示，其接续图2I，于一实施例中，前述绝缘保护层34也形成于该第一感光型介电层30的第二表面30b上，该绝缘保护层34具有外露出部份该该导电凸块35的第三开口34b的绝缘保护层34，该绝缘保护层34为例如防焊层。
于本实施例中，于该第一感光型介电层30上形成该绝缘保护层34的方法为依据现有制程即能完成者，于此便不再赘述。
参阅图3，其接续图2I，本发明还包括于前述的封装基板3上设置并电性连接半导体元件40，以得到具有半导体元件40的封装基板。
于本实施例中，该封装基板，包括：具有相对的第一表面30a与第二表面30b的第一感光型介电层30；多个贯穿该第一表面30a与第二表面30b的导电柱31，且该导电柱31具有外露于该第二表面30b的端面31a；形成于该第一感光型介电层30的第一表面30a上的线路层33，且该线路层33电性连接该导电柱31；以及设置于该第一感光型介电层30的第二表面30b上的半导体元件40，且该半导体元件40藉焊球401电性连接该导电凸块35，并藉由该导电柱31电性连接至该线路层33。
由上可知，于本发明的封装基板及其制法中，藉由感光型介电材料形成埋孔、盲孔、贯孔或通孔，而无需使用机械钻孔或激光钻孔的制程；此外，该感光型介电材料不仅可用于进行孔的形成，也可藉由图案化该感光型介电材料形成线路层，以提升封装基板的布线密度；此外，本发明的封装基板无需额外设置核心板，可降低整体封装基板的厚度，更利用感光型介电层同时具有光阻特性与绝缘封装特性，而得以无需另外使用光阻，进而达到简化制程的效果。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。
Claims (13)
1.一种封装基板的制法，包括：
提供具有相对的第一表面与第二表面的第一感光型介电层；
于该第一感光型介电层中形成多个贯穿该第一表面与第二表面的导电柱；以及
于该第一感光型介电层的第一表面形成电性连接该导电柱的线路层。
2.如权利要求1所述的封装基板的制法，其特征为，提供该第一感光型介电层与形成多个该导电柱的步骤包括：
于一离型件上形成具有外露部分该离型件的多个开孔的第一感光型介电层；
于该等开孔中形成导电材料，以得到多个该导电柱；以及
于形成该线路层之后，移除该离型件。
3.如权利要求1所述的封装基板的制法，其特征为，形成该线路层的步骤包括：
于该第一感光型介电层上形成具有外露出部分该第一感光型介电层或导电柱的开口的经图案化的第二感光型介电层；以及
于该开口中形成导电材料，以得到该线路层。
4.如权利要求3所述的封装基板的制法，其特征为，形成经图案化的该第二感光型介电层的步骤包括：
于该第一感光型介电层上形成整覆盖于该第一感光型介电层的第二感光型介电层；以及
以曝光制程图案化该第二感光型介电层。
5.如权利要求1所述的封装基板的制法，其特征为，于形成该线路层之后，还包括于该导电柱外露于该第二表面的端面形成导电凸块，且该导电凸块电性连接至该线路层。
6.如权利要求2所述的封装基板的制法，其特征为，于形成该第一感光型介电层前，还包括于该离型件上形成晶种层，该第一感光型介电层形成于该晶种层上，且于移除该离型件之后，移除非位于该导电柱上的该晶种层。
7.如权利要求1所述的封装基板的制法，其特征为，该第一感光型介电层的材质为光固化材料。
8.如权利要求1所述的封装基板的制法，其特征为，该制法还包括于该封装基板上设置并电性连接半导体元件。
9.一种封装基板，包括：
第一感光型介电层，其具有相对的第一表面与第二表面；
多个导电柱，其贯穿该第一表面与第二表面，且具有外露于该第二表面的端面；以及
线路层，其形成于该第一感光型介电层的第一表面上，且电性连接该导电柱。
10.如权利要求9所述的封装基板，其特征为，该封装基板还包括第二感光型介电层，其形成于该第一感光型介电层的第一表面上未形成有该线路层的区域。
11.如权利要求9所述的封装基板，其特征为，该封装基板还包括导电凸块，其形成于该导电柱的端面，且该导电凸块电性连接至该线路层。
12.如权利要求9所述的封装基板，其特征为，该第一感光型介电层的材质为光固化材料。
13.如权利要求9所述的封装基板，其特征为，该封装基板还包括半导体元件，其设置并电性连接于该封装基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103129313 | 2014-08-26 | ||
| TW103129313A TWI556382B (zh) | 2014-08-26 | 2014-08-26 | 封裝基板及其製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105374692A true CN105374692A (zh) | 2016-03-02 |
Family
ID=55376771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410538401.2A Pending CN105374692A (zh) | 2014-08-26 | 2014-10-13 | 封装基板及其制法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105374692A (zh) |
| TW (1) | TWI556382B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9974166B2 (en) | 2016-07-19 | 2018-05-15 | Unimicron Technology Corp. | Circuit board and manufacturing method thereof |
| CN108231697A (zh) * | 2017-12-29 | 2018-06-29 | 通富微电子股份有限公司 | 用于芯片制造的光阻基板及芯片封装体 |
| CN108882562A (zh) * | 2017-05-10 | 2018-11-23 | 欣兴电子股份有限公司 | 线路板单元与其制作方法 |
| CN111863737A (zh) * | 2020-06-15 | 2020-10-30 | 珠海越亚半导体股份有限公司 | 一种嵌入式器件封装基板及其制造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI713842B (zh) * | 2018-05-10 | 2020-12-21 | 恆勁科技股份有限公司 | 覆晶封裝基板之製法及其結構 |
| TWI728410B (zh) | 2019-07-18 | 2021-05-21 | 欣興電子股份有限公司 | 電路板結構及其製作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1457089A (zh) * | 2002-05-09 | 2003-11-19 | 威盛电子股份有限公司 | 集成电路基板通孔的制造方法 |
| CN101924061A (zh) * | 2009-06-11 | 2010-12-22 | 戴维斯 | 集成电路金属层制程方法 |
| CN103681586A (zh) * | 2012-08-30 | 2014-03-26 | 欣兴电子股份有限公司 | 无核心封装基板及其制法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW573332B (en) * | 2002-11-29 | 2004-01-21 | Via Tech Inc | Lamination process and structure |
| TWM477045U (en) * | 2014-01-07 | 2014-04-21 | Lee-Sheng Yen | Package substrate |
-
2014
- 2014-08-26 TW TW103129313A patent/TWI556382B/zh active
- 2014-10-13 CN CN201410538401.2A patent/CN105374692A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1457089A (zh) * | 2002-05-09 | 2003-11-19 | 威盛电子股份有限公司 | 集成电路基板通孔的制造方法 |
| CN101924061A (zh) * | 2009-06-11 | 2010-12-22 | 戴维斯 | 集成电路金属层制程方法 |
| CN103681586A (zh) * | 2012-08-30 | 2014-03-26 | 欣兴电子股份有限公司 | 无核心封装基板及其制法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9974166B2 (en) | 2016-07-19 | 2018-05-15 | Unimicron Technology Corp. | Circuit board and manufacturing method thereof |
| CN108882562A (zh) * | 2017-05-10 | 2018-11-23 | 欣兴电子股份有限公司 | 线路板单元与其制作方法 |
| CN108882562B (zh) * | 2017-05-10 | 2020-11-10 | 欣兴电子股份有限公司 | 线路板单元与其制作方法 |
| CN108231697A (zh) * | 2017-12-29 | 2018-06-29 | 通富微电子股份有限公司 | 用于芯片制造的光阻基板及芯片封装体 |
| CN108231697B (zh) * | 2017-12-29 | 2020-02-18 | 通富微电子股份有限公司 | 用于芯片制造的光阻基板及芯片封装体 |
| CN111863737A (zh) * | 2020-06-15 | 2020-10-30 | 珠海越亚半导体股份有限公司 | 一种嵌入式器件封装基板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI556382B (zh) | 2016-11-01 |
| TW201608684A (zh) | 2016-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105374692A (zh) | 封装基板及其制法 | |
| US9646852B2 (en) | Manufacturing process for substrate structure having component-disposing area | |
| JP6208054B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| CN107851588B (zh) | 包括多个管芯的堆叠式封装(pop)结构 | |
| CN103731979A (zh) | 混合层压基板、其制造方法和封装基板 | |
| TWI513379B (zh) | 內埋元件的基板結構與其製造方法 | |
| CN101425512A (zh) | 堆叠半导体封装及其制造方法 | |
| JP2018073849A (ja) | 配線基板及びその製造方法と電子部品装置 | |
| CN102214628B (zh) | 封装基板及其制造方法 | |
| US9583433B2 (en) | Integrated device package comprising conductive sheet configured as an inductor in an encapsulation layer | |
| CN105489565B (zh) | 嵌埋元件的封装结构及其制法 | |
| JP2016042543A (ja) | 回路基板の形成方法 | |
| TWI244143B (en) | Process of plating through hole | |
| CN102593085A (zh) | 芯片封装结构以及芯片封装制程 | |
| CN109922600B (zh) | 线路板结构及其制作方法 | |
| CN105830213A (zh) | 包括凸块区域中的改善型通孔焊盘放置的基板 | |
| TWI309467B (en) | Substrate strip and substrate structure and method for manufacturing the same | |
| JP2016514909A (ja) | 酸化層を備える低コストインターポーザ | |
| TW202011557A (zh) | 具有內埋基板的線路載板及其製作方法與晶片封裝結構 | |
| CN113496983A (zh) | 半导体封装载板及其制法与半导体封装制程 | |
| CN105722299A (zh) | 中介基板及其制法 | |
| CN104392937A (zh) | 增加bbul封装中的i/o密度和降低层数的方法 | |
| KR102521788B1 (ko) | 딥 캐비티 구조의 다층 인쇄회로기판 제조 방법 | |
| TWI556695B (zh) | 電路板封裝結構及其製造方法 | |
| CN105428326A (zh) | 封装结构及其制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160302 |
|
| RJ01 | Rejection of invention patent application after publication |