CN108882562B - 线路板单元与其制作方法 - Google Patents
线路板单元与其制作方法 Download PDFInfo
- Publication number
- CN108882562B CN108882562B CN201710324178.5A CN201710324178A CN108882562B CN 108882562 B CN108882562 B CN 108882562B CN 201710324178 A CN201710324178 A CN 201710324178A CN 108882562 B CN108882562 B CN 108882562B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- circuit
- forming
- openings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明公开了一种线路板单元与其制作方法,线路板单元包含第一、第二介电层、第一、第二、第三线路层与多个第一、第二导通孔。第一介电层具有顶面与第一侧面。第一线路层设置于第一介电层中。第二介电层设置于第一介电层的顶面上,其中第二介电层具有底面与第二侧面,底面直接接触第一介电层的顶面,顶面与第一侧面的第一连接处和底面与第二侧面的第二连接处之间具有间距。第二线路层设置于第一介电层的顶面上与第二介电层中。第三线路层设置于第二介电层上。第一导通孔设置于第一介电层中且连接第一、第二线路层。第二导通孔设置于第二介电层中且连接第二、第三线路层。本发明可以同时降低工艺误差或降低制造成本。
Description
技术领域
本发明是有关于线路板单元与其制作方法。
背景技术
随着电子产业的蓬勃发展,电子产品也逐渐进入多功能、高性能的研发方向。为满足半导体元件高积集度(Integration)以及微型化(Miniaturization)的要求,线路板的各项要求也越来越高。举例来说,线路板上的导线(Trace)间距(Pitch)要求越来越小、线路板的厚度要求越来越薄,且线路板的外缘形状须配合产品的其他设计。
为了进一步改善线路板的各项特性,相关领域莫不费尽心思开发。如何能提供一种具有较佳特性的线路板,实属当前重要研发课题之一,也成为当前相关领域亟需改进的目标。
发明内容
本发明的一目的在于提供一种线路板单元与其制作方法,以降低工艺误差或降低制造成本。另外,线路板单元的外缘形状将可以为规则或不规则形状。
根据本发明一实施方式,一种线路板单元的制作方法包含以下步骤。首先,在承载板上形成线路层。然后,在线路层与承载板上形成第一介电层。再来,在第一介电层中形成多个第一开口与多个第一隔离道,其中第一开口裸露线路层,第一隔离道裸露承载板。接着,在第一线路层上与第一介电层中形成多个第一导通孔,且在第一介电层上与第一导通孔上形成第二线路层。然后,在第二线路层与第一介电层上形成第二介电层。再来,在第二介电层中形成多个第二开口与多个第二隔离道,其中第二开口裸露第二线路层,第二隔离道连通第一隔离道,因而裸露承载板。接着,在第二线路层上与第二介电层中形成多个第二导通孔,且在第二介电层上与第二导通孔上形成第三线路层。最后,移除承载板,且以第一隔离道与第二隔离道为分界而形成多个线路板单元。
在本发明的一个或多个实施方式中,在移除承载板的步骤中,对于设置于承载板与第一介电层之间的离型膜照射紫外线激光,因而使线路板单元脱离承载板。
在本发明的一个或多个实施方式中,在移除承载板的步骤中,紫外线激光为从承载板相对于线路板单元的一侧照射。
在本发明的一个或多个实施方式中,承载板的材质为玻璃或石英玻璃。
在本发明的一个或多个实施方式中,第一介电层的材质为光敏介电材。
在本发明的一个或多个实施方式中,第一隔离道为通过曝光显影而形成。
在本发明的一个或多个实施方式中,前述方法还包含在第一开口与第一隔离道形成后,烘烤第一介电层。
在本发明的一个或多个实施方式中,在形成第一导通孔与第二线路层的步骤中包含以下步骤。首先,在第一介电层上形成光阻,其中光阻覆盖第一隔离道。然后,在光阻中形成多个第三开口,其中部分第三开口裸露第一介电层,部分第三开口连通第一开口,因而裸露第一线路层。接着,在第一开口中形成第一导通孔,且在第三开口中形成第二线路层。最后,移除光阻层。
根据本发明另一实施方式,一种线路板单元包含第一介电层、第一线路层、第二介电层、第二线路层、第三线路层、多个第一导通孔以及多个第二导通孔。第一介电层具有至少一个顶面与至少一个第一侧面。第一线路层设置于第一介电层中。第二介电层设置于第一介电层的顶面上,其中第二介电层具有至少一个底面与至少一个第二侧面,底面直接接触第一介电层的顶面,第一介电层的顶面与第一侧面的第一连接处和第二介电层的底面与第二侧面的第二连接处之间具有间距。第二线路层设置于第一介电层的顶面上与第二介电层中。第三线路层设置于第二介电层上。第一导通孔设置于第一介电层中且连接第一线路层与第二线路层。第二导通孔设置于第二介电层中且连接第二线路层与第三线路层。
在本发明的一个或多个实施方式中,第一侧面与第二侧面没有互相连接。
通过形成第一隔离道与第二隔离道而分离形成多个线路板单元,因为第一隔离道与第二隔离道的形状可以依照光罩定义而决定,因此若从第一隔离道与第二隔离道的上方或者下方观察第一隔离道与第二隔离道,第一隔离道与第二隔离道的形状可以为直线且/或曲线所组成的不规则形状。于是,若从线路板单元的上方或者下方观察线路板单元,线路板单元的外缘形状将可以为规则形状(例如矩形)或者不规则形状(例如枫叶的形状),因而可以符合一些特殊的形状要求。
进一步来说,若使用铣刀工艺来切割形成线路板单元,因为铣刀刀体在切割时会磨损,所以在切割时会产生误差。通过利用曝光显影的方式形成隔离道,因为曝光显影的精度较高,因此将能有效降低误差,使整体误差小于±10微米或±20微米。另外,相较于使用激光烧蚀工艺来切割的方式,利用形成第一隔离道与第二隔离道而分离形成多个线路板单元的方式将能有效降低成本。
附图说明
图1A至图1N绘示依照本发明一实施方式的线路板单元的工艺各步骤的剖面示意图。
具体实施方式
以下将以附图公开本发明的多个实施方式,为明确说明起见,许多实务上的细节将在以下叙述中一并说明。然而,应了解到,这些实务上的细节不应用以限制本发明。也就是说,在本发明部分实施方式中,这些实务上的细节是非必要的。此外,为简化附图起见,一些公知惯用的结构与元件在附图中将以简单示意的方式绘示。
此外,相对词汇,如“下”或“底部”与“上”或“顶部”,用来描述文中在附图中所示的一个元件与另一个元件的关系。相对词汇是用来描述装置在附图中所描述之外的不同方位是可以被理解的。例如,如果一附图中的装置被翻转,元件将会被描述原为位于其它元件之“下”侧将被定向为位于其他元件之“上”侧。例示性的词汇“下”,根据附图的特定方位可以包含“下”和“上”两种方位。同样地,如果一附图中的装置被翻转,元件将会被描述原为位于其它元件之“下方”或“之下”将被定向为位于其他元件上之“上方”。例示性的词汇“下方”或“之下”,可以包含“上方”和“上方”两种方位。
图1A至图1N绘示依照本发明一实施方式的线路板单元100的工艺各步骤的剖面示意图。首先,如图1A所绘示,提供承载板101。具体而言,承载板101的材质可为玻璃或石英玻璃。
然后,在承载板101上形成离型膜102。具体而言,离型膜102的材质可为PE、PET、OPP或是复合型离型膜,如Cyclohexanone(环己酮)/Gamma-Butyrolactone(GBL,γ-丁内酯)或Formyldiethylamine(二乙基甲酰胺)/Propylene glycol monomethyl etheracetate(PGMEA,丙二醇甲基醚醋酸酯),离型膜102的形成方式可为涂布或层压(Lamination)。
如图1B所绘示,在离型膜102上(承载板101上方)形成种子层103。具体而言,种子层103的材质可为钛/铜。具体而言,种子层103的形成方法可为溅镀。
如图1C所绘示,在种子层103上(承载板101上方)形成光阻901。在本实施方式中,光阻901可为干膜(Dry Film),但并不限于此。在其他实施方式中,光阻901可为湿膜(WetFilm)。
如图1D所绘示,在光阻901中形成多个开口901o。开口901o裸露种子层103。具体而言,开口901o的形成方式为曝光显影。
如图1E所绘示,在开口901o中形成线路层111,因而使线路层111形成于种子层103上(承载板101上方)。具体而言,线路层111的材质可为铜。线路层111的形成方法可为电镀。
如图1F所绘示,移除光阻901。然后,如图1G所绘示,移除没有被线路层111覆盖的种子层103。
如图1H所绘示,在线路层111与离型膜102上(承载板101上方)形成介电层121。具体而言,介电层121的材质为光敏介电材(Photoimageable Dielectric,PID)。介电层121的形成方式可为层压(Lamination)。
如图1I所绘示,在介电层121中形成多个开口121o与多个隔离道121i。开口121o裸露线路层111,隔离道121i裸露离型膜102(或者裸露承载板101)。换句话说,隔离道121i贯穿介电层121,且隔离道121i将介电层121分离为没有互相连接的不同部分。具体而言,开口121o与隔离道121i的形成方式为曝光显影。另外,在形成开口121o与隔离道121i后,烘烤介电层121,以硬化介电层121。
隔离道121i的宽度可为约30微米至约80微米。或者,隔离道121i的宽度可为约80微米至约100微米。或者,隔离道121i的宽度可为约100微米至约120微米。隔离道121i的对位精度可为约±2微米。应了解到,以上所举的隔离道121i的具体实施方式仅为例示,并非用以限制本发明,本发明所属技术领域中的技术人员,应视实际需要,弹性选择隔离道121i的具体实施方式。
如图1J所绘示,在介电层121上形成光阻902,其中光阻902覆盖隔离道121i。在本实施方式中,光阻902可为干膜,因此光阻902基本上不会陷入隔离道121i中,但并不限于此。在其他实施方式中,光阻902可为湿膜。
然后,在光阻902中形成多个开口902o,其中部分开口902o裸露介电层121,部分开口902o连通开口121o,因而裸露线路层111。
如图1J与图1K所绘示,在开口121o中形成导通孔131,且在开口902o中形成线路层112。然后,移除光阻902。具体而言,线路层112与导通孔131的材质可为铜。线路层111与导通孔131的形成方法可为电镀,且线路层111与导通孔131可在同一电镀工艺中形成。另外,需要注意的是,在形成线路层112与导通孔131之前可以先形成种子层(未绘示),然后在移除光阻902之后移除没有被线路层112覆盖的种子层(未绘示)。
如图1L所绘示,在线路层112与介电层121上形成介电层122。具体而言,介电层122的材质为光敏介电材。介电层122的形成方式可为层压。
然后,在介电层121中形成多个开口122o与多个隔离道122i,其中开口122o裸露线路层112,隔离道122i连通隔离道121i,因而裸露离型膜102(或者裸露承载板101)。换句话说,隔离道121i与隔离道122i贯穿介电层121与介电层122,且隔离道121i与隔离道122i将介电层121与介电层122分离为没有互相连接的不同部分。具体而言,开口122o与隔离道122i的形成方式为曝光显影。另外,在形成开口122o与隔离道122i后,烘烤介电层122,以硬化介电层122。
隔离道122i的宽度可为约30微米至约80微米。或者,隔离道122i的宽度可为约80微米至约100微米。或者,隔离道122i的宽度可为约100微米至约120微米。隔离道122i的对位精度可为约±2微米。应了解到,以上所举的隔离道122i的具体实施方式仅为例示,并非用以限制本发明,本发明所属技术领域中的技术人员,应视实际需要,弹性选择隔离道122i的具体实施方式。
需要注意的是,隔离道121i、122i不会完全对齐。进一步来说,隔离道121i、122i的宽度可能差不多相同。或者,隔离道121i的宽度大于隔离道122i的宽度。或者,隔离道122i的宽度大于隔离道121i的宽度。
另外,因为隔离道121i、122i为由两个不同的曝光显影工艺形成,所以隔离道121i的侧面与隔离道122i的侧面之间的材质状态可以观察到不连续的现象。进一步来说,相较于使用激光烧蚀工艺或铣刀工艺形成的隔离道的侧面的材质状态,隔离道121i、122i的侧面的材质状态较为平滑。
然后,在线路层112上与介电层122中(开口122o中)形成多个导通孔132,且在介电层122上与导通孔132上形成线路层113。具体而言,线路层113与导通孔132的材质可为铜。线路层113与导通孔132的形成方法可为电镀,且线路层113与导通孔132可在同一电镀工艺中形成。另外,需要注意的是,线路层113与导通孔132的形成方法基本上与形成线路层112与导通孔131的形成方法相同。具体而言,首先可以先形成种子层(未绘示)。然后,在介电层122上形成光阻(未绘示),其中光阻(未绘示)覆盖隔离道122i。再来,在光阻(未绘示)中形成多个开口(未绘示),其中部分开口(未绘示)裸露介电层122,部分开口(未绘示)连通开口122o,因而裸露线路层112。接着,形成导通孔132与线路层113。之后,移除光阻(未绘示)。最后,移除没有被线路层113覆盖的种子层(未绘示)。
如图1M与图1N所绘示,对于设置于承载板101与介电层121之间的离型膜102照射紫外线激光903,因而使设置于离型膜102相对于承载板101的一侧的所有元件脱离承载板101。于是,承载板101被移除,且设置于离型膜102相对于承载板101的一侧的所有元件以隔离道121i、122i为分界而形成多个线路板单元100。更具体地说,紫外线激光903为从承载板101相对于线路板单元100的一侧照射。
需要注意的是,承载板101的材质并不一定需要是玻璃或石英玻璃,对于紫外线激光903为透明的材质皆可以为承载板101的材质。
如图1J所绘示,在光阻902为湿膜的实施方式中,可能会有少部分光阻902陷入隔离道121i中,然而在显影之后,基本上几乎所有陷入隔离道121i中的光阻902皆会被移除。类似地,在形成隔离道122i的步骤中,若光阻为湿膜,几乎所有陷入隔离道122i中的光阻皆会被移除。
在移除光阻后,可能仍会有微量的光阻残留于隔离道121i、122i中。不过,如图1M所绘示,在紫外线激光903照射离型膜102的时候,紫外线激光903会烧蚀残留于隔离道121i、122i中的微量光阻。于是,将不会有残留于隔离道121i、122i中的光阻。
另外,需要注意的是,介电层与线路层的数量可以依照线路板单元100的实际需求而改变,并不一定局限于前述实施方式的描述。
通过形成隔离道121i、122i而分离形成多个线路板单元100,因为隔离道121i、122i的形状可以依照光罩定义而决定,因此若从隔离道121i、122i的上方或者下方观察隔离道121i、122i,隔离道121i、122i的形状可以为直线且/或曲线所组成的不规则形状。于是,若从线路板单元100的上方或者下方观察线路板单元100,线路板单元100的外缘形状将可以为规则形状(例如矩形)或者不规则形状(例如枫叶的形状),因而可以符合一些特殊的形状要求。
进一步来说,若使用铣刀工艺来切割形成线路板单元,因为铣刀刀体在切割时会磨损,所以在切割时会产生误差。通过利用曝光显影的方式形成隔离道121i、122i,因为曝光显影的精度较高,因此将能有效降低误差,使整体误差小于±10微米或±20微米。另外,相较于使用激光烧蚀工艺来切割的方式,利用形成隔离道121i、122i而分离形成多个线路板单元100的方式将能有效降低成本。
本发明另一实施方式提供一种线路板单元100。如图1N所绘示,线路板单元100包含介电层121、122、线路层111、112、113、多个导通孔131以及多个导通孔132。介电层121具有至少一个顶面121t与至少一个侧面121s。线路层111设置于介电层121中。介电层122设置于介电层121的顶面121t上,其中介电层122具有至少一个底面122b与至少一个侧面122s,底面122b直接接触介电层121的顶面121t,介电层121的顶面121t与侧面121s的连接处121c和介电层122的底面122b与侧面122s的连接处122c之间具有间距G。线路层112设置于介电层121的顶面121t上与介电层122中。线路层113设置于介电层122上。导通孔131设置于介电层121中且连接线路层111与线路层112。导通孔132设置于介电层122中且连接线路层112与线路层113。
侧面121s与侧面122s没有互相连接。进一步来说,侧面121s与侧面122s之间的材质状态可以观察到不连续的现象。另外,相较于使用激光烧蚀工艺或铣刀工艺形成的侧面的材质状态,侧面121s与侧面122s的材质状态较为平滑。
介电层121、122的材质为光敏介电材。应了解到,以上所举的介电层121、122的材质仅为例示,并非用以限制本发明,本发明所属技术领域中的技术人员,应视实际需要,弹性选择介电层121、122的材质。
通过形成隔离道而分离形成多个线路板单元,因为隔离道的形状可以依照光罩定义而决定,因此若从隔离道的上方或者下方观察隔离道,隔离道的形状可以为直线且/或曲线所组成的不规则形状。于是,若从线路板单元的上方或者下方观察线路板单元,线路板单元的外缘形状将可以为规则形状(例如矩形)或者不规则形状(例如枫叶的形状),因而可以符合一些特殊的形状要求。
进一步来说,若使用铣刀工艺来切割形成线路板单元,因为铣刀刀体在切割时会磨损,所以在切割时会产生误差。通过利用曝光显影的方式形成隔离道,因为曝光显影的精度较高,因此将能有效降低误差,使整体误差小于±10微米或±20微米。另外,相较于使用激光烧蚀工艺来切割的方式,利用形成隔离道而分离形成多个线路板单元的方式将能有效降低成本。
虽然本发明已以实施方式公开如上,然其并非用以限定本发明,任何所属领域的技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视权利要求所界定的为准。
Claims (5)
1.一种线路板单元的制作方法,其特征在于,包含:
在承载板上形成第一线路层;
在所述第一线路层与所述承载板上形成第一介电层,其中所述第一介电层的材质为光敏介电材;
在所述第一介电层中形成多个第一开口与多个第一隔离道,其中所述多个第一开口裸露所述第一线路层,所述多个第一隔离道裸露所述承载板,所述多个第一隔离道为通过曝光显影而形成;
在所述第一线路层上与所述第一介电层中形成多个第一导通孔,且在所述第一介电层上与所述多个第一导通孔上形成第二线路层,其中在形成所述多个第一导通孔与所述第二线路层的步骤中,包含:
烘烤所述第一介电层并硬化所述第一介电层;
在所述第一介电层上形成光阻,其中所述光阻覆盖所述多个第一隔离道;
在所述光阻中形成多个第三开口,其中部分所述多个第三开口裸露所述第一介电层,部分所述多个第三开口连通所述多个第一开口,因而裸露所述第一线路层;
在所述多个第一开口中形成所述多个第一导通孔,且在所述多个第三开口中形成所述第二线路层;以及
移除所述光阻;
在所述第二线路层与所述第一介电层上形成第二介电层,其中所述第二介电层的材质为光敏介电材;
在所述第二介电层中形成多个第二开口与多个第二隔离道,其中所述多个第二开口裸露所述第二线路层,所述多个第二隔离道连通所述多个第一隔离道,因而裸露所述承载板,所述多个第二隔离道为通过曝光显影而形成;
在所述第二线路层上与所述第二介电层中形成多个第二导通孔,且在所述第二介电层上与所述多个第二导通孔上形成第三线路层;以及
移除所述承载板,且以所述多个第一隔离道与所述多个第二隔离道为分界而形成多个线路板单元。
2.如权利要求1所述的线路板单元的制作方法,其特征在于,还包含:
在所述承载板与所述第一介电层之间设置离型膜;以及
在移除所述承载板的步骤中,对于设置于所述承载板与所述第一介电层之间的离型膜照射紫外线激光,因而使所述多个线路板单元脱离所述承载板。
3.如权利要求2所述的线路板单元的制作方法,其特征在于,在移除所述承载板的步骤中,所述紫外线激光为从所述承载板相对于所述多个线路板单元的一侧照射。
4.如权利要求1所述的线路板单元的制作方法,其特征在于,所述承载板的材质为玻璃。
5.一种利用如权利要求1所述的制作方法所制成的线路板单元,其特征在于,包含:
第一介电层,具有至少一个顶面与至少一个第一侧面;
第一线路层,设置于所述第一介电层中;
第二介电层,设置于所述第一介电层的所述顶面上,其中所述第二介电层具有至少一个底面与至少一个第二侧面,所述第二介电层在所述底面与所述第二侧面之间的夹角小于90度,而所述第二介电层的所述底面与所述第一介电层的所述第一侧面之间的夹角小于90度;
所述底面直接接触所述第一介电层的所述顶面,所述第一介电层的所述顶面与所述第一侧面的第一连接处和所述第二介电层的所述底面与所述第二侧面的第二连接处之间具有间距,且所述第二介电层的所述底面与所述第二侧面的第二连接处凸出于所述第一介电层的所述第一侧面,而所述第一介电层没有凸出于所述第二介电层的所述第二侧面,所述第一侧面与所述第二侧面没有互相连接;
第二线路层,设置于所述第一介电层的所述顶面上与所述第二介电层中;
第三线路层,设置于所述第二介电层上;
多个第一导通孔,设置于所述第一介电层中且连接所述第一线路层与所述第二线路层;以及
多个第二导通孔,设置于所述第二介电层中且连接所述第二线路层与所述第三线路层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710324178.5A CN108882562B (zh) | 2017-05-10 | 2017-05-10 | 线路板单元与其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710324178.5A CN108882562B (zh) | 2017-05-10 | 2017-05-10 | 线路板单元与其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108882562A CN108882562A (zh) | 2018-11-23 |
CN108882562B true CN108882562B (zh) | 2020-11-10 |
Family
ID=64287846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710324178.5A Active CN108882562B (zh) | 2017-05-10 | 2017-05-10 | 线路板单元与其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108882562B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1720766A (zh) * | 2002-12-02 | 2006-01-11 | 索尼化学株式会社 | 挠性布线电路板的制造方法 |
CN101616551A (zh) * | 2008-06-23 | 2009-12-30 | 欣兴电子股份有限公司 | 线路板及其工艺 |
CN101803482A (zh) * | 2007-07-13 | 2010-08-11 | 揖斐电株式会社 | 布线基板及其制造方法 |
CN104135829A (zh) * | 2013-04-30 | 2014-11-05 | 富葵精密组件(深圳)有限公司 | 电路板及其制作方法 |
CN105374692A (zh) * | 2014-08-26 | 2016-03-02 | 矽品精密工业股份有限公司 | 封装基板及其制法 |
WO2016140024A1 (ja) * | 2015-03-04 | 2016-09-09 | 東レ株式会社 | 感光性樹脂組成物、樹脂硬化膜の製造方法および半導体装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7014784B2 (en) * | 2004-03-03 | 2006-03-21 | Agilent Technologies, Inc. | Methods and apparatus for printing conductive thickfilms over thickfilm dielectrics |
-
2017
- 2017-05-10 CN CN201710324178.5A patent/CN108882562B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1720766A (zh) * | 2002-12-02 | 2006-01-11 | 索尼化学株式会社 | 挠性布线电路板的制造方法 |
CN101803482A (zh) * | 2007-07-13 | 2010-08-11 | 揖斐电株式会社 | 布线基板及其制造方法 |
CN101616551A (zh) * | 2008-06-23 | 2009-12-30 | 欣兴电子股份有限公司 | 线路板及其工艺 |
CN104135829A (zh) * | 2013-04-30 | 2014-11-05 | 富葵精密组件(深圳)有限公司 | 电路板及其制作方法 |
CN105374692A (zh) * | 2014-08-26 | 2016-03-02 | 矽品精密工业股份有限公司 | 封装基板及其制法 |
WO2016140024A1 (ja) * | 2015-03-04 | 2016-09-09 | 東レ株式会社 | 感光性樹脂組成物、樹脂硬化膜の製造方法および半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
CN108882562A (zh) | 2018-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5136354A (en) | Semiconductor device wafer with interlayer insulating film covering the scribe lines | |
US20140202740A1 (en) | Method of Manufacturing Multilayer Wiring Substrate, and Multilayer Wiring Substrate | |
US20090126982A1 (en) | Wiring board and method for manufacturing the same | |
CN101494956B (zh) | 软硬结合板的制作方法 | |
TWI577251B (zh) | 軟硬複合線路板及其製作方法 | |
CN105430884B (zh) | 柔性电路板、终端及柔性电路板的制备方法 | |
CN105430877B (zh) | 柔性电路板、终端及柔性电路板的制备方法 | |
JP2009152300A (ja) | 配線基板およびその製造方法 | |
US8841763B2 (en) | Three-dimensional system-in-a-package | |
TWI633822B (zh) | 線路板單元與其製作方法 | |
KR20080066773A (ko) | 파인 피치 상호접속부 및 그 제조 방법 | |
KR20110065495A (ko) | 레이저 투사 패터닝(lpp) 및 세미 어디티브 패터닝(sap)의 하이브리드를 이용한 동일층 마이크로전자회로 패터닝 | |
US9078344B2 (en) | Printed circuit board and manufacturing method thereof | |
CN108882562B (zh) | 线路板单元与其制作方法 | |
CN109788664B (zh) | 一种线路基板及其制作方法 | |
TWI531291B (zh) | 承載板及其製作方法 | |
TWI586237B (zh) | 線路板及其製作方法 | |
TWI499364B (zh) | 核心基材與線路板的製作方法 | |
CN112218450A (zh) | 电路板及其制作方法 | |
EP3565391A1 (en) | Wiring substrate singulating method and substrate for package | |
TWM521864U (zh) | 軟硬複合線路板 | |
CN105378912A (zh) | 半导体封装件的制造方法以及半导体封装件 | |
TW201635876A (zh) | 線路板及其製作方法 | |
DE102017208435A1 (de) | Verfahren zum Verkapseln eines Halbleiterchips in einem Gehäuse | |
KR20120058072A (ko) | 미세 패턴의 형성 방법 및 이를 이용한 표시 기판의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |