KR20120058072A

KR20120058072A - 미세 패턴의 형성 방법 및 이를 이용한 표시 기판의 제조 방법

Info

Publication number: KR20120058072A
Application number: KR1020100119694A
Authority: KR
Inventors: 강윤호; 유세환; 강수형; 차명근; 신영기
Original assignee: 삼성전자주식회사
Priority date: 2010-11-29
Filing date: 2010-11-29
Publication date: 2012-06-07

Abstract

미세 패턴의 형성 방법을 제공한다. 금속층이 형성된 기판 상에 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴이 형성된 기판 상에 폴리머를 포함하는 폴리머층이 코팅된다. 상기 폴리머층이 상기 폴리머의 유리 전이 온도 부근에서 어닐링되어, 상기 포토레지스트 패턴에 인접하게 배치되도록 폴리머 패턴이 형성된다. 상기 폴리머 패턴에 의해 상기 금속층이 패터닝되어 미세 패턴이 형성된다. 따라서, 공정의 추가 또는 설비의 투자 없이 3μm 이하의 폭을 갖는 미세 패턴을 형성할 수 있다.

Description

미세 패턴의 형성 방법 및 이를 이용한 표시 기판의 제조 방법{METHOD OF FORMING A FINE PATTERN AND METHOD OF MANUFACTURING A DISPLAY SUBSTRATE USING THE SAME}

본 발명은 미세 패턴의 형성 방법 및 이를 이용한 표시 기판의 제조 방법에 관한 것이다. 특히, 비용 증가 없이 미세한 패턴을 형성하는 미세 패턴의 형성 방법 및 이를 이용한 표시 기판의 제조 방법에 관한 것이다.

일반적으로, 표시 장치는 복수의 화소 영역을 포함하여 화상을 표시하는 표시 영역 및 상기 표시 영역을 둘러싸고 상기 표시 영역에 게이트 신호 및 데이터 신호를 제공하는 주변 영역을 포함한다.

최근, 표시 장치의 소형화 또는 대형화 및 고화질화를 구현하기 위해, 상기 표시 영역의 패턴 또는 상기 주변 영역의 배선부의 배선의 폭이 미세화되고 있다.

기존에는, 포토 식각(photo lithography) 공정을 이용하여, 상기 패턴 또는 배선을 형성하고 있다. 하지만, TFT-LCD(thin film transistor liquid crystal display) 기술에서, 상기 포토 식각 공정을 이용하여 상기 패턴 또는 배선을 3㎛이하의 폭을 갖도록 구현하는데 설비, 공정, 재료 등으로 인한 한계가 있다.

따라서, 상기 패턴 또는 배선을 3㎛ 이하의 폭을 갖도록 구현하기 위해, 포토 식각 공정이 아닌 논-포토 식각(non-photo lithography) 공정을 이용할 수 있다. 상기 논-포토 식각 공정에는 마이크로 컨택 프린팅(micro contact printing: μ-CP), 마이크로 트랜스퍼 몰딩(micro transfer molding: μ-TM), 마이크로 몰딩 인 캐퍼레리(micro molding in capillaries: MIMIC), 용매 도움받는 마이크로 컨택 몰딩(solvent assisted micro contact molding: SAMIM) 등이 있다.

하지만, 상기 논-포토 식각 공정은 공정을 추가하거나 설비를 투자해야만 한다. 따라서, 상기 패턴 또는 배선을 3um 이하의 폭을 갖도록 구현하기 위해, 공정을 추가하거나 설비를 투자함으로써 비용이 증가할 수 있다.

이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 비용 증가 없이 미세한 패턴을 형성하는 미세 패턴의 형성 방법을 제공한다.

본 발명의 다른 목적은 상기 미세 패턴의 형성 방법을 이용한 표시 기판의 제조 방법을 제공한다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 미세 패턴의 형성 방법에서는, 금속층이 형성된 기판 상에 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴이 형성된 기판 상에 폴리머를 포함하는 폴리머층이 코팅된다. 상기 폴리머층이 상기 폴리머의 유리 전이 온도 부근에서 어닐링되어 상기 포토레지스트 패턴에 인접하게 배치되도록 폴리머 패턴이 형성된다. 상기 폴리머 패턴에 의해 상기 금속층이 패터닝되어 미세 패턴이 형성된다.

상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 표시 기판의 제조 방법에서는, 표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역을 포함하며 게이트 금속층이 형성된 기판 상에 제1 포토레지스트 패턴이 형성된다. 상기 제1 포토레지스트 패턴이 형성된 기판 상에 제1 폴리머를 포함하는 제1 폴리머층이 코팅된다. 상기 제1 폴리머층이 상기 제1 폴리머의 유리 전이 온도 부근에서 어닐링되어, 상기 표시 영역에서는 인접하는 제1 포토레지스트 패턴들 사이에 배치되도록 제1 폴리머 패턴이 형성되고 상기 주변 영역에서는 상기 제1 포토레지스트 패턴에 인접하게 배치되도록 제2 폴리머 패턴이 형성된다. 상기 제1 및 제2 폴리머 패턴들에 의해 상기 게이트 금속층이 패터닝되어, 상기 표시 영역에 게이트 패턴이 형성되고, 상기 주변 영역에 제1 배선부가 형성된다. 상기 표시 영역에 데이터 패턴을 형성하고, 상기 주변 영역에 상기 제1 배선부와 교차하는 제2 배선부가 형성된다.

이와 같은 미세 패턴의 형성 방법 및 이를 이용한 표시 기판의 제조 방법에 따르면, 포토레지스트 패턴이 형성된 베이스 기판 상에 폴리머층을 코팅하여 어닐링함으로써, 공정의 추가 또는 설비의 투자 없이 3㎛ 이하의 폭을 갖는 미세 패턴을 형성할 수 있다. 따라서, 미세 패턴의 형성에서 제조 비용을 감소시킬 수 있다.

도 1은 본 발명의 일 실시예에 따라 제조된 표시 기판의 평면도이다.
도 2는 도 1에 도시된 표시 기판의 일부의 확대 평면도이다.
도 3a는 도 2의 I-I 선을 따라 절단한 배선부의 단면도이다.
도 3b는 도 2의 II-II 선을 따라 절단한 화소부의 단면도이다.
도 4a, 도 5a, 도 6a, 도 7a, 도 8a, 도 9a, 도 10a, 도 11a, 도 12a 및 13a는 본 발명의 일 실시예에 의한 표시 기판의 제조방법에서, 도 3a의 배선부의 제조 공정을 도시하는 단면도들이다.
도 4b, 도 5b, 도 6b, 도 7b, 도 8b, 도 9b, 도 10b, 도 11b, 도 12b 및 13b는 본 발명의 일 실시예에 의한 표시 기판의 제조방법에서, 도 3b의 화소부의 제조 공정을 도시하는 단면도들이다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따라 제조된 표시 기판의 평면도이다. 도 2는 도 1에 도시된 표시 기판의 일부의 확대 평면도이다.

도 1 및 도 2를 참조하면, 본 실시예에 따라 제조된 상기 표시 기판(10)은 베이스 기판(100), 게이트 라인들(GL), 데이터 라인들(DL), 화소부들(P), 게이트 구동 회로(200), 배선부(300), 신호 패드부(400) 및 팬 아웃부(500)을 포함한다.

상기 베이스 기판(100)은 표시 영역(DA), 상기 표시 영역(DA)을 둘러싸는 제1 주변 영역(PA1) 및 제2 주변 영역(PA2)으로 구분된다.

상기 표시 영역(DA)에는 제1 방향(D1)으로 연장된 상기 게이트 라인들(GL), 상기 제1 방향(D1)에 교차하는 제2 방향(D2)으로 연장된 데이터 라인들(DL) 및 상기 화소부들(P)이 형성된다. 상기 화소부들(P) 각각은 상기 게이트 라인(GL) 및 데이터 라인(DL)에 전기적으로 연결된 스위칭 소자(SW), 상기 스위칭 소자(SW)에 연결된 액정 커패시터(CLC) 및 스토리지 커패시터(CST), 및 화소 전극(PE)을 포함한다.

상기 스위칭 소자(SW)는 상기 게이트 라인(GL)으로부터 분기된 게이트 전극(GE), 상기 데이터 라인(DL)으로부터 분기된 소스 전극(SE) 및 상기 소스 전극(SE)으로부터 이격된 드레인 전극(DE)을 포함한다. 상기 드레인 전극(DE)은 상기 화소 전극(PE)에 컨택홀(CTH)을 통해 전기적으로 연결된다.

상기 제1 주변 영역(PA1)에는 상기 게이트 구동 회로(200) 및 상기 배선부(300)가 형성되고, 상기 제2 주변 영역(PA2)에는 상기 신호 패드부(400) 및 상기 팬 아웃부(500)가 형성된다.

상기 게이트 구동 회로(200)는 상기 게이트 라인들(GL)에 연결되어, 게이트 신호를 출력한다. 상기 게이트 구동 회로(200)는 서로 연결된 다수의 스테이지들(SRC)를 포함한다. 상기 스테이지들(SRC)는 더미 스테이지를 포함할 수 있다. 도 2에 도시된 바와 같이, 상기 스테이지들(SRC) 중 첫 번째 스테이지(SRC1)는 두 번째 스테이지(SRC2)에 연결되고, 상기 두 번째 스테이지(SRC2)는 세 번째 스테이지(미도시)에 연결된다. 이와 다르게, 상기 스테이지들(SRC) 중 첫 번째 스테이지는 다음 스테이지들 중 하나에 연결되고, 두 번째 스테이지는 다음 스테이지들 중 하나에 연결될 수 있다.

도 3a는 도 2의 I-I 라인을 절단한 배선부의 단면도이다.

도 2 및 도 3a를 참조하면, 본 실시예에 따라 제조된 상기 배선부(300)는 상기 게이트 구동 회로(200)를 구동하는 구동 신호들을 외부로부터 수신하여 상기 게이트 구동 회로(200)에 제공한다. 상기 배선부(300)는 제1 배선부(WL1) 및 제2 배선부(WL2)를 포함한다. 구체적으로, 상기 제1 배선부(WL1)는 전원 신호를 전달하는 전원 배선(310), 제1 클럭 신호를 전달하는 제1 클럭 배선(320), 제2 클럭 신호를 전달하는 제2 클럭 배선(330) 및 수직개시신호를 전달하는 개시 배선(340)을 포함한다. 또한, 상기 제2 배선부(WL2)는 다수의 전원 연결 배선들(350) 및 다수의 클럭 연결 배선들(360)을 포함한다.

상기 전원 배선(310), 상기 제1 클럭 배선(320), 상기 제2 클럭 배선(330), 상기 개시 배선(340), 상기 전원 연결 배선들(350) 및 상기 클럭 연결 배선들(360)은 본 실시예에 의해 제조된 상기 표시 기판에서는 약 3㎛ 이하의 폭을 갖는 미세한 패턴들로 형성된다.

상기 전원 배선(310), 상기 제1 클럭 배선(320), 상기 제2 클럭 배선(330) 및 상기 개시 배선(340)은 상기 게이트 라인들(GL)을 형성할 때 게이트 금속층을 패터닝하여 형성한다. 상기 전원 연결 배선들(350) 및 상기 클럭 연결 배선들(360)은 상기 데이터 라인(DL)을 형성할 때 데이터 금속층을 패터닝하여 형성한다.

이와 다르게, 상기 전원 배선(310), 상기 제1 클럭 배선(320), 상기 제2 클럭 배선(330) 및 상기 개시 배선(340)은 상기 데이터 라인(DL)을 형성할 때 데이터 금속층을 패터닝하여 형성하고, 상기 전원 연결 배선들(350) 및 상기 클럭 연결 배선들(360)은 상기 게이트 라인들(GL)을 형성할 때 게이트 금속층을 패터닝하여 형성할 수 있다.

따라서, 상기 전원 배선(310), 상기 제1 클럭 배선(320), 상기 제2 클럭 배선(330) 및 상기 개시 배선(340)은 상기 전원 연결 배선들(350) 및 상기 클럭 연결 배선들(360)과 서로 다른 금속층에 형성되어 다른 금속 물질을 포함할 수 있다. 상기 게이트 금속층과 상기 데이트 금속층 사이에는 절연층(미도시)이 배치되어, 상기 게이트 금속층과 상기 데이트 금속층이 전기적으로 절연된다. 따라서, 상기 전원 배선(310), 상기 제1 클럭 배선(320), 상기 제2 클럭 배선(330) 및 상기 개시 배선(340)은 상기 전원 연결 배선들(350) 및 상기 클럭 연결 배선들(360)과 콘택홀을 통해 전기적으로 연결된다.

상기 전원 배선(310)은 상기 제2 방향(D2)으로 연장된다. 상기 전원 배선(310)은 상기 제1 방향(D1)으로 연장된 상기 전원 연결 배선들(350)에 의해 상기 게이트 구동 회로(120)에 연결된다.

상기 제1 클럭 배선(320) 및 상기 제2 클럭 배선(330)은 상기 전원 배선(310)과 평행하게 상기 제2 방향(D2)으로 연장된다. 상기 제1 클럭 배선(320) 및 상기 제2 클럭 배선(330)은 상기 제1 방향(D1)으로 연장된 상기 클럭 연결 배선들(360)에 의해 상기 게이트 구동 회로(120)에 연결된다. 상기 제1 클럭 배선(320)은 상기 클럭 연결 배선들(360) 중 제1 서브 배선(SL1)에 의해 상기 게이트 구동 회로(120)에 연결되고, 상기 제2 클럭 배선(330)은 상기 클럭 연결 배선들(360) 중 제2 서브 배선(SL2)에 의해 상기 게이트 구동 회로(120)에 연결된다.

상기 개시 배선(340)은 일부가 분기되어 게이트 구동 회로(200)의 첫 번째 게이트 라인에 연결된 첫번째 스테이지(SRC1) 및 마지막 게이트 라인에 연결된 마지막 스테이지(미도시)에 연결될 수 있다.

도 3b는 도 2의 II-II 라인을 절단한 화소부의 단면도이다.

도 2 및 도 3b를 참조하면, 본 실시예에 따라 제조된 화소부(P)는, 단면에 서 볼 때, 상기 베이스 기판(100), 상기 스위칭 소자(SW), 상기 게이트 절연층(110), 상기 화소 전극(PE) 및 유기층(120)을 포함한다.

상기 스위칭 소자(SW)는 상기 게이트 전극(GE), 반도체 패턴(130a), 오믹 콘택 패턴(130b), 소스 전극(SE) 및 드레인 전극(DE)을 포함한다. 상기 게이트 전극(GE)과 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 상기 게이트 절연층(110)에 의해 전기적으로 절연된다.

본 발명의 실시예는 상기 제1 주변 영역(PA1)에 형성되는 배선부(300)의 배선들을 3㎛ 이하의 폭을 갖는 미세한 패턴으로 형성하는 것으로 설명하고 있지만, 상기 표시 영역(DA)에 형성되는 게이트 라인(GL), 데이터 라인(DL) 및 화소 전극(PE)을 3㎛ 이하의 폭을 갖는 미세한 패턴으로 형성할 수도 있다.

도 1 및 2를 다시 참조하면, 상기 신호 패드부(400)는 상기 게이트 구동 회로(200)를 구동하는 구동 신호들을 외부로부터 수신한다. 상기 구동 신호들은 상기 전원 신호, 상기 제1 클럭 신호, 상기 제2 클럭 신호 및 상기 수직 개시 신호를 포함한다. 이에 따라, 상기 신호 패드부(400)는 상기 구동 신호들 각각을 수신하는 패드들을 포함한다.

상기 팬 아웃부(500)는 데이터 패드부(510) 및 출력 배선부(520)를 포함한다. 상기 데이터 패드부(510)는 상기 데이터 라인들(DL) 각각과 전기적으로 연결된 데이터 패드들을 포함한다. 상기 출력 배선부(520)는 상기 데이터 패드들 각각을 상기 데이터 라인들(DL) 각각과 연결시키는 출력 배선들을 포함한다.

상기 데이터 패드부(510)는 연성인쇄회로기판과 전기적으로 연결된 데이터 구동 회로(미도시)로부터 출력되는 데이터 신호를 수신한다. 상기 출력 배선부(520)는 상기 데이터 패드부(510)를 통해 수신한 상기 데이터 신호를 상기 데이터 라인들(DL)에 제공한다.

도 4a, 도 5a, 도 6a, 도 7a, 도 8a, 도 9a, 도 10a, 도 11a, 12a 및 도 13a는 도 3a의 제1 주변 영역의 제조 공정을 도시하는 단면도들이다. 도 4b, 도 5b, 도 6b, 도 7b, 도 8b, 도 9b, 도 10b, 도 11b, 도 12b 및 도 13b는 도 3b의 화소부의 제조 공정을 도시하는 단면도들이다.

도 2, 도 4a 및 도 4b를 참조하면, 상기 베이스 기판(100)의 상기 주변 영역(PA1) 및 상기 화소부(P)에 게이트 금속층(610) 및 제1 포토레지스트층(620)을 순차적으로 형성한다. 상기 제1 포토레지스트층(620)은 포지티브형 또는 네거티브형일 수 있다. 여기서, 상기 제1 포토레지스트층(620)은 포지티브형인 것을 예로서 설명할 것이다.

상기 제1 주변 영역(PA1) 및 상기 화소부(P) 상에 광을 차단하는 차단 영역(B) 및 광을 통과하는 투과 영역(T)을 포함하는 제1 마스크를 배치한다. 상기 제1 마스크는 상기 제1 주변 영역(PA1)에 대응하는 제1 주변 영역 마스크(M11)와 상기 화소부(P)에 대응하는 제1 화소부 마스크(M12)로 이루어진다.

이어서, 상기 제1 마스크 상에 광을 조사하여 상기 제1 포토레지스트층(620)을 패터닝한다. 상기 제1 포토레지스트층(620)이 포지티브형이므로, 상기 차단 영역(B)에 대응하는 제1 포토레지스트층(620)의 일부는 잔류하고, 상기 투과 영역(T)에 대응하는 제1 포토레지스트층(620)의 일부는 제거된다. 따라서, 상기 제1 주변 영역(PA1) 및 상기 화소부(P)에 제1 포토레지스트 패턴이 형성된다.

도 5a 및 도 5b를 참조하면, 상기 광의 조사에 따라 형성된 상기 제1 포토레지스트 패턴은 상기 제1 주변 영역 마스크(M11)의 차단 영역(B)에 따라 형성된 제1 격벽 패턴(621) 및 상기 제1 화소부 마스크(M12)의 차단 영역(B)에 따라 형성된 제2 격벽 패턴(622)을 포함한다.

예를 들어, 상기 제1 및 제2 격벽 패턴들(621, 622)은 상기 베이스 기판(100)과 평행하는 하면(621a, 622a), 상기 하면(621a, 622a)에 대향하는 상면(621b, 622b) 및 상기 하면(621a, 622a) 및 상기 상면(621b, 622b)을 연결하는 측면(621c, 622c)을 포함할 수 있다. 상기 측면(621c, 622c)은 상기 게이트 금속층(610) 또는 상기 베이스 기판(100)에 대하여 70도 내지 150도의 기울기(θ1, θ2)를 가질 수 있다.

한편, 3㎛ 이하의 미세 폭을 갖는 미세 패턴과 3㎛ 이상의 보다 넓은 폭을 갖는 미세하지 않은 패턴(예를 들어, 게이트 전극)을 동시에 형성하기 위해, 미세 패턴을 갖는 상기 제1 주변 영역(PA)의 제1 격벽 패턴들(621) 간의 간격(w1)과 미세하지 않은 패턴을 갖는 상기 화소부(P)의 제2 격벽 패턴들(622) 간의 간격(w2)을 서로 다르게 설정할 필요가 있다. 상기 제1 격벽 패턴들(621) 간의 간격(w1)과 상기 제2 격벽 패턴들(622) 간의 간격(w2)에 대해, 이후 자세히 설명한다.

도 2, 도 5a 및 도 5b를 다시 참조하면, 상기 제1 격벽 패턴들(611, 622)이 형성된 제1 주변 영역(PA1) 및 화소부(P) 상에 제1 폴리머층(630)을 코팅한다.

상기 제1 폴리머층(630)은 폴리머 및 용매를 포함하는 용액을 코팅하여 형성된다. 상기 폴리머는 폴리스티렌(polystyrene)일 수 있다. 상기 폴리머는 상기 제1 및 제2 격벽 패턴들(621, 622)의 제거시 함께 제거되지 않는 물질일 수 있다. 상기 제1 폴리머층(630)의 두께는 상기 제1 및 제2 격벽 패턴들(621, 622)의 두께의 1/3일 수 있다. 예를 들어, 상기 제1 및 제2 격벽 패턴들(621, 622)의 두께가 1.5㎛이면, 상기 제1 폴리머층(630)의 두께는 0.5㎛일 수 있다.

도 2, 도 6a 및 도 6b를 참조하면, 상기 제1 폴리머층(630)이 형성된 제1 주변 영역(PA1) 및 화소부(P)를 상기 폴리머의 유리 전이 온도(glass transition temperature: Tg) 부근에서 어닐링(annealling)한다.

이와 같이, 상기 제1 폴리머층(630)이 형성된 상기 베이스 기판(100)을 어닐링함으로써, 상기 제1 폴리머층(630)에 포함된 용매가 제거되고, 상기 제1 및 제2 격벽 패턴들(621, 622)과 상기 게이트 금속층(610) 간에 표면 에너지의 차이가 발생한다. 인접하는 제1 격벽 패턴들(621) 간의 간격(w1)이 인접하는 제2 격벽 패턴들(622) 간의 간격(w2)보다 큰 상기 제1 주변 영역(PA1)에서는, 상기와 같이 용매가 제거되면서 발생하는 상기 표면 에너지 차이에 의해 상기 제1 폴리머층(630)은 상기 제1 격벽 패턴(621)에 인접한 영역(B)으로 이동할 수 있다. 즉, 제1 폴리머층(630)의 일부가 인접하는 제1 격벽 패턴들(621)의 사이 영역(A)으로부터 상기 제1 격벽 패턴(621)에 인접한 영역(B)으로 이동할 수 있다.

반면, 인접하는 제2 격벽 패턴들(622) 간의 간격(w2)이 인접하는 제1 격벽 패턴들(621) 간의 간격(w1)보다 작은 상기 화소부(P)에서는, 상기 제1 폴리머층(630)은 이동하지 않을 수 있다.

예를 들어, 제1 폴리머층(630)이 어닐링되어, 상기 제1 및 제2 격벽 패턴들(621, 622)과 상기 게이트 금속층(610)의 표면 에너지 차이에 의해 이동될 때, 상기 제1 폴리머층(630)의 폴리머는 상기 제1 주변 영역(PA1)에서는 상기 제1 격벽 패턴(621)에 인접한 영역(B)으로 이동하고, 상기 화소부(P)에서는 상기 제2 격벽 패턴(622)에 인접한 영역(C)으로 이동하기 때문에, 상기 제1 격벽 패턴들(621)간의 간격(w1)이 넓을수록 인접하는 제1 격벽 패턴들(621)의 사이 영역(A)은 넓어질 수 있는 반면, 상기 제2 격벽 패턴들(622) 간의 간격(w2)이 좁을수록 인접하는 제2 격벽 패턴들(622)의 사이 영역은 거의 없게 된다. 이는 상기 제1 주변 영역(PA1) 및 상기 화소부(P) 각각에 코팅된 상기 제1 폴리머층(630)이 어닐링될 때, 실질적으로 동일한 표면 에너지 차이를 받기 때문이다.

또한, 제1 폴리머층(630)이 어닐링되어, 상기 제1 및 제2 격벽 패턴들(621, 622)과 상기 게이트 금속층(610)의 표면 에너지 차이에 의해 이동될 때, 상기 제1 격벽 패턴들(621)간의 간격(w1)이 상기 제2 격벽 패턴들(622) 간의 간격(w2)보다 넓으면, 상기 제1 격벽 패턴들(621)간의 용매가 제거되는 정도가 상기 제2 격벽 패턴들(622) 간의 용매가 제거되는 정도보다 빠르다. 따라서, 상기 제1 격벽 패턴들(621)간에 배치되는 제1 폴리머층(630)의 점도가 상기 제2 격벽 패턴들(622) 간에 배치되는 제1 폴리머층(630)의 점도보다 작아서, 상기 제1 주변 영역(PA1)에서 상기 제1 폴리머층(630)이 상기 제1 격벽 패턴(621)에 인접한 영역(B)으로 이동하는 속도가 상기 화소부(P)에서 상기 제1 폴리머층(630)이 상기 제2 격벽 패턴(622)에 인접한 영역(C)으로 이동하는 것보다 빠르다. 즉, 상기 제1 격벽 패턴들(621)간의 간격(w1)이 상기 제2 격벽 패턴들(622) 간의 간격(w2)보다 넓게 설정됨으로써, 상기 제1 폴리머층(630)이 빨리 상기 제1 격벽 패턴(621)에 인접하도록 이동하게 된다.

따라서, 상기 제1 주변 영역(PA1)은 인접하는 제1 격벽 패턴들(621)의 사이 영역(A) 및 상기 제1 격벽 패턴(621)에 인접한 영역(B)을 갖게 되고, 상기 제1 폴리머층(630)이 상기 제1 격벽 패턴(621)에 인접한 영역(B)에만 배치된다. 반면, 상기 화소부(P)는 상기 제2 격벽 패턴(622)에 인접한 영역(C)만 갖게 되고, 상기 제1 폴리머층(630)이 상기 제2 격벽 패턴(622)에 인접한 영역(C)에 배치된다.

이어서, 상기 제1 주변 영역(PA1) 및 상기 화소부(P)에서 상기 제1 및 제2 격벽 패턴들(621, 622) 상에 배치된 제1 폴리머층(630)을 드라이 에칭(dry etching) 또는 에싱(ashing) 공정으로 제거한다. 따라서, 상기 제1 주변 영역(PA1)에는 상기 배선부(300)의 제1 배선부(WL1)에 대응하는 제1 폴리머 패턴(631)이 형성되고, 상기 화소부(P)에는 상기 게이트 패턴에 대응하는 제2 폴리머 패턴(632)이 형성된다.

도 2, 도 7a 및 도 7b를 참조하면, 상기 제1 및 제2 폴리머 패턴들(631, 632)이 형성된 제1 주변 영역(PA1) 및 화소부(P)에 상기 제1 및 제2 격벽 패턴들(621, 622)을 제거한다. 그리하여, 상기 제1 및 제2 격벽 패턴들(621, 622)은 스트립(strip)된다.

도 2, 도 8a 및 도 8b를 참조하면, 상기 제1 및 제2 폴리머 패턴들(631, 632)를 이용하여 상기 게이트 금속층(610)을 패터닝하여, 상기 제1 주변 영역(PA1)에는 3㎛ 이하의 폭을 갖는 미세 패턴인 제1 배선부(WL1)를 형성하고, 상기 화소부(P)에는 게이트 전극(GE)을 포함하는 상기 게이트 패턴을 형성한다.

도 2, 도 9a 및 도 9b를 참조하면, 상기 제1 배선부(WL1)가 형성된 제1 주변 영역(PA1)과 상기 게이트 라인(GL)을 포함하는 상기 게이트 패턴이 형성된 화소부(P)에 게이트 절연층(110), 반도체층 및 오믹 콘택층를 순차적으로 증착한다. 상기 반도체층 및 상기 오믹 콘택층을 패터닝하여 반도체 패턴(130a) 및 오믹 콘택 패턴(130b)을 형성한다. 이어서, 데이터 금속층(640) 및 제2 포토레지스트층(650)을 순차적으로 증착한다. 상기 제2 포토레지스트층(650)은 포지티브형 또는 네거티브형일 수 있다. 여기서, 상기 제2 포토레지스트층(650)은 포지티브형인 것을 예로서 설명할 것이다.

상기 제1 주변 영역(PA1) 및 상기 화소부(P) 상에 광을 차단하는 차단 영역(B) 및 광을 통과하는 투과 영역(T)을 포함하는 제2 마스크를 배치한다. 상기 제2 마스크는 상기 제1 주변 영역(PA1)에 대응하는 제2 주변 영역 마스크(M21)와 상기 화소부(P)에 대응하는 제2 화소부 마스크(M22)로 이루어진다.

이어서, 상기 제2 마스크 상에 광을 조사하여 상기 제2 포토레지스트층(650)을 패터닝한다. 상기 제2 포토레지스트층(650)이 포지티브형이므로, 상기 차단 영역(B)에 대응하는 제2 포토레지스트층(650)의 일부는 잔류하고, 상기 투과 영역(T)에 대응하는 제2 포토레지스트층(650)의 일부는 제거된다.

도 10a 및 도 10b를 참조하면, 상기 제2 포토레지스트층을 패터닝하여, 상기 제1 주변 영역(PA1) 및 상기 화소부(P)에 제2 포토레지스트 패턴이 형성된다. 상기 제2 포토레지스트 패턴은 상기 제2 주변 영역 마스크(M21)의 차단 영역(B)에 따라 형성된 제3 격벽 패턴(651) 및 상기 제2 화소부 마스크(M22)의 차단 영역(B)에 따라 형성된 제4 격벽 패턴(652)을 포함한다.

예를 들어, 상기 제3 및 제4 격벽 패턴들(651, 652)은 상기 베이스 기판(100)과 평행하는 하면(651a, 652b), 상기 하면(651a, 652b)에 대향하는 상면(651b, 652b) 및 상기 하면(651a, 652b) 및 상기 상면(651b, 652b)을 연결하는 측면(651c, 652c)들을 포함할 수 있다. 상기 측면들은 상기 데이터 금속층(640) 또는 상기 베이스 기판(100)에 대하여 70도 내지 150도의 기울기(θ3, θ4)를 가질 수 있다.

한편, 3㎛ 이하의 미세 폭을 갖는 미세 패턴과 3㎛ 이상의 보다 넓은 폭을 갖는 미세하지 않은 패턴(예를 들어, 소스 전극)을 동시에 형성하기 위해, 미세 패턴을 갖는 상기 제1 주변 영역(PA)의 제3 격벽 패턴들(651) 간의 간격(w3)과 미세하지 않은 패턴을 갖는 상기 화소부(P)의 제4 격벽 패턴들(652) 간의 간격(w4, w5)을 서로 다르게 설정할 필요가 있다. 상기 제3 격벽 패턴들(651) 간의 간격(w3)과 상기 제4 격벽 패턴들(652) 간의 간격(w4, w5)에 대해, 이후 자세히 설명한다.

도 2, 도 10a 및 도 10b를 다시 참조하면, 상기 제3 및 제4 격벽 패턴들(651, 652)이 형성된 제1 주변 영역(PA1) 및 화소부(P) 상에 제2 폴리머층(660)을 코팅한다.

상기 제2 폴리머층(660)은 폴리머 및 용매를 포함하는 용액을 코팅하여 형성한다. 상기 폴리머는 폴리스티렌(polystyrene)일 수 있다. 상기 폴리머는 상기 제3 및 제4 격벽 패턴의 제거시 함께 제거되지 않는 물질일 수 있다. 상기 제1 폴리머층(660)의 두께는 상기 제3 및 제4 격벽 패턴들(651, 652)의 두께의 1/3일 수 있다. 예를 들어, 상기 제3 및 제4 격벽 패턴들(651, 652)의 두께가 1.5㎛이면, 상기 제2 폴리머층(630)의 두께는 0.5㎛일 수 있다.

도 2, 도 11a 및 도 11b를 참조하면, 상기 제2 폴리머층(660)이 형성된 제1 주변 영역(PA1) 및 화소부(P)를 상기 폴리머의 유리 전이 온도(Tg) 부근에서 어닐링(annealling)한다.

이와 같이, 상기 제2 폴리머층(660)이 형성된 상기 베이스 기판(100)을 어닐링함으로써, 상기 제2 폴리머층(660)에 포함된 용매가 제거되고, 상기 제3 및 제4 격벽 패턴들(651, 652)과 상기 데이터 금속층(640) 간에 표면 에너지의 차이가 발생한다. 인접하는 제3 격벽 패턴들(651) 간의 간격(w3)이 인접하는 제4 격벽 패턴들(652) 간의 간격(w4, w5)보다 큰 상기 제1 주변 영역(PA1)에서는, 상기와 같이 용매가 제거되면서 발생하는 표면 에너지 차이에 의해, 상기 제2 폴리머층(660)은 상기 제3 격벽 패턴(651)에 인접한 영역(E)으로 이동할 수 있다. 즉, 제2 폴리머층(660)의 일부가 인접하는 제3 격벽 패턴들(651)의 사이 영역(D)으로부터 상기 제3 격벽 패턴(651)에 인접한 영역(E)으로 이동할 수 있다.

반면, 인접하는 제4 격벽 패턴들(652) 간의 간격(w4, w5)이 인접하는 제3 격벽 패턴들(651) 간의 간격(w3)보다 작은 상기 화소부(P)에서는 상기 제2 폴리머층(660)은 이동하지 않을 수 있다.

일례로서, 상기 제1 주변 영역(PA1)에서는 인접하는 제3 격벽 패턴들(651) 간의 간격(w4)을 10㎛보다 크게 설정하고, 소스 및 드레인 전극을 갖는 상기 화소부(P)에서는 인접하는 제2 격벽 패턴들(622) 간의 간격(w2)을 10㎛보다 작게 설정할 수 있다.

상기 제1 주변 영역(PA1)과 상기 화소부(P)에 미세 패턴 및 미세하지 않은 패턴을 형성하는 것은 도 6a 및 도 6b에 설명된 바와 실질적으로 동일하므로, 설명을 생략한다.

따라서, 상기 제1 주변 영역(PA1)은 인접하는 제3 격벽 패턴들(651)의 사이 영역(D) 및 상기 제3 격벽 패턴(651)에 인접한 영역(E)를 갖게 되고, 상기 제2 폴리머층(660)이 상기 제3 격벽 패턴(651)에 인접한 영역(E)에만 배치된다. 반면, 상기 화소부(P)는 상기 제4 격벽 패턴(652)에 인접한 영역(F, G)만 갖게 되고, 상기 제2 폴리머층(660)이 상기 제4 격벽 패턴(652)에 인접한 영역(F, G)에 배치된다.

이어서, 상기 제1 주변 영역(PA1) 및 상기 화소부(P)에서 상기 제3 및 제4 격벽 패턴들(651, 652) 상에 배치된 제2 폴리머층(660)을 드라이 에칭(dry etching) 또는 에싱(ashing) 공정으로 제거한다. 따라서, 상기 제1 주변 영역(PA1)에는 상기 배선부(300)의 제2 배선부(WL2)에 대응하는 제3 폴리머 패턴(661)을 형성하고, 상기 화소부(P)에는 상기 데이터 패턴에 대응하는 제4 폴리머 패턴(662a, 662b)을 형성한다.

도 2, 도 12a 및 도 12b를 참조하면, 상기 제3 및 제4 폴리머 패턴들(661, 662a, 662b)이 형성된 제1 주변 영역(PA1) 및 화소부(P)에 상기 제3 및 제4 격벽 패턴들(651, 652)을 제거한다. 그리하여, 상기 제3 및 제4 격벽 패턴들(651, 652)은 스트립(strip)된다.

도 2, 도 13a 및 도 13b를 참조하면, 상기 제3 및 제4 폴리머 패턴들(661, 662a. 662b)를 이용하여 상기 데이터 금속층(640)을 패터닝하여, 상기 제1 주변 영역(PA1)에는 3㎛ 이하의 폭을 갖는 미세 패턴인 제2 배선부(WL2)를 형성하고, 상기 화소부(P)에는 소스 전극(SE) 및 데이터 전극(DE)을 포함하는 상기 데이터 패턴을 형성한다.

이어서, 도 3b를 다시 참조하면, 소스 전극(SE) 및 데이터 전극(DE)을 포함하는 상기 데이터 패턴이 형성된 화소부(P)에 컨택홀(CTH)을 갖는 유기층(120)을 형성한다. 상기 유기층(120)이 형성된 화소부(P)에 상기 컨택홀(CTH)를 통해 상기 데이터 전극(DE)과 전기적으로 연결되는 화소 전극(PE)을 형성한다.

본 실시예에 따르면, 표시 기판(10)의 주변 영역(PA) 및 표시 영역(DA) 중 적어도 하나에 미세한 패턴을 형성할 수 있다. 또한, 포토 식각 공정의 추가 및 고가의 설비의 추가 없이 미세한 패턴을 형성할 수 있다.

이상에서 상세하게 설명한 바에 의하면, 포토레지스트 패턴이 형성된 베이스 기판 상에 폴리머층을 코팅하여 어닐링함으로써, 공정의 추가 또는 설비의 투자 없이 3 ㎛ 이하의 폭을 갖는 미세 패턴을 형성할 수 있다. 따라서, 제조 비용을 감소시킬 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

10: 표시 기판 100: 베이스 기판
200: 게이트 구동 회로 300: 배선부
310: 전원 배선 320: 제1 클럭 배선
330: 제3 클럭 배선 340: 개시 배선
350: 전원 연결 배선들 360: 클럭 연결 배선들
610: 게이트 금속층 620: 제1 포토레지스트층
630: 제1 폴리머층 640: 데이터 금속층
650: 제2 포토레지스트층 660: 제2 폴리머층

Claims

금속층이 형성된 기판 상에 포토레지스트 패턴을 형성하는 단계;
상기 포토레지스트 패턴이 형성된 기판 상에 폴리머를 포함하는 폴리머층을 코팅하는 단계;
상기 폴리머층을 상기 폴리머의 유리 전이 온도 부근에서 어닐링하여, 상기 포토레지스트 패턴에 인접하게 배치되도록 폴리머 패턴을 형성하는 단계; 및
상기 폴리머 패턴에 의해 상기 금속층을 패터닝하여 미세 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 미세 패턴의 형성 방법.
제1항에 있어서, 상기 포토레지스트 패턴을 형성하는 단계는,
상기 기판 상에 포토레지스트층을 증착하는 단계; 및
상기 포토레지스트층의 상부에 배치된 마스크에 광을 조사하는 단계를 포함하는 것을 특징으로 하는 미세 패턴의 형성 방법.
제1항에 있어서, 상기 폴리머는 폴리스티렌(polystyrene)을 포함하는 것을 특징으로 하는 미세 패턴의 형성 방법.
제3항에 있어서, 상기 폴리머 패턴을 형성하는 단계는,
상기 포토레지스트층 상에 배치된 폴리머층을 제거하는 단계; 및
상기 포토레지스트층 제거하는 단계를 포함하는 것을 특징으로 하는 미세 패턴의 형성 방법
제1항에 있어서, 상기 포토레지스트 패턴은 상기 기판과 평행한 하면, 상기 하면에 대향하는 상면, 및 상기 하면 및 상기 상면을 연결하는 측면을 포함하고,
상기 측면은 상기 기판에 대하여 70도 내지 150도의 기울기를 갖는 것을 특징으로 하는 미세 패턴의 형성 방법.
표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역을 포함하며 게이트 금속층이 형성된 기판 상에 제1 포토레지스트 패턴을 형성하는 단계;
상기 제1 포토레지스트 패턴이 형성된 기판 상에 제1 폴리머를 포함하는 제1 폴리머층을 코팅하는 단계;
상기 제1 폴리머층을 상기 제1 폴리머의 유리 전이 온도부근에서 어닐링하여, 상기 표시 영역에서는 인접하는 제1 포토레지스트 패턴들 사이에 배치되도록 제1 폴리머 패턴을 형성하고, 상기 주변 영역에서는 상기 제1 포토레지스트 패턴에 인접하게 배치되도록 제2 폴리머 패턴을 형성하는 단계;
상기 제1 및 제2 폴리머 패턴들에 의해 상기 게이트 금속층을 패터닝하여, 상기 표시 영역에 게이트 패턴을 형성하고, 상기 주변 영역에 제1 배선부를 형성하는 단계; 및
상기 표시 영역에 데이터 패턴을 형성하고, 상기 주변 영역에 상기 제1 배선부와 교차하는 제2 배선부를 형성하는 단계를 포함하는 표시 기판의 제조 방법.
제6항에 있어서, 상기 제1 폴리머는 폴리스티렌(polystyrene)을 포함하고,
상기 제1 및 제2 폴리머 패턴들을 형성하는 단계는,
상기 제1 포토레지스트층 상에 배치된 제1 폴리머층을 제거하는 단계; 및
상기 제1 포토레지스트층 제거하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
제6항에 있어서, 상기 데이터 패턴 및 상기 제2 배선부를 형성하는 단계는,
상기 게이트 패턴 및 상기 제1 배선부가 형성된 기판 상에 절연층 및 데이터 금속층을 순차적으로 형성하는 단계;
상기 기판 상에 제2 포토레지스트 패턴을 형성하는 단계;
상기 기판 상에 제2 폴리머를 포함하는 제2 폴리머층을 코팅하는 단계;
상기 제2 폴리머층을 상기 제2 폴리머의 유리 전이 온도부근에서 어닐링하여, 상기 표시 영역에 제3 폴리머 패턴을 형성하고, 상기 주변 영역에 제4 폴리머 패턴을 형성하는 단계; 및
상기 제3 및 제4 폴리머 패턴들에 의해 상기 데이터 금속층을 패터닝하는 단계를 포함하는 표시 기판의 제조 방법.
제8항에 있어서, 상기 제1 및 제2 포토레지스트 패턴들 각각은 상기 표시 영역에 형성된 제1 패턴들 및 상기 주변 영역에 형성된 제2 패턴들을 포함하고,
서로 인접하는 제1 패턴들 사이의 제1 폭은 서로 인접하는 제2 패턴들 사이의 제2 폭보다 작은 것을 특징으로 하는 표시 기판의 제조 방법.
제9항에 있어서, 상기 제1 폭은 10 ㎛ 보다 작고, 상기 제2 폭은 10 ㎛ 보다 큰 것을 특징으로 하는 표시 기판의 제조 방법.
제8항에 있어서, 상기 제2 폴리머는 폴리스티렌(polystyrene)을 포함하고,
상기 제3 및 제4 폴리머 패턴들을 형성하는 단계는,
상기 제2 포토레지스트층 상에 배치된 제2 폴리머층을 제거하는 단계; 및
상기 제2 포토레지스트층 제거하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
제8항에 있어서, 상기 제1 및 제2 포토레지스트 패턴들 각각은 상기 기판과 평행한 하면, 상기 하면에 대향하는 상면, 및 상기 하면 및 상기 상면을 연결하는 측면을 포함하고,
상기 측면은 상기 기판에 대하여 70도 내지 150도의 기울기를 갖는 것을 특징으로 하는 표시 기판의 제조 방법.