KR20110065495A - 레이저 투사 패터닝(ｌｐｐ) 및 세미 어디티브 패터닝(ｓａｐ)의 하이브리드를 이용한 동일층 마이크로전자회로 패터닝 - Google Patents

레이저 투사 패터닝(ｌｐｐ) 및 세미 어디티브 패터닝(ｓａｐ)의 하이브리드를 이용한 동일층 마이크로전자회로 패터닝 Download PDF

Info

Publication number
KR20110065495A
KR20110065495A KR1020117007695A KR20117007695A KR20110065495A KR 20110065495 A KR20110065495 A KR 20110065495A KR 1020117007695 A KR1020117007695 A KR 1020117007695A KR 20117007695 A KR20117007695 A KR 20117007695A KR 20110065495 A KR20110065495 A KR 20110065495A
Authority
KR
South Korea
Prior art keywords
plating
way
patterning
necking
region
Prior art date
Application number
KR1020117007695A
Other languages
English (en)
Other versions
KR101336616B1 (ko
Inventor
존 구제크
용강 리
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20110065495A publication Critical patent/KR20110065495A/ko
Application granted granted Critical
Publication of KR101336616B1 publication Critical patent/KR101336616B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2004—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by the use of a particular light source, e.g. fluorescent lamps or deep UV light
    • G03F7/2006—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by the use of a particular light source, e.g. fluorescent lamps or deep UV light using coherent light; using polarised light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0542—Continuous temporary metal layer over metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

일부 실시예에서 레이저 투사 패터닝(laser projection patterning,LPP) 및 세미 어디티브 패터닝(semi-additive patterning,SAP)을 하이브리드하는 동일층 마이크로전자회로 패터닝이 개시된다. 이러한 관점에서 LPP를 이용하여 적층된 기판 표면의 제 1 밀도 영역을 패터닝하는 단계와, SAP을 이용하여 상기 적층된 기판 표면의 제 2 밀도 영역을 패터닝하는 단계와, 상기 적층된 기판 표면의 제 1 및 제 2 영역을 플레이팅하는 단계를 포함하는 방법이 도입되고, 상기 제 1 및 제 2 밀도 영역을 스패닝(spanning)하는 피처(features)가 직접적으로 결합된다. 다른 실시예가 또한 개시되고, 청구된다.

Description

레이저 투사 패터닝(ＬＰＰ) 및 세미 어디티브 패터닝(ＳＡＰ)의 하이브리드를 이용한 동일층 마이크로전자회로 패터닝{SAME LAYER MICROELECTRONIC CIRCUIT PATTERNING USING HYBRID LASER PROJECTION PATTERNING (LPP) AND SEMI-ADDITIVE PATTERNING (SAP)}
본 발명의 실시예는 일반적으로 집적 회로 패키지 기판 분야에 관한 것으로 특히, 레이저 투사 패터닝(laser projection patterning,LPP) 및 세미 어디티브 패터닝(semi-additive patterning,SAP)의 하이브리드(복합사용)를 이용하는 동일층 마이크로전자회로 패터닝에 관한 것이다.
집적회로 장치의 크기 및 피치의 저감은 IC 패키지 기판의 제조의 발전을 필요로 한다. 레이저의 사용은 기판 패터닝에 보다 일반적으로 되고 있다. 유감스럽게도 기판 층을 패터닝하는데 레이저 투사 패터닝을 사용하면 세미 어디티브 패터닝보다 비용면에서 훨씬 더 많이 소요되게 된다.
본 발명은 일례로서만 기술되며 첨부 도면의 도면들로 한정되지 않으며 유사 참조번호는 유사 요소를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 패키지 기판 표면의 부감도(俯瞰圖)의 그래픽 도면이다.
도 2a- 2j는 본 발명의 일 실시예에 따른 부분적으로 형성된 IC 패키지의 단면도의 그래픽 도면이다.
도 3a-3k는 본 발명의 일 실시예에 따른 부분적으로 형성된 IC 패키지 기판의 단면도의 그래픽 도면이다.
이하의 설명에 있어서, 설명의 목적으로 많은 특정한 세부사항이 본 발명의 완전한 이해를 제공하도록 개시된다. 그러나 본 분야의 당업자라면 본 발명의 실시예는 이러한 특정한 세부사항이 없이도 실시될 수 있음을 이해할 것이다. 다른 예에서, 구조 및 장치는 발명의 요지를 흐리게 하는 것을 방지하도록 블록도 형태로 도시된다.
이 명세서 전체를 통해 "일 실시예" 또는 "일 실시예"에 대한 참조는 그 실시예와 관련하여 기술된 특정한 특징, 구조 또는 특성이 본 발명의 적어도 하나의 실시예에서 포함되는 것을 의미한다. 따라서 이 명세서 전체를 통해서 여러 곳에서 구(phrases) "일 실시예에서" 또는 "일 실시예에서"는 반드시 모두 같은 실시예를 참조하는 것은 아니다. 또한, 특정한 특징, 구조 또는 특성은 하나 이상의 실시예에서 임의의 적합한 방식으로 조합될 수 있다.
도 1은 본 발명의 일 실시예에 따른 패키지 기판 표면의 부감도(俯瞰圖)의 그래픽 도면이다. 예시된 일 실시예에 따르면, 패키지 기판(100)은 하나 이상의 네킹 영역(necking regioin,102), 메인 라우팅 영역(104), 다이 쉐도우(106) 및 신호 트레이스(108)를 포함한다.
네킹 영역(102)은 기판(100)의 표면상의 영역이고, 기판(100)에서 신호 트레이스(108) 같은 신호가 집적회로 다이로부터 벗어나도록 라우트되고(routed), 상기 집적회로 다이는 다이 쉐도우(106)를 점유하고 있다. 일 실시예에서 신호 트레이스(108)은 집적회로 다이의 외부 범프로부터 라우트된 입력/출력(I/O) 신호이다. 네킹 영역(102)은 일반적으로 메인 라우팅 영역보다 높은 밀도를 갖는다. 일 실시예에서, 네킹 영역(102)은 약 9마이크로미터의 선폭을 포함하고, 약 12마이크로미터의 스페이스를 포함한다. 일 실시예에서, 메인 라우팅 영역(104)은 약 14마이크로미터 이상의 선폭을 포함하고, 약 14마이크로미터 이상의 스페이스를 포함한다. 일 실시예에서, 신호 트레이스(108)는 수 밀리미터의 네킹 영역 내의 한 길이를 포함한다. 도시한 바와 같이, 네킹 영역(102)은 다이 쉐도우(106) 보다 다소 크다.
이후의 실시예에서 기술하는 바와 같이, 동일층 마이크로전자 회로 패터닝은 네킹 영역(102)에서 레이저 투사 패터닝(LPP) 및 메인 라우팅 영역(104)에서 세미 어디티브 패터닝(SAP)을 이용할 수 있다. 신호 트레이스(108)는 두 영역에 걸쳐 틈새없이 스패닝된다(예를 들어, 연속적인 구리 트레이스).
도 2a-2j는 본 발명의 일 실시예에 따른 부분적으로 형성된 IC 패키지의 단면도의 그래픽 도면이다. 도 2a는 빌드 업(build-up) 유전체(202)가 코어, 또는 패드(204)를 포함하는 현재의 빌드 업 층상에 적층된 후 이어서 유전체의 전경화(pre-cure)가 수행된 기판(200)을 도시한다. 유전 물질은 일반적으로 폴리머를 기반으로 하고, 상업적으로 입수가능한 충전재 및 다양한 다른 물질 같은 소산 실리카 충전재로 충전된다.
도 2b는 전체 패턴 및 디스미어(desmear)에 걸쳐 레이저 비어(206) 천공 후의 기판(200)을 도시한다. 디스미어 프로세스는 수산화나트륨 같은 알칼리 용액을 이용하여 비어(206)의 벽을 팽창시킨 다음 과망간간염 기반 수용액 같은 고 환원 화학물질로 에칭하는 단계를 포함한다.
도 2c는 네킹 영역(102)과 같은 네킹 영역에서 유전체(202) 내에 블랭크 패턴(208)을 형성하도록 LPP 제거(ablation) 후의 기판(200)을 도시한다. 네킹 영역은 정상적으로 다이 쉐도우보다 약간 큰데 I/O 신호의 라우팅 및 산개(fan-out)를 위한 미세 라인 및 스페이스를 포함한다.
도 2d는 비전착성(非電着性) 금속 석출의 구리 시드(copper seed) 플레이팅이후 이어서 특정 두께 예를 들어 5 ~ 20㎛로 전해 구리 플레이팅(210) 후의 기판(200)을 도시한다. 네킹 영역은 유전체 상면에 오버 플레이트된(over-plated) 구리(212)로 피복된다.
도 2e는 CMP, 기계적 연마, 화학적 에칭 또는 이들의 조합 같은 방법 중에서 선택하여 오버 플레이트된 구리(212)를 제거한 후의 기판(200)을 도시한다. 이 단계 이후, 패턴의 네킹 영역이 완성된다.
도 2f는 비전착성(非電着性) 금속 석출 구리(214) 플레이팅 및 건식 필름 레지스트(DFR)(216) 적층 후의 기판(200)을 도시한다.
도 2g는 DFR(216)이 종래의 석판술 프로세스(노출 및 현상)로 패턴화된 후의 기판을 도시한다. 패턴화된 네킹 영역은 네킹 영역의 외부 부분(217)을 제외하고는 DFR로 피복된다.
도 2h는 특정 두께 예를 들어 5 ~ 20㎛로 전해 구리(218) 플레이팅 후의 기판(200)을 도시한다. 이런 식으로 메인 라우팅 영역은 네킹 라우팅 영역의 외부 부분(217)의 상부에 플레이트된다.
도 2i는 수성 탄산나트륨 용액 같은 알칼리 용액을 이용하여 DFR(216)이 박리된 후의 기판(200)을 도시한다. 또한, 유기적인 형태의 용액이 사용될 수 있다.
도 2j는 비전착성 금속 석출 구리 시드 층(214) 제거하여 전체 패턴을 형성한 후의 기판(200)을 도시한다.
일 실시예에서, 패키지 기판(200)은 플립 칩 실리콘 다이 같은 집적 회로 다이와 함께 표면(220) 상에 결합된다. 다른 실시예에서 표면(220)은 연속 빌드 업 프로세스의 부분으로서 다른 유전층으로 적층된다.
도 3a-3k는 본 발명의 일 실시예에 따른 부분적으로 형성된 IC 패키지 기판의 단면도의 그래픽 도면이다. 도 3a는 빌드 업 유전체가 코어, 또는 패드(304)를 포함하는 현재의 층상에 적층된 후 이어서 유전체의 전경화가 수행된 기판(300)을 도시한다. 유전 물질은 일반적으로 폴리머를 기반으로 하고, 상업적으로 입수가능한 충전재 및 다양한 다른 물질 같은 소산 실리카 충전재로 충전된다.
도 3b는 네킹 영역에서 유전체 표면(307)상에 유전성 돌출부(306)가 형성된 후의 기판(300)을 도시한다. 이는 추가 유전층을 선택적으로 적층하거나 형성된 돌출부에 대응하는 포켓으로 단계 1에서 적층된 유전층을 누름으로써 형성될 수 있다.
도 3c는 전체 패턴 및 디스미어에 걸쳐 레이저 비어(308) 천공 후의 기판(300)을 도시한다. 디스미어 프로세스는 수산화나트륨 같은 알칼리 용액을 이용하여 비어(308)의 벽을 팽창시킨 다음 과망간간염 기반 수용액 같은 고 환원 화학물질로 에칭하는 단계를 포함한다.
도 3d는 네킹 영역에서 돌출부(306) 내에 블랭크 패턴(310)을 형성하도록 LPP 제거 후의 기판(300)을 도시한다. 네크 영역은 정상적으로 다이 쉐도우보다 약간 큰데 I/O 신호의 라우팅 및 산개를 위한 미세 라인 및 스페이스를 포함한다.
도 3e는 전체 패턴에 걸쳐 비전착성 금속 석출 구리 시드 층(312) 플레이팅 후의 기판(300)을 도시한다.
도 3f는 전체 패턴에 걸쳐 DFR(314) 적층후의 기판(300)을 도시한다.
도 3g는 DFR(314)이 종래의 석판술 프로세스(노출 및 현상)로 패턴화된 후의 기판을 도시한다. 네킹 영역 패턴(310)은 석판술 이후에 노출된다. 네킹 영역 바깥쪽에 메인 영역 패턴(316)이 형성된다.
도 3h는 특정 두께 예를 들어 5 ~ 20㎛로 전체 패턴의 전해 플레이팅(318) 후의 기판(300)을 도시한다. 네킹 영역은 유전체 층의 상부 면상에 오버 플레이트된 구리(320)로 피복된다.
도 3i는 화학적 기계적 연마(CMP), 기계적 연마, 화학적 에칭 또는 이들의 조합 같은 방법 중에서 선택하여 오버 플레이트된 구리(320)를 제거한 후의 기판(300)을 도시한다. 이 단계 이후, 패턴의 네킹 영역이 완성된다.
도 3j는 수성 탄산나트륨 용액 같은 알칼리 용액을 이용하여 DFR(314)이 박리된 후의 기판(300)을 도시한다. 또한, 유기적인 형태의 용액이 사용될 수 있다.
도 3k는 비전착성 금속 석출 구리 시드 층(312) 제거하여 전체 패턴을 형성한 후의 기판(300)을 도시한다.
일 실시예에서, 패키지 기판(300)은 플립 칩 실리콘 다이 같은 집적 회로 다이와 함께 표면(322) 상에 결합된다. 다른 실시예에서 표면(322)은 연속 빌드 업 프로세스의 부분으로서 다른 유전층으로 적층된다.
위의 설명에 있어서, 설명의 목적으로 많은 특정 구성이 본 발명의 완전한 이해를 제공하도록 개시된다. 그러나 본 분야의 당업자라면 본 발명의 실시예는 이러한 특정 구성의 일부가 없어도 실시될 수 있음을 이해할 것이다. 다른 예에서, 구조 및 장치는 블록도 형태로 도시된다.
많은 방법이 대부분 기본 형태로 기술되었지만, 이들 방법 중 임의의 방법으로부터 동작이 추가되거나 또는 제거될 수 있으며, 본 발명의 기본 영역을 일탈하지 않는 범위 내에서 기술한 메시지 중 어느 것으로부터 정보가 가감될 수 있다. 본 발명의 개념의 임의의 개수의 변형은 본 발명의 범위와 사상 내에서 예상된다. 이러한 관점에서 기술한 특정 실시예는 본 발명을 한정함이 아닌 단지 예시의 목적으로 제공되었다. 따라서 본 발명의 영역은 위에 제공된 특정 실시예로 정해지는 것이 아니라 이하의 청구범위의 평이한 언어로만 정해진다.

Claims (20)

  1. 레이저 투사 패터닝(laser projection patterning,LPP)을 이용하여 적층된 기판 표면의 제 1 밀도 영역을 패터닝하는 단계와,
    세미 어디티브 패터닝(semi-additive patterning,SAP)을 이용하여 상기 적층된 기판 표면의 제 2 밀도 영역을 패터닝하는 단계와,
    상기 적층된 기판 표면의 제 1 및 제 2 영역을 플레이팅하는 단계를 포함하며,
    상기 제 1 및 제 2 밀도 영역을 스패닝(spanning)하는 피처(features)는 직접적으로 결합되는
    방법.
  2. 제 1 항에 있어서,
    상기 제 1 밀도 영역은 네킹 영역을 포함하고, 집적회로 다이로부터 I/O 신호가 나오는
    방법.
  3. 제 1 항에 있어서,
    상기 제 2 밀도 영역은 저 밀도 메인 라우팅(routing) 영역을 포함하는
    방법.
  4. 제 1 항에 있어서,
    상기 제 1 및 제 2 밀도 영역을 플레이팅하는 단계는 같은 구리 플레이팅 단계에서 상기 제 1 및 제 2 밀도 영역을 플레이팅하는 단계를 포함하는
    방법.
  5. 제 1 항에 있어서,
    상기 제 1 및 제 2 밀도 영역을 플레이팅하는 단계는 개별 구리 플레이팅 단계에서 상기 제 1 및 제 2 밀도 영역을 플레이팅하는 단계를 포함하는
    방법.
  6. 제 1 항에 있어서,
    상기 제 1 밀도 영역은 수 밀리미터의 길이를 갖는 피처를 포함하는
    방법.
  7. 레이저 투사 패터닝(LPP)에 의해 적층 기판 표면 내로 네킹 영역을 제거하는 단계와,
    구리로 상기 네킹 영역을 플레이팅하는 단계와,
    상기 적층 기판 표면 및 네킹 영역 상의 메인 라우팅 영역을 건식 필름 레지스트(dry film resist,DFR)로 패터닝하는 단계와,
    상기 메인 라우팅 영역을 플레이팅하는 단계와,
    상기 DFR을 제거하는 단계를 포함하는
    방법.
  8. 제 7 항에 있어서,
    상기 네킹 영역은 다이 쉐도우 보다 약간 큰
    방법.
  9. 제 7 항에 있어서,
    상기 네킹 영역을 구리로 플레이팅하는 단계는 약 5 내지 약 20마이크로미터 사이의 두께로 전해(electrolytic) 구리 플레이팅하는 단계를 포함하는
    방법.
  10. 제 7 항에 있어서,
    상기 DFR로 메인 라우팅 영역을 패터닝하는 단계는 플레이트된 네킹 영역의 일부를 노출시키는 단계를 포함하는
    방법.
  11. 제 7 항에 있어서,
    상기 메인 라우팅 영역을 플레이팅하는 단계는 상기 플레이트된 네킹 영역 내의 트레이스(traces)의 상부에서 플레이팅하는 단계를 포함하는
    방법.
  12. 제 7 항에 있어서,
    상기 DFR을 제거하는 단계는 알칼리 용액을 이용하여 DFR을 박리하는 단계를 포함하는
    방법.
  13. 제 7 항에 있어서,
    비전착성(非電着性) 금속 석출 구리 시드 층을 제거하도록 화학적 에칭을 하는 단계를 더 포함하는
    방법.
  14. 적층된 기판 표면상에 유전성(dielectric) 돌출부를 형성하는 단계와,
    레이저 투사 패터닝(LPP)에 의해 상기 유전성 돌출부 내로 네킹 영역을 제거하는 단계와,
    건식 필름 레지스트(DFR)로 상기 적층된 기판 표면 상에 메인 라우팅 영역을 패터닝하는 단계와,
    상기 메인 라우팅 영역 및 네킹 영역을 플레이팅하는 단계와,
    상기 DFR을 제거하는 단계를 포함하는
    방법.
  15. 제 14 항에 있어서,
    적층 기판 표면상에 상기 유전성 돌출부를 형성하는 단계는 유전체의 부가 층을 선택적으로 적층하는 단계를 포함하는
    방법.
  16. 제 14 항에 있어서,
    상기 적층 기판 표면상에 유전성 돌출부를 형성하는 단계는 형성될 돌출부에 대응하는 포켓(pocket)으로 상기 기판 표면을 인쇄하는 단계를 포함하는
    방법.
  17. 제 14 항에 있어서,
    상기 메인 라우팅 및 네킹 영역을 플레이팅하는 단계는 상기 네킹 영역을 오버 플레이팅하는(over-plating) 단계를 포함하는
    방법.
  18. 제 17 항에 있어서,
    상기 네킹 영역의 상부에 오버 플레이트된 구리를 제거하는 단계를 포함하는
    방법.
  19. 제 14 항에 있어서,
    상기 메인 라우팅 및 네킹 영역을 플레이팅하는 단계는 약 5 내지 약 20마이크로미터 사이의 두께로 전해 구리 플레이팅하는 단계를 포함하는
    방법.
  20. 제 14 항에 있어서,
    상기 메인 라우팅 및 네킹 영역을 플레이팅하는 단계는 같은 전해 플레이팅 단계에서 상기 메인 라우팅 및 네킹 영역을 스팬하는 플레이팅 피처를 포함하는
    방법.
KR1020117007695A 2008-10-24 2009-10-09 레이저 투사 패터닝(ｌｐｐ) 및 세미 어디티브 패터닝(ｓａｐ)의 하이브리드를 이용한 동일층 마이크로전자회로 패터닝 KR101336616B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/257,688 2008-10-24
US12/257,688 US9113547B2 (en) 2008-10-24 2008-10-24 Same layer microelectronic circuit patterning using hybrid laser projection patterning (LPP) and semi-additive patterning(SAP)
PCT/US2009/060216 WO2010047977A2 (en) 2008-10-24 2009-10-09 Same layer microelectronic circuit patterning using hybrid laser projection patterning (lpp) and semi-additive patterning (sap)

Publications (2)

Publication Number Publication Date
KR20110065495A true KR20110065495A (ko) 2011-06-15
KR101336616B1 KR101336616B1 (ko) 2013-12-06

Family

ID=42116096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117007695A KR101336616B1 (ko) 2008-10-24 2009-10-09 레이저 투사 패터닝(ｌｐｐ) 및 세미 어디티브 패터닝(ｓａｐ)의 하이브리드를 이용한 동일층 마이크로전자회로 패터닝

Country Status (6)

Country Link
US (2) US9113547B2 (ko)
JP (1) JP5485284B2 (ko)
KR (1) KR101336616B1 (ko)
CN (1) CN102171788B (ko)
TW (1) TWI514943B (ko)
WO (1) WO2010047977A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9113547B2 (en) 2008-10-24 2015-08-18 Intel Corporation Same layer microelectronic circuit patterning using hybrid laser projection patterning (LPP) and semi-additive patterning(SAP)
US8835217B2 (en) 2010-12-22 2014-09-16 Intel Corporation Device packaging with substrates having embedded lines and metal defined pads
US10971468B2 (en) 2016-11-21 2021-04-06 3M Innovative Properties Company Automatic registration between circuit dies and interconnects
WO2018187599A1 (en) 2017-04-05 2018-10-11 Averatek Corporation Printable surface treatment for aluminum bonding
US10658281B2 (en) * 2017-09-29 2020-05-19 Intel Corporation Integrated circuit substrate and method of making
US11716819B2 (en) 2018-06-21 2023-08-01 Averatek Corporation Asymmetrical electrolytic plating for a conductive pattern
JP6848944B2 (ja) * 2018-08-30 2021-03-24 日亜化学工業株式会社 配線基板の製造方法および配線基板

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4554404A (en) * 1984-03-26 1985-11-19 Gte Products Corporation Support for lead frame for IC chip carrier
US5559584A (en) * 1993-03-08 1996-09-24 Nikon Corporation Exposure apparatus
JP3036498B2 (ja) 1997-12-08 2000-04-24 日本電気株式会社 半導体パッケージ
JPH11111884A (ja) 1997-10-07 1999-04-23 Toppan Printing Co Ltd 電子部材作製用基板及びそれを用いた電子部材の製造方法
JPH11186716A (ja) * 1997-10-14 1999-07-09 Fujitsu Ltd 金属層の形成方法
US6483714B1 (en) * 1999-02-24 2002-11-19 Kyocera Corporation Multilayered wiring board
CN1200793C (zh) 1999-02-25 2005-05-11 精工爱普生株式会社 利用激光加工被加工物的方法
JP2000246474A (ja) 1999-02-25 2000-09-12 Seiko Epson Corp レーザ光による加工方法
US6258629B1 (en) * 1999-08-09 2001-07-10 Amkor Technology, Inc. Electronic device package and leadframe and method for making the package
US6518663B1 (en) * 1999-08-30 2003-02-11 Texas Instruments Incorporated Constant impedance routing for high performance integrated circuit packaging
DE10014306B4 (de) * 2000-03-23 2005-12-22 Infineon Technologies Ag Systemträger für einen Halbleiterchip mit einem Leiterrahmen
US6576539B1 (en) * 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
US6719916B2 (en) * 2001-04-18 2004-04-13 National Research Council Of Canada Multilayer microstructures and laser based method for precision and reduced damage patterning of such structures
US6664483B2 (en) 2001-05-15 2003-12-16 Intel Corporation Electronic package with high density interconnect and associated methods
JP3825664B2 (ja) * 2001-09-27 2006-09-27 株式会社東芝 フィルム基板、フィルム基板の製造方法及びフィルム基板付回路基板の製造方法
US7670962B2 (en) * 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
JP2004240216A (ja) 2003-02-06 2004-08-26 Fuji Photo Film Co Ltd プリント配線板の製造方法
JP2005026322A (ja) * 2003-06-30 2005-01-27 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
CN1747157A (zh) 2004-09-07 2006-03-15 日月光半导体制造股份有限公司 高密度布线的覆晶封装基板
JP2007173371A (ja) 2005-12-20 2007-07-05 Shinko Electric Ind Co Ltd フレキシブル配線基板の製造方法及び電子部品実装構造体の製造方法
US7332429B2 (en) * 2005-12-27 2008-02-19 Intel Corporation Laser ablation and imprinting hybrid processing for fabrication of high density interconnect flip chip substrates
US7765691B2 (en) * 2005-12-28 2010-08-03 Intel Corporation Method and apparatus for a printed circuit board using laser assisted metallization and patterning of a substrate
US7517788B2 (en) 2005-12-29 2009-04-14 Intel Corporation System, apparatus, and method for advanced solder bumping
US8420520B2 (en) * 2006-05-18 2013-04-16 Megica Corporation Non-cyanide gold electroplating for fine-line gold traces and gold pads
US20080001297A1 (en) * 2006-06-30 2008-01-03 Stefanie Lotz Laser patterning and conductive interconnect/materials forming techniques for fine line and space features
JP4855186B2 (ja) 2006-09-04 2012-01-18 日本メクトロン株式会社 両面フレキシブルプリント配線板の製造方法
US9113547B2 (en) 2008-10-24 2015-08-18 Intel Corporation Same layer microelectronic circuit patterning using hybrid laser projection patterning (LPP) and semi-additive patterning(SAP)

Also Published As

Publication number Publication date
WO2010047977A2 (en) 2010-04-29
CN102171788B (zh) 2014-06-25
CN102171788A (zh) 2011-08-31
US9113547B2 (en) 2015-08-18
US20100101084A1 (en) 2010-04-29
TW201032690A (en) 2010-09-01
JP2012507043A (ja) 2012-03-22
WO2010047977A3 (en) 2010-07-08
TWI514943B (zh) 2015-12-21
US20150342037A1 (en) 2015-11-26
KR101336616B1 (ko) 2013-12-06
JP5485284B2 (ja) 2014-05-07

Similar Documents

Publication Publication Date Title
KR101336616B1 (ko) 레이저 투사 패터닝(ｌｐｐ) 및 세미 어디티브 패터닝(ｓａｐ)의 하이브리드를 이용한 동일층 마이크로전자회로 패터닝
US7408261B2 (en) BGA package board and method for manufacturing the same
JP5461323B2 (ja) 半導体パッケージ基板の製造方法
CN106409688B (zh) 一种超薄无芯封装基板的加工方法和结构
US20140202740A1 (en) Method of Manufacturing Multilayer Wiring Substrate, and Multilayer Wiring Substrate
US20110154658A1 (en) Circuit substrate and manufacturing method thereof
US20070207607A1 (en) Ball grid array substrate having window and method of fabricating same
EP1437928A1 (en) Multi-layer wiring board, ic package, and method of manufacturing multi-layer wiring boards
KR101077380B1 (ko) 인쇄회로기판 및 그 제조방법
JP5379281B2 (ja) プリント基板の製造方法
CN106340461B (zh) 一种超薄无芯封装基板的加工方法和结构
KR100897668B1 (ko) 캐리어를 이용한 인쇄회로기판의 제조 방법
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
TWI605741B (zh) 線路板及其製作方法
US11227775B2 (en) Method of fabricating carrier for wafer level package by using lead frame
CN112654154A (zh) 一种多层印制线路板的激光盲槽工艺
US20090288861A1 (en) Circuit board with buried conductive trace formed thereon and method for manufacturing the same
JP5958275B2 (ja) プリント基板の製造方法
KR100861612B1 (ko) 캐리어를 이용한 인쇄회로기판의 제조 방법
KR101109216B1 (ko) 인쇄회로기판의 제조방법
CN105530760A (zh) 形成用于镀覆的图案的方法及形成精细电路图案的方法
KR20130074661A (ko) 패키지 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 5