JP5958275B2 - プリント基板の製造方法 - Google Patents
プリント基板の製造方法 Download PDFInfo
- Publication number
- JP5958275B2 JP5958275B2 JP2012236568A JP2012236568A JP5958275B2 JP 5958275 B2 JP5958275 B2 JP 5958275B2 JP 2012236568 A JP2012236568 A JP 2012236568A JP 2012236568 A JP2012236568 A JP 2012236568A JP 5958275 B2 JP5958275 B2 JP 5958275B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- metal
- resist
- layer
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
まず、絶縁基板1として、例えばガラスエポキシやガラス繊維から形成された基板を使用し、その下面と上面に金属膜、例えば銅箔膜がラミネートされている。絶縁基板1の一部には、ドリルやレーザーを使用してスルーホール1a〜1dが形成されている。また、スルーホール1a〜1dの中の少なくとも内周面には、無電解めっきや導電性ペースト充填により、導電性のコンタクト層3a〜3dが形成されている。
1a〜1d スルーホール
4a〜4d、5a〜5d 1層目の金属配線
6、7 絶縁樹脂膜
8a〜8d、9a〜9d ビアホール
10、11 シード層
12、13 ドライフィルムレジスト
12a〜12d、13a〜13e 配線溝
14a〜14d、15a〜15e 金属配線
16、17 2層目の絶縁樹脂膜
Claims (5)
- 絶縁基板の上方に絶縁膜を形成する工程と、
前記絶縁膜の上にシード層を形成する工程と、
シード層上にレジストを形成する工程と、
前記レジストに配線溝を形成する工程と、
前記レジストより薄い金属配線を前記配線溝内に電解めっきによって形成する工程と、
前記レジストをエッチングして前記金属配線よりも薄く薄層化する工程と、
前記金属配線の露出面の突起を研磨により除去する工程と、
前記レジストを除去する工程と、
前記金属配線から露出する前記シード層をエッチングにより除去する工程と、
を有するプリント基板の製造方法。 - 薄層化された前記レジストは、前記金属配線の厚さに対して70%以上、80%以下の厚さに薄くされることを特徴とする請求項1に記載のプリント基板の製造方法。
- 前記レジストは、プラズマエッチングにより薄層化されることを特徴とする請求項1又は請求項2に記載のプリント基板の製造方法。
- 前記金属配線の上面には、酸化防止金属が形成されることを特徴とする請求項1乃至請求項3のいずれか1項に記載のプリント基板の製造方法。
- 前記絶縁膜を形成する前に、前記絶縁基板の上に下側配線を形成する工程と、
前記絶縁膜のうち前記下側配線の一部の上にホールを形成する工程と、
前記ホールの中に前記シード層と前記金属配線の一部を埋め込み、前記金属配線と前記下側配線を接続する工程と、
を有することを特徴とする請求項1乃至請求項4のいずれか1項に記載のプリント基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012236568A JP5958275B2 (ja) | 2012-10-26 | 2012-10-26 | プリント基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012236568A JP5958275B2 (ja) | 2012-10-26 | 2012-10-26 | プリント基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014086662A JP2014086662A (ja) | 2014-05-12 |
JP5958275B2 true JP5958275B2 (ja) | 2016-07-27 |
Family
ID=50789420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012236568A Expired - Fee Related JP5958275B2 (ja) | 2012-10-26 | 2012-10-26 | プリント基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5958275B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6474654B2 (ja) * | 2015-03-16 | 2019-02-27 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2777020B2 (ja) * | 1992-07-29 | 1998-07-16 | 沖電気工業株式会社 | 配線層の平坦化方法 |
JPH06302937A (ja) * | 1993-04-16 | 1994-10-28 | Hitachi Ltd | プリント配線板の導体回路形成方法 |
JP2007243097A (ja) * | 2006-03-13 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 導電性パターンの形成方法 |
JP5730157B2 (ja) * | 2011-08-25 | 2015-06-03 | 京セラサーキットソリューションズ株式会社 | 配線基板の製造方法 |
-
2012
- 2012-10-26 JP JP2012236568A patent/JP5958275B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014086662A (ja) | 2014-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5602584B2 (ja) | 配線基板及びその製造方法 | |
US7408261B2 (en) | BGA package board and method for manufacturing the same | |
KR102069659B1 (ko) | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 | |
JP2007324559A (ja) | ファインピッチを有するマルチレイヤー回路板及びその製作方法 | |
TWI530238B (zh) | 晶片封裝基板及其製作方法 | |
US11690178B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
WO2018110437A1 (ja) | 配線基板、多層配線基板、及び配線基板の製造方法 | |
JP5462777B2 (ja) | 多層配線基板の製造方法 | |
JP6510884B2 (ja) | 配線基板及びその製造方法と電子部品装置 | |
TW201446103A (zh) | 電路板及其製作方法 | |
US10811348B2 (en) | Method of manufacturing wiring substrate | |
JP2017069524A (ja) | 配線基板及びその製造方法 | |
JP2009182118A (ja) | 配線基板の製造方法 | |
US9859159B2 (en) | Interconnection structure and manufacturing method thereof | |
KR100772432B1 (ko) | 인쇄 회로 기판 제조 방법 | |
JP5640667B2 (ja) | 回路基板の製造方法 | |
JP5958275B2 (ja) | プリント基板の製造方法 | |
JP2014216406A (ja) | 多層積層配線板のコア基板の製造方法、多層積層配線板のコア基板および多層積層配線板 | |
JP5363377B2 (ja) | 配線基板及びその製造方法 | |
KR100934107B1 (ko) | 미세 피치의 금속 범프를 제공하는 인쇄회로기판 제조 방법 | |
KR100925669B1 (ko) | 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법 | |
KR101044117B1 (ko) | 인쇄회로기판의 제조방법 | |
KR20150083401A (ko) | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 | |
JP2011035182A (ja) | 配線基板の製造方法 | |
JP2007324232A (ja) | Bga型多層配線板及びbga型半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5958275 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |