TWI627877B - 配線基板及其製造方法 - Google Patents

配線基板及其製造方法 Download PDF

Info

Publication number
TWI627877B
TWI627877B TW103121148A TW103121148A TWI627877B TW I627877 B TWI627877 B TW I627877B TW 103121148 A TW103121148 A TW 103121148A TW 103121148 A TW103121148 A TW 103121148A TW I627877 B TWI627877 B TW I627877B
Authority
TW
Taiwan
Prior art keywords
strip
semiconductor element
solder resist
resist layer
wiring board
Prior art date
Application number
TW103121148A
Other languages
English (en)
Other versions
TW201513739A (zh
Inventor
石橋博文
多田公則
Original Assignee
京瓷股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京瓷股份有限公司 filed Critical 京瓷股份有限公司
Publication of TW201513739A publication Critical patent/TW201513739A/zh
Application granted granted Critical
Publication of TWI627877B publication Critical patent/TWI627877B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

一種配線基板，於絕緣基板的最外層的絕緣層1b上，於一部分具有連接半導體元件S的電極端子T之半導體元件連接墊7的複數個帶狀配線導體6係設成，互相鄰接之半導體元件連接墊7設於彼此不互相橫向排列之位置，並且於最外層的絕緣層1b上及帶狀配線導體6上被覆抗銲層3a，該抗銲層3a係具有開口9，該開口9係使半導體元件連接墊7個別地露出，抗銲層3a係於內部含有絕緣填充劑F，並且，絕緣填充劑F係較帶狀配線導體6的上表面向下側沉降。

Description

配線基板及其製造方法
本發明係關於為了搭載半導體元件所使用之配線基板及其製造方法。
以往，已知有將電極端子周圍配置於下面的外周部之半導體元件藉由倒裝晶片連接而搭載之配線基板。
於第8A、8B及9圖中顯示如此的配線基板中的重要部分。如第8A、8B及9圖所示，於絕緣層21上具有半導體元件連接用的複數個帶狀配線導體26與抗銲層23。帶狀配線導體26係各別的厚度為10至20μm左右，寬度為10至20μm左右。鄰接之帶狀配線導體26彼此係以互相隔10至30μm左右的間隔而並設。各帶狀配線導體26係於其一部分具有半導體元件連接墊27。各半導體元件連接墊27係以互相鄰接之帶狀配線導體26彼此不互相橫向排列之方式，配置成錯開狀(zigzag)。抗銲層23係具有使半導體連接墊27個別地露出之開口29。抗銲層23係被覆半導體元件連接墊27的部分除外之帶狀配線導體26的剩餘 的部分。又，開口29係於半導體元件連接墊27與鄰接於此之帶狀配線導體26之間具有開口緣29a。
使半導體元件S的電極端子T接抵於半導體元件連接墊27上，並且，將兩者藉由例如銲料等的導電性接合材料來接合，藉此，電性連結半導體元件S的電極端子T與帶狀配線導體26。
半導體元件S的電極端子T與半導體元件連接墊27接合之後，為了保護半導體元件S，於半導體元件S的下面與抗銲層23的上表面之間的間隙，填充稱為底部填充劑之密封樹脂。
就如此的配線基板中的抗銲層23的形成方法而言，已知有如日本專利公開公報特開平8-139438號中揭示的方法。
首先，如第10A圖所示，於絕緣層21的上表面形成帶狀配線導體26。接著，如第10B圖所示，於帶狀配線導體26上載置抗銲層23用的感光性樹脂膜23P。
接著，如第10C圖所示，藉由未圖示的平坦的加壓板，朝箭號方向熱壓感光性樹脂膜23P以使其軟化，將其一部分押入鄰接之帶狀配線導體26、26之間。此時，經熱壓的感光性樹脂膜23P的上表面係維持平坦狀。
接著，如第10D圖所示，於感光性樹脂膜23P上配置曝光用光罩M，該曝光用光罩M係於與開口29對應之部分具有遮光圖樣。接著，從曝光用光罩M的上方，對於感光性樹脂膜23P，以紫外線作為曝光光線，朝箭號方向照 射而曝光。
最後，如第10E圖所示，藉由顯像除去感光性樹脂膜23P的未曝光部。接著，使殘留的感光性樹脂層23P熱固化而藉以形成抗銲層23。
另外，具備了具有使半導體連接墊27個別地露出之開口29之抗銲層23的配線基板中，若帶狀配線導體26上的抗銲層23的厚度較厚，則半導體元件S的電極端子T與半導體元件連接墊27會變得難以連接。再者，因半導體元件S的下面與抗銲層23的上表面之間的間隙變小，因而變得難以於其間隙良好地填充底部填充劑。因此，如此的配線基板中，帶狀配線導體26上的抗銲層23係以其厚度成為3至10μm左右的薄層之方式而形成。
然而，如第11圖所示，抗銲層23中係包含例如由氧化矽粉末所成之直徑為1至10μm左右的絕緣填充劑F。如此的絕緣填充劑F之中，若存在具有比帶狀配線導體26上的抗銲層23的厚度大之直徑的絕緣填充劑F的粒子，則會有外部的水分等通過其絕緣填充劑F與抗銲層23的樹脂之間的接觸交界面而到達帶狀配線導體26的情況。其結果，會於帶狀配線導體26發生腐蝕、變色等。如此的腐蝕、變色等係成為使帶狀配線導體26之電性連接可靠性降低之原因。
本發明的課題係在於：即使帶狀配線導體上的抗銲層的厚度為薄層者，亦可有效地防止外部的水分 等通過抗銲層中含有的絕緣填充劑與抗銲層的樹脂之間的交界面而到達帶狀配線導體，藉此提供不會於帶狀配線導體發生腐蝕、變色等之電性連接可靠性優良之配線基板。
本發明的配線基板係於絕緣基板的最外層的絕緣層上，於一部分具有連接半導體元件的電極端子之半導體元件連接墊的複數個帶狀配線導體，係互相鄰接之半導體元件連接墊設於彼此不互相橫向排列之位置，並且於前述最外層的絕緣層上及帶狀配線導體上被覆抗銲層，該抗銲層係具有開口，該開口係使前述半導體元件連接墊個別地露出，並且開口緣位於半導體元件連接墊與鄰接於該連接墊之前述帶狀配線導體之間，前述抗銲層係於內部含有絕緣填充劑，並且，該絕緣填充劑係較前述帶狀配線導體的上表面向下側沉降。
本發明的配線基板的製造方法，係包含：於絕緣基板的最外層的絕緣層上，將於一部分具有半導體元件連接墊之複數個帶狀配線導體，以鄰接之前述半導體元件連接墊彼此不互相橫向排列之方式予以設置之步驟；於前述最外層的絕緣層上及前述帶狀配線導體上的表面，塗佈含有絕緣填充劑之感光性樹脂膏之步驟；使前述感光性樹脂膏中的前述絕緣填充劑，較前述帶狀配線導體的上表面，向下側沉降之步驟；以及使前述感光性樹脂膏乾燥，然後進行曝光及顯像處理，以形成抗銲層之步驟，該抗銲層係具有使前述半導體元件連接墊個別地露出，並且開口緣位於半導體元件連接墊與鄰接於該連接墊之前述帶狀配 線導體之間之開口。
依據本發明的配線基板，抗銲層中含有的絕緣填充劑係較帶狀配線導體的上表面向下側沉降。藉此，即使帶狀配線導體上的抗銲層的厚度為10μm以下的薄層者，外部的水分等亦不會通過抗銲層中含有的絕緣填充劑與抗銲層的樹脂之間的交界面而到達帶狀配線導體。其結果，不會於帶狀配線導體發生腐蝕、變色等，而可提供電性連接可靠性優良之配線基板。
依據本發明的配線基板的製造方法，於最外層的絕緣層上及帶狀配線導體上塗佈抗銲層用的感性樹脂膏之後，使感光性樹脂膏中的絕緣填充劑較帶狀配線導體的上表面向下側沉降，使感光性樹脂膏乾燥，並進行曝光及顯像處理，形成具有使半導體元件連接墊個別地露出之開口之抗銲層。藉此，即使帶狀配線導體上的抗銲層的厚度為10μm以下的薄層者，外部的水分等亦不會通過抗銲層中含有的絕緣填充劑與抗銲層的樹脂之間的交界面而到達帶狀配線導體。其結果，不會於帶狀配線導體發生腐蝕、變色等，而可提供電性連接可靠性優良之配線基板。
1‧‧‧絕緣基板
1a、1b、21‧‧‧絕緣層
2‧‧‧配線導體
3、3a、3b、23‧‧‧抗銲層
3aD‧‧‧感光性樹脂層
3aP‧‧‧感光性樹脂膏
4‧‧‧貫通孔
5‧‧‧通路孔
6‧‧‧帶狀配線導體
7、8、27‧‧‧連接墊
9、10、11、29‧‧‧開口
23P‧‧‧感光性樹脂膜
26‧‧‧帶狀配線導體
29a‧‧‧開口緣
100‧‧‧配線基板
A‧‧‧搭載部
F‧‧‧絕緣填充劑
M‧‧‧曝光用光罩
S‧‧‧半導體元件
T‧‧‧電極端子
第1A圖係本發明的一實施型態之配線基板的概略剖面圖。
第1B圖係第1A圖所示之配線基板的概略上表面圖。
第2A圖係第1A、1B圖所示之配線基板的重要部分擴 大上表面圖。
第2B圖係沿著第2A圖中的切斷線AA將第1A、1B圖所示之配線基板切斷之剖面圖。
第3圖係顯示於第1A、1B圖所示之配線基板搭載半導體元件之位置之重要部分擴大立體圖。
第4A至4F圖係用以說明第1A、1B圖所示之配線基板的製造方法的各步驟的重要部分擴大概略立體圖。
第5A至5C圖係用以說明第1A、1B圖所示之配線基板的製造方法的重要部分擴大概略剖面圖。
第6圖係本發明的其他實施型態之配線基板的重要部分擴大剖面圖。
第7圖係本發明的另一其他實施型態之配線基板的重要部分擴大剖面圖。
第8A圖係以往的配線基板的重要部分擴大上表面圖。
第8B圖係沿著第8A圖中的切斷線AA將以往的配線基板切斷之剖面圖。
第9圖係顯示於以往的配線基板搭載半導體元件之位置之重要部分擴大立體圖。
第10A至10E圖係用以說明以往的配線基板的製造方法的各步驟的重要部分擴大概略立體圖。
第11圖係用以說明以往的配線基板的製造方法的重要部分擴大剖面圖。
依據第1A至7圖說明本發明的配線基板。 第1A、1B圖中顯示本發明的一實施型態之配線基板100。
配線基板100主要係由絕緣基板1、配線導體2、及抗銲層3所構成。配線基板100的上表面的中央部係成為搭載半導體元件S之搭載部A。第1B圖中係以虛線表示以抗銲層3被覆配置於絕緣基板1的上表面側之配線導體2的部分。
絕緣基板1係於核心(core)用的絕緣層1a的上表面及下面積層組合(build up)用的絕緣層1b而成。
核心用的絕緣層1a係由例如於玻璃纖維布基材含浸環氧樹脂、雙馬來醯亞胺-三氮雜苯(Bismaleimide Triazine)樹脂等的熱固性樹脂之電性絕緣材料所構成。絕緣層1a的厚度係30至200μm左右。絕緣層1a中，從其上表面至下面形成複數個貫通孔4。貫通孔4的直徑係50至250μm左右。絕緣層1a的上表面、下面及貫通孔4的內壁係被覆有配線導體2的一部分。
組合用的絕緣層1b係由使氧化矽等的無機絕緣填充劑分散於環氧樹脂等的熱固性樹脂之電性絕緣材所構成。絕緣層1b的厚度係10至50μm左右。絕緣層1b中，從其上表面至下面形成複數個通路孔5。通路孔5的直徑係30至100μm左右。絕緣層1b的表面及通路孔5的內部係被覆有配線導體2的一部分。
配線導體2係由銅箔、鍍銅層等的良導電性材料所構成。配線導體2係從絕緣基板1的上表面經由通路孔5及貫通孔4而向絕緣基板1的下面導出。配線導體 2的厚度係10至20μm左右。
絕緣層1a的上表面及下面的配線導體2係由銅箔及其上的鍍銅層所構成，藉由習知的減去法(subtractive process)形成預定的圖樣。
貫通孔4內的配線導體2係由鍍銅層所構成，被覆於貫通孔4的內壁的全面。被覆有配線導體2之貫通孔4的內部係填充有熱固性樹脂。
絕緣層1b的表面及通路孔5的內部的配線導體2係由鍍銅層所構成，藉由習知的半加成法(semi additive process)形成預定的圖樣。
被覆於絕緣基板1的上表面的配線導體2的一部分係形成用以將半導體元件S與後述之外部的電路基板電性連接的多數個帶狀配線導體6。帶狀配線導體6係以向直角方向橫切搭載部A的各外周邊之方式，從搭載部A的中央部側向搭載部A的外周側延伸而並設。帶狀配線導體6係各別的厚度為10至20μm左右，寬度為10至20μm左右。鄰接之帶狀配線導體6彼此係於帶狀配線導體6橫切搭載部A的各外周邊之部分中，以互相隔10至30μm左右的間隔而並設。各帶狀配線導體6係於搭載部A的外周部中，形成用以與半導體元件S的電極端子T連接之半導體元件連接墊7。半導體元件連接墊7係與帶狀配線導體6為相同之厚度及寬度。互相鄰接之半導體元件連接墊7係以彼此不互相橫向排列之方式(以鄰接之半導體元件連接墊7彼此連結之直線與配線基板100的外周邊不成為平 形關係之方式)，配置成錯開狀。半導體元件連接墊7的長度係20至60μm左右。
被覆於絕緣基板1的下面的配線導體2的一部分係形成有用以與外部的電路基板電性連接的外部連接墊8。外部連接墊8係直徑200至1000μm左右的圓形。外部連接墊8係於絕緣基板1的下面配置成格子狀的排列。
抗銲層3係由使氧化矽等的無機絕緣填充劑分散於丙烯酸改質環氧樹脂等的感光性熱固性樹脂之電性絕緣材料所構成。抗銲層3係分別被覆於絕緣基板1的上表面及下面。此配線基板100中，被覆於絕緣基板1的上表面側的抗銲層3，係由直接被覆於絕緣基板1及配線導體2上之第一抗銲層3a，以及被覆於此第一抗銲層3a之上的第二抗銲層3b之二層所構成。
被覆於絕緣基板1的上表面側的抗銲層3之中，第一抗銲層3a係於帶狀配線導體6上的厚度T1為3至10μm左右。第一抗銲層3a係具有使各半導體元件連接墊7個別地露出之開口9。各開口9係於與半導體元件連接墊7鄰接之帶狀配線導體6之間具有開口緣9a。使半導體元件S的電極端子T接抵於半導體元件連接墊7上。接著，將兩者藉由例如銲料等的導電性接合材料來接合。藉此，電性連結半導體元件S的電極端子T與帶狀配線導體6。
被覆於第一抗銲層3a上的第二抗銲層3b係具有圍繞搭載部A的開口10。此第二抗銲層3b係於搭 載部A上搭載半導體元件S之後，於半導體元件S與配線基板100之間注入密封樹脂之際，用以作為防止其密封樹脂流出配線基板100的外周部之擋牆的機能。
被覆於絕緣基板1的下面側的抗銲層3係具有使各外部連接墊8露出之開口11。並且，將從開口11露出之外部連接墊8，經由銲料等的導電性接合材料而接合至外部的電路基板的配線導體。藉此而成為搭載於配線基板100之半導體元件S電性連接於外部的電路基板。
另外，本發明的配線基板100中，第一抗銲層3a係如第2A、2B圖及第3圖所示，包含例如由氧化矽粉末所成之直徑為1至10μm左右的絕緣填充劑F。
並且，該些絕緣填充劑F係如第2B圖所示，較帶狀配線導體6的上表面，向下側(絕緣層1b側)沉降。藉此，即使帶狀配線導體6上的抗銲層3a的厚度為10μm以下的薄層者，外部的水分等亦不會通過抗銲層3a中含有的絕緣填充劑F與抗銲層3a的樹脂之間的交界面而到達帶狀配線導體6。其結果，不會於帶狀配線導體6發生腐蝕、變色等，而可提供電性連接可靠性優良之配線基板100。
帶狀配線導體6的上表面係如第2B圖所示，以帶有圓滑狀的凸面為較佳。藉此，如後所述，於抗銲層3a中含有的絕緣填充劑F沉降之際，絕緣填充劑F可容易從帶狀配線導體6的上表面滑落，可有效地防止絕緣填充劑F殘留在帶狀配線導體6的上表面。
依據第4A至4F圖，說明上述之配線基板 100的抗銲層3a的形成方法。
首先，如第4A圖所示，於絕緣層1b的上表面形成帶狀配線導體6，帶狀配線導體6係藉由習知的半加成法形成。
接著，如第4B圖所示，於絕緣層1b上及帶狀配線導體6上的全面，塗佈抗銲層3a用的感光性樹脂膏3aP至帶狀配線導體6埋沒於感光性樹脂膏3aP中之厚度。感光性樹脂膏3aP係藉由稀釋劑稀釋以降低黏度為較佳。於絕緣層1b上塗佈感光性樹脂膏3aP之瞬時後，如第5A圖所示，感光性樹脂膏3aP的內部係形成為例如氧化矽粉末所構成之直徑為1至10μm左右的絕緣填充劑F略均勻地分散的狀態。
接著，暫時將塗佈後之感光性樹脂膏3aP放置，如第4C圖所示，使感光性樹脂膏3aP中含有之絕緣填充劑F沉降。此時，如第5B圖所示，若帶狀配線導體6的上表面為帶有圓滑狀的凸面，則絕緣填充劑F可容易從帶狀配線導體6的上表面滑落，可有效地防止絕緣填充劑F殘留在帶狀配線導體6的上表面。可藉由進行蝕刻處理以使帶狀配線導體6的上表面成為帶有圓滑狀的凸面。
接著，如第4D圖所示，使塗佈後之感光性樹脂膏3aP乾燥，形成感光性樹脂層3aD。可使用80℃左右的加熱爐進行乾燥。乾燥後之感光性樹脂層3aD係因溶劑成分蒸發而體積減少。結果如第5C圖所示，感光性樹脂層3aD的表面係於鄰接之帶狀配線導體6彼此之間的厚度方向凹 陷。此凹陷係稀釋感光性樹脂膏3aP的稀釋劑的量越多而越深。
接著，如第4E圖所示，於感光性樹脂層3aD上配置曝光用光罩M，該曝光用光罩係於與開口9對應之部分具有遮光圖樣。接著，從曝光用光罩M的上方，對於感光性樹脂層3aD，以紫外線作為曝光光線，朝第4E圖所示箭號方向照射而曝光。
最後，如第4F圖所示，藉由顯像除去感光性樹脂層3aD的未曝光部。使殘留的感光性樹脂層3aD熱固化而藉以形成抗銲層3a。
依據配線基板100的製造方法，於最外層的絕緣層1b上及帶狀配線導體6上的全面塗佈抗銲層3a用的感性樹脂膏3aP之後，使感光性樹脂膏3aP中的絕緣填充劑F較帶狀配線導體6的上表面向下側沉降，且於之後，使感光性樹脂膏3aP乾燥，形成感光性樹脂層3aD，並對此感光性樹脂層3aD進行曝光及顯像處理，形成具有使半導體元件連接墊7個別地露出之開口9之抗銲層3a。藉此，即使帶狀配線導體6上的抗銲層3a的厚度為10μm以下的薄層者，外部的水分等亦不會通過抗銲層3a中含有的絕緣填充劑F與抗銲層3a的樹脂之間的交界面而到達帶狀配線導體6。其結果，不會於帶狀配線導體6發生腐蝕、變色等，而可提供電性連接可靠性優良之配線基板100。
本發明係不限於上述實施型態，若不脫逸本發明的要旨的範圍，則可進行各種的變化。
例如，上述實施型態中，抗銲層3a係以使絕緣層1b露出於開口9的底部之方式而形成，然而，抗銲層3a亦可如第6圖所示，被覆於開口9內的絕緣層1b上，並且以凹陷至低於開口9內的半導體元件連接墊7的上表面的位置之方式而形成。此時，可使開口9的深度較淺，因此，於半導體元件S的下面與抗銲層3a的上表面之間的間隙填充底部填充劑之際，對於開口9內的底部填充劑的填充變得容易。為了使抗銲層3a被覆於開口9內的絕緣層1b上，且凹陷至低於開口9內的半導體元件連接墊7的上表面的位置而殘留，例如，可於依據第4F圖說明之顯像步驟中，以感光性樹脂層3aD的未曝光部的一部分殘留於絕緣層1b上之方式，將顯像於途中停止。此時，使顯像液進入開口9內的速度減緩，可藉以使抗銲層3a的形狀如第7圖所示，使抗銲層3a之開口9的剖面形狀成為於開口9的開口緣9a側與半導體元件連接墊7側具有圓滑狀之凹陷形狀。藉此，開口9的剖面形狀成為具有圓滑狀之凹面。此結果，於半導體元件S的下面與抗銲層3a的上表面之間的間隙填充底部填充劑之際，對於開口9內的底部填充劑的填充變得更容易。再者，可有效地防止於開口9內的底部填充劑與抗銲層3a之間形成空隙。

Claims (16)

  1. 一種配線基板，具備：絕緣基板，於最外層具有絕緣層；複數個帶狀配線導體，被覆於最外層的絕緣層上，於一部分具有連接半導體元件的電極端子之半導體元件連接墊，鄰接之半導體元件連接墊係設於彼此不互相橫向排列之位置；以及抗銲層，被覆於絕緣基板上及帶狀配線導體上並具有開口，該開口係使前述半導體元件連接墊個別地露出，並且開口緣位於半導體元件連接墊與鄰接於該連接墊之前述帶狀配線導體之間，前述抗銲層係於內部含有絕緣填充劑，並且，該絕緣填充劑係較前述帶狀配線導體的上表面向下側沉降。
  2. 如申請專利範圍第1項所述之配線基板，其中，前述抗銲層係以使前述絕緣層露出於前述開口的底部之方式形成。
  3. 如申請專利範圍第1項所述之配線基板，其中，前述抗銲層係被覆前述開口內底部的前述絕緣層，並且，於前述開口內，凹陷至低於前述半導體元件連接墊的上表面的位置。
  4. 如申請專利範圍第3項所述之配線基板，其中，前述抗銲層係以前述開口內的剖面形狀為在前述開口緣側與前述半導體元件連接墊側具有圓滑狀之方式而凹陷。
  5. 如申請專利範圍第1項所述之配線基板，其中，前述半 導體元件的電極端子係藉由倒裝晶片連接而連接於半導體元件連接墊。
  6. 如申請專利範圍第1項所述之配線基板，其中，前述帶狀配線導體的上表面係帶有圓滑狀之凸面。
  7. 如申請專利範圍第1項所述之配線基板，其中，前述帶狀配線導體上的抗銲層的厚度為10μm以下。
  8. 如申請專利範圍第1項所述之配線基板，其中，前述抗銲層中含有之絕緣填充劑係直徑為1至10μm。
  9. 如申請專利範圍第1項所述之配線基板，其中，前述半導體元件連接墊係配置成錯開狀(zigzag)。
  10. 一種配線基板的製造方法，包含：於絕緣基板的最外層的絕緣層上，將於一部分具有半導體元件連接墊之複數個帶狀配線導體，以鄰接之前述半導體元件連接墊彼此不互相橫向排列之方式予以設置之步驟；於前述最外層的絕緣層上及前述帶狀配線導體上的表面，塗佈含有絕緣填充劑之感光性樹脂膏之步驟；使前述感光性樹脂膏中的前述絕緣填充劑，較前述帶狀配線導體的上表面向下側沉降之步驟；以及使前述感光性樹脂膏乾燥，然後進行曝光及顯像處理，以形成抗銲層之步驟，該抗銲層係具有使前述半導體元件連接墊個別地露出，並且開口緣位於半導體元件連接墊與鄰接於該連接墊之前述帶狀配線導體之間之開口。
  11. 如申請專利範圍第10項所述之配線基板的製造方法，其中，以使前述絕緣層露出於前述開口的底部之方式，進行前述抗銲層的顯像處理。
  12. 如申請專利範圍第10項所述之配線基板的製造方法，其中，以使前述抗銲層被覆前述開口內的前述絕緣層上並且於前述開口內凹陷至低於前述半導體元件連接墊的上表面的位置而殘留之方式，進行前述顯像處理。
  13. 如申請專利範圍第10項所述之配線基板的製造方法，其中，以使前述抗銲層的前述開口的剖面形狀為在前述開口緣側與前述半導體元件連接墊側具有圓滑狀而凹陷之方式，進行前述顯像處理。
  14. 如申請專利範圍第10項所述之配線基板的製造方法，其中，前述感光性樹脂膏係以使前述絕緣填充劑容易沉降之方式而降低黏度。
  15. 如申請專利範圍第10項所述之配線基板的製造方法，其中，使前述絕緣填充劑沉降於前述帶狀配線導體下側之步驟係包含：於塗佈感光性樹脂膏之後，放置預定時間之步驟。
  16. 如申請專利範圍第10項所述之配線基板的製造方法，其中，對於前述帶狀配線導體的上表面進行蝕刻處理，從而形成為帶有圓滑狀之凸面。
TW103121148A 2013-06-28 2014-06-19 配線基板及其製造方法 TWI627877B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-135870 2013-06-28
JP2013135870A JP6081875B2 (ja) 2013-04-28 2013-06-28 配線基板の製造方法

Publications (2)

Publication Number Publication Date
TW201513739A TW201513739A (zh) 2015-04-01
TWI627877B true TWI627877B (zh) 2018-06-21

Family

ID=52114499

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103121148A TWI627877B (zh) 2013-06-28 2014-06-19 配線基板及其製造方法

Country Status (5)

Country Link
US (1) US9565760B2 (zh)
JP (1) JP6081875B2 (zh)
KR (1) KR20150002506A (zh)
CN (1) CN104254193B (zh)
TW (1) TWI627877B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10089513B2 (en) * 2016-05-30 2018-10-02 Kyocera Corporation Wiring board for fingerprint sensor
KR20170140530A (ko) 2016-06-13 2017-12-21 주식회사 엘지화학 전기변색소자
CN112770525A (zh) * 2020-12-18 2021-05-07 珠海杰赛科技有限公司 一种印制电路板的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154896A (ja) * 1997-04-11 1999-02-26 Ibiden Co Ltd プリント配線板及びその製造方法
TW200934324A (en) * 2007-11-08 2009-08-01 Mitsui Mining & Smelting Co Wiring board, circuit board, and manufacturing thereof
CN103109588A (zh) * 2010-09-28 2013-05-15 三菱制纸株式会社 阻焊图案的形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414892A (ja) * 1990-05-08 1992-01-20 Seiko Epson Corp プリント配線基板のハンダレジスト開口部の構造
JPH08139438A (ja) 1994-11-14 1996-05-31 Sony Corp はんだコート方法
JP4066522B2 (ja) * 1998-07-22 2008-03-26 イビデン株式会社 プリント配線板
KR100850243B1 (ko) * 2007-07-26 2008-08-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2009212160A (ja) * 2008-02-29 2009-09-17 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP5020123B2 (ja) * 2008-03-03 2012-09-05 新光電気工業株式会社 配線基板の製造方法
JP5121574B2 (ja) * 2008-05-28 2013-01-16 新光電気工業株式会社 配線基板及び半導体パッケージ
JP5422427B2 (ja) * 2010-02-08 2014-02-19 太陽ホールディングス株式会社 積層構造体及びそれに用いる感光性ドライフィルム
JP5427632B2 (ja) * 2010-02-08 2014-02-26 太陽ホールディングス株式会社 積層構造体及びそれに用いる感光性ドライフィルム
JP5444050B2 (ja) * 2010-03-12 2014-03-19 三菱製紙株式会社 ソルダーレジストパターンの形成方法
JP5680401B2 (ja) * 2010-12-22 2015-03-04 新光電気工業株式会社 配線基板及び半導体パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154896A (ja) * 1997-04-11 1999-02-26 Ibiden Co Ltd プリント配線板及びその製造方法
TW200934324A (en) * 2007-11-08 2009-08-01 Mitsui Mining & Smelting Co Wiring board, circuit board, and manufacturing thereof
CN103109588A (zh) * 2010-09-28 2013-05-15 三菱制纸株式会社 阻焊图案的形成方法

Also Published As

Publication number Publication date
JP2014232857A (ja) 2014-12-11
JP6081875B2 (ja) 2017-02-15
KR20150002506A (ko) 2015-01-07
CN104254193B (zh) 2018-06-01
TW201513739A (zh) 2015-04-01
CN104254193A (zh) 2014-12-31
US20150000968A1 (en) 2015-01-01
US9565760B2 (en) 2017-02-07

Similar Documents

Publication Publication Date Title
RU2327311C2 (ru) Способ встраивания компонента в основание
JP4769022B2 (ja) 配線基板およびその製造方法
US9326389B2 (en) Wiring board and method of manufacturing the same
JP2012054297A (ja) 配線基板およびその製造方法
JP6139457B2 (ja) 配線基板の製造方法
TWI627877B (zh) 配線基板及其製造方法
TWI550744B (zh) 單層線路式封裝基板及其製法、單層線路式封裝結構及其製法
TWI624011B (zh) 封裝結構及其製法
KR102380834B1 (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
TW201603203A (zh) 配線基板的製造方法及配線基板
JP6259045B2 (ja) 配線基板の製造方法
JP6235682B2 (ja) 配線基板の製造方法
JP6121831B2 (ja) 配線基板
JP7133329B2 (ja) 配線基板
JP6711695B2 (ja) 配線基板の製造方法
JP2014216585A (ja) 配線基板およびその製造方法
JP2017092328A (ja) プリント配線板、プリント配線板の製造方法および半導体装置
KR20160069698A (ko) 인쇄회로기판 및 그 제조방법
TWI544846B (zh) 封裝載板及其製作方法
KR20150074627A (ko) 패키지 기판 및 그 제조 방법
KR20150058954A (ko) 전자소자 패키지 및 그 제조 방법
KR100835720B1 (ko) 이미지센서 모듈 및 이를 이용한 카메라 모듈
JP2018046270A (ja) 半導体素子の実装構造およびその製造方法
JP2017092327A (ja) プリント配線板、プリント配線板の製造方法および半導体装置
JP2016157719A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees