CN104124191A - 半导体封装件的制法 - Google Patents

半导体封装件的制法 Download PDF

Info

Publication number
CN104124191A
CN104124191A CN201310159671.8A CN201310159671A CN104124191A CN 104124191 A CN104124191 A CN 104124191A CN 201310159671 A CN201310159671 A CN 201310159671A CN 104124191 A CN104124191 A CN 104124191A
Authority
CN
China
Prior art keywords
making
semiconductor package
package part
electricity
adhesion coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310159671.8A
Other languages
English (en)
Other versions
CN104124191B (zh
Inventor
纪杰元
陈冠宇
刘鸿汶
陈彦亨
廖宴逸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN104124191A publication Critical patent/CN104124191A/zh
Application granted granted Critical
Publication of CN104124191B publication Critical patent/CN104124191B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种半导体封装件的制法，包括：于第一承载板上形成金属层；于该金属层上形成电致分离粘着层；将至少一半导体芯片接置于该电致分离粘着层上；于该电致分离粘着层上形成包覆该半导体芯片的封装胶体；于该封装胶体上设置第二承载板；对该金属层通电，以使该金属层与电致分离粘着层彼此分离，并移除该金属层与第一承载板；移除该电致分离粘着层；以及移除该第二承载板。本发明使用电致分离粘着层可避免现有技术利用的热剥离胶带受热膨胀使半导体芯片的缺点。

Description

半导体封装件的制法
技术领域
本发明涉及一种半导体封装件的制法，尤指一种避免半导体芯片在工艺中偏离原预定位置的半导体封装件的制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能与高性能的趋势。为了满足半导体封装件微型化（miniaturization）的封装需求，遂发展出晶圆级封装（Wafer Level Packaging，WLP）的技术。
图1A至图1F所示者，为现有晶圆级半导体封装件的制法的剖视图。
如图1A所示，首先，提供一承载板10。
如图1B所示，接者，于该承载板10上形成一热剥离胶带（thermalrelease tape）11。
如图1C所示，贴合多个具有作用面12a的半导体芯片12于该热剥离胶带11上，该作用面12a上具有多个电极垫121，且该半导体芯片12以其作用面12a贴附于该热剥离胶带11上。
如图1D所示，以模压（molding）方式于该热剥离胶带11上形成封装胶体13，以使该封装胶体13完全包覆该半导体芯片12。
如图1E所示，之后进行烘烤步骤，以硬化该封装胶体13，并使该热剥离胶带11失去粘性，进而移除该热剥离胶带11与承载板10。
如图1F所示，最后，于半导体芯片12的作用面12a及同侧的封装胶体13表面上形成线路层14。后续可视需要进行切单作业（未图标），以完成一不具封装基板的封装件。
然而，前述现有半导体封装件的制法中，该热剥离胶带具有可挠性，其于模压工艺中受热时会膨胀，造成其上的半导体芯片偏离原本预定位置；此外，该封装胶体注入封装用的模具内时，其封装胶体的流动所产生的侧推力容易使粘附于该热化离型胶层上的半导体芯片发生偏移。一旦该半导体芯片发生偏移，后续形成的线路层与该半导体芯片的电极垫间的对位将产生困难，进而造成良率过低及产品可靠度不佳等问题。
此外，因为现有的制法必须使用热剥离胶带，故无法有效降低制造成本。
因此，如何克服上述现有技术的种种问题，实已成为目前业界所急需解决的课题。
发明内容
有鉴于上述现有技术的缺失，本发明的主要目的在于提供一种半导体封装件的制法，可避免现有技术利用的热剥离胶带受热膨胀使半导体芯片的缺点。
本发明的半导体封装件的制法包括：于第一承载板上形成金属层；于该金属层上形成电致分离粘着层；将至少一具有相对的作用面与非作用面的半导体芯片以其作用面接置于该电致分离粘着层上，且该作用面上形成有多个电极垫；于该电致分离粘着层上形成包覆该半导体芯片的具有相对的第一表面与第二表面的封装胶体，该第一表面面向该电致分离粘着层；于该封装胶体的第二表面上设置第二承载板；对该金属层通电，以使该金属层与电致分离粘着层彼此分离，并移除该金属层与第一承载板；移除该电致分离粘着层；以及移除该第二承载板。
于前述的半导体封装件的制法中，还包括切单步骤，于移除该电致分离粘着层之后，还包括于该封装胶体的第一表面上形成线路增层结构，该线路增层结构为线路重布层，并还包括于该线路增层结构上形成多个导电组件，且该导电组件为焊球。
依上所述的半导体封装件的制法，该线路增层结构包括介电层、形成于该介电层上的线路层、以及形成于该介电层中并电性连接该线路层的导电盲孔，且还包括于该线路增层结构上形成绝缘保护层，且该绝缘保护层具有外露部分该线路层的绝缘保护层开孔。
又于前述的半导体封装件的制法中，该金属层通过物理气相沉积（physical vapor deposition，简称PVD）方式来形成，且该电致分离粘着层于通电后会改变内部分子结构，并失去与金属的接着能力。
于本发明的半导体封装件的制法中，该第一承载板为晶圆或基板，且该第二承载板为晶圆或基板。
由上可知，由于本发明未使用现有的热剥离胶带，而是使用电致分离粘着层，故无现有的粘着层受热变形而导致半导体芯片偏移的缺失，进而能增进对位精度、提升良率和产品可靠度且降低制造成本。
附图说明
图1A至图1F所示者为现有晶圆级半导体封装件的制法的剖视图。
图2A至图2I所示者为本发明的半导体封装件的制法的剖视图。
符号说明
10        承载板
11        热剥离胶带
12、23    半导体芯片
12a、23a  作用面
23b       非作用面
121、231  电极垫
13        封装胶体
14        线路层
20        第一承载板
21        金属层
22        电致分离粘着层
24        封装胶体
24a       第一表面
24b       第二表面
25        第二承载板
26        线路增层结构
27        导电组件。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如「上」、「中」及「一」等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
图2A至图2I所示者，为本发明的半导体封装件的制法的剖视图。
如图2A所示，于第一承载板20上形成金属层21。
如图2B所示，于该金属层21上形成电致分离粘着层22。
如图2C所示，将至少一具有相对的作用面23a与非作用面23b的半导体芯片23以其作用面23a接置于该电致分离粘着层22上，且该作用面23a上形成有多个电极垫231。
如图2D所示，于该电致分离粘着层22上形成包覆该半导体芯片23的具有相对的第一表面24a与第二表面24b的封装胶体24，该第一表面24a面向该电致分离粘着层22。
如图2E所示，于该封装胶体24的第二表面24b上设置第二承载板25。
如图2F所示，对该金属层21通电，以使该金属层21与电致分离粘着层22彼此分离。
如图2G所示，移除该金属层21与第一承载板20，并移除该电致分离粘着层22。
如图2H所示，于该封装胶体24的第一表面24a上形成单层或多层的线路增层结构（例如线路重布层（RDL））26，且还包括于该线路增层结构26上形成多个导电组件27。
如图2I所示，进行切单步骤，并移除该第二承载板25。
于前述的半导体封装件的制法中，该导电组件为焊球，且该线路增层结构包括介电层、形成于该介电层上的线路层、以及形成于该介电层中并电性连接该线路层的导电盲孔，并还包括于该线路增层结构上形成绝缘保护层（未图标），且该绝缘保护层具有外露部分该线路层的绝缘保护层开孔。
依前所述的半导体封装件的制法，该金属层21通过物理气相沉积（physical vapor deposition，简称PVD）方式来形成，且该电致分离粘着层22于通电后会改变内部分子结构，并失去与金属的接着能力。
又于本发明的实施例中，该第一承载板20为晶圆或基板，且该第二承载板25为晶圆或基板。
综上所述，由于本发明未使用现有的热剥离胶带，而是使用电致分离粘着层，故无现有的粘着层受热变形而导致半导体芯片偏移的缺失，进而能增进对位精度、提升良率和产品可靠度且降低制造成本。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (12)

1.一种半导体封装件的制法，包括：
于第一承载板上形成金属层；
于该金属层上形成电致分离粘着层；
将至少一具有相对的作用面与非作用面的半导体芯片以其作用面接置于该电致分离粘着层上，且该作用面上形成有多个电极垫；
于该电致分离粘着层上形成包覆该半导体芯片的具有相对的第一表面与第二表面的封装胶体，该第一表面面向该电致分离粘着层；
于该封装胶体的第二表面上设置第二承载板；
对该金属层通电，以使该金属层与电致分离粘着层彼此分离，并移除该金属层与第一承载板；
移除该电致分离粘着层；以及
移除该第二承载板。
2.根据权利要求1所述的半导体封装件的制法，其特征在于，该制法还包括切单步骤。
3.根据权利要求1所述的半导体封装件的制法，其特征在于，于移除该电致分离粘着层之后，还包括于该封装胶体的第一表面上形成线路增层结构。
4.根据权利要求3所述的半导体封装件的制法，其特征在于，该线路增层结构为线路重布层。
5.根据权利要求3所述的半导体封装件的制法，其特征在于，该制法还包括于该线路增层结构上形成多个导电组件。
6.根据权利要求5所述的半导体封装件的制法，其特征在于，该导电组件为焊球。
7.根据权利要求3所述的半导体封装件的制法，其特征在于，该线路增层结构包括介电层、形成于该介电层上的线路层、以及形成于该介电层中并电性连接该线路层的导电盲孔。
8.根据权利要求7所述的半导体封装件的制法，其特征在于，该制法还包括于该线路增层结构上形成绝缘保护层，且该绝缘保护层具有外露部分该线路层的绝缘保护层开孔。
9.根据权利要求1所述的半导体封装件的制法，其特征在于，该金属层是通过物理气相沉积方式来形成。
10.根据权利要求1所述的半导体封装件的制法，其特征在于，该电致分离粘着层于通电后会改变内部分子结构，并失去与金属的接着能力。
11.根据权利要求1所述的半导体封装件的制法，其特征在于，该第一承载板为晶圆或基板。
12.根据权利要求1所述的半导体封装件的制法，其特征在于，该第二承载板为晶圆或基板。
CN201310159671.8A 2013-04-24 2013-05-03 半导体封装件的制法 Active CN104124191B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102114570 2013-04-24
TW102114570A TWI473228B (zh) 2013-04-24 2013-04-24 半導體封裝件之製法

Publications (2)

Publication Number Publication Date
CN104124191A true CN104124191A (zh) 2014-10-29
CN104124191B CN104124191B (zh) 2017-05-03

Family

ID=51769557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310159671.8A Active CN104124191B (zh) 2013-04-24 2013-05-03 半导体封装件的制法

Country Status (2)

Country Link
CN (1) CN104124191B (zh)
TW (1) TWI473228B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785326A (zh) * 2016-08-31 2018-03-09 矽品精密工业股份有限公司 半导体封装用的载板、半导体封装组件及半导体组件封装方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504850B2 (en) 2015-08-14 2019-12-10 Pep Innovation Pte Ltd Semiconductor processing method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020192869A1 (en) * 2001-06-15 2002-12-19 Park Kye Chan Semiconductor package and fabrication method of the same
CN101071777A (zh) * 2006-05-11 2007-11-14 富士通株式会社 半导体器件的制造方法
TW201216385A (en) * 2010-09-24 2012-04-16 Toshiba Kk Semiconductor device manufacturing method
TW201308449A (zh) * 2011-08-08 2013-02-16 矽品精密工業股份有限公司 封裝結構之製法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020192869A1 (en) * 2001-06-15 2002-12-19 Park Kye Chan Semiconductor package and fabrication method of the same
CN101071777A (zh) * 2006-05-11 2007-11-14 富士通株式会社 半导体器件的制造方法
TW201216385A (en) * 2010-09-24 2012-04-16 Toshiba Kk Semiconductor device manufacturing method
TW201308449A (zh) * 2011-08-08 2013-02-16 矽品精密工業股份有限公司 封裝結構之製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785326A (zh) * 2016-08-31 2018-03-09 矽品精密工业股份有限公司 半导体封装用的载板、半导体封装组件及半导体组件封装方法

Also Published As

Publication number Publication date
TWI473228B (zh) 2015-02-11
TW201442179A (zh) 2014-11-01
CN104124191B (zh) 2017-05-03

Similar Documents

Publication Publication Date Title
US9510463B2 (en) Coreless packaging substrate and fabrication method thereof
CN103325703B (zh) 在封装件形成期间探测芯片
CN104143537A (zh) 半导体封装件及其制法
CN104952828A (zh) 覆晶堆叠封装结构及其制作方法
CN103295978A (zh) 半导体封装件及其制法
TW201803073A (zh) 電氣互連橋接技術
CN103219297A (zh) 承载板、半导体封装件及其制法
CN103579171B (zh) 半导体封装件及其制造方法
CN104409366A (zh) 芯片封装方法及封装基底
CN104205327B (zh) 半导体组件及其制造方法
CN107195555A (zh) 一种芯片封装方法
CN104241240A (zh) 半导体封装件及其制法
CN104124191A (zh) 半导体封装件的制法
WO2013064592A3 (en) Wafer scale technique for interconnecting vertically stacked semiconductor dies
CN104124212A (zh) 半导体封装件及其制法
CN103545277A (zh) 半导体封装件及其制法
CN103037639B (zh) Pcb基板的封装方法
TWI489600B (zh) 半導體堆疊結構及其製法
US20060284290A1 (en) Chip-package structure and fabrication process thereof
CN104183504A (zh) 半导体封装件的制法
CN104103602A (zh) 半导体封装件及其制法
CN104425421B (zh) 芯片封装及其形成方法
CN203582457U (zh) 微机电系统晶圆级封装结构
CN105101614A (zh) 导热基板的制作方法
CN105990155A (zh) 芯片封装基板、芯片封装结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant