TWI473228B - 半導體封裝件之製法 - Google Patents

半導體封裝件之製法 Download PDF

Info

Publication number
TWI473228B
TWI473228B TW102114570A TW102114570A TWI473228B TW I473228 B TWI473228 B TW I473228B TW 102114570 A TW102114570 A TW 102114570A TW 102114570 A TW102114570 A TW 102114570A TW I473228 B TWI473228 B TW I473228B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor package
fabricating
electro
package according
Prior art date
Application number
TW102114570A
Other languages
English (en)
Other versions
TW201442179A (zh
Inventor
紀傑元
陳冠宇
劉鴻汶
陳彥亨
廖宴逸
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW102114570A priority Critical patent/TWI473228B/zh
Priority to CN201310159671.8A priority patent/CN104124191B/zh
Publication of TW201442179A publication Critical patent/TW201442179A/zh
Application granted granted Critical
Publication of TWI473228B publication Critical patent/TWI473228B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

半導體封裝件之製法
本發明係有關於一種半導體封裝件之製法，尤指一種避免半導體晶片在製程中偏離原預定位置之半導體封裝件之製法。
隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能與高性能的趨勢。為了滿足半導體封裝件微型化(miniaturization)的封裝需求，遂發展出晶圓級封裝(Wafer Level Packaging，WLP)的技術。
第1A至1F圖所示者，係習知晶圓級半導體封裝件之製法的剖視圖。
如第1A圖所示，首先，提供一承載板10。
如第1B圖所示，接者，於該承載板10上形成一熱剝離膠帶(thermal release tape)11。
如第1C圖所示，貼合複數具有作用面12a之半導體晶片12於該熱剝離膠帶11上，該作用面12a上具有複數電極墊121，且該半導體晶片12係以其作用面12a貼附於該熱剝離膠帶11上。
如第1D圖所示，以模壓(molding)方式於該熱剝離膠帶11上形成封裝膠體13，以使該封裝膠體13完全包覆該半導體晶片12。
如第1E圖所示，之後進行烘烤步驟，以硬化該封裝膠體13，並使該熱剝離膠帶11失去黏性，進而移除該熱剝離膠帶11與承載板10。
如第1F圖所示，最後，於半導體晶片12之作用面12a及同側之封裝膠體13表面上形成線路層14。後續可視需要進行切單作業(未圖示)，以完成一不具封裝基板之封裝件。
惟，前述習知半導體封裝件之製法中，該熱剝離膠帶具有可撓性，其於模壓製程中受熱時會膨脹，造成其上的半導體晶片偏離原本預定位置；此外，該封裝膠體注入封裝用之模具內時，其封裝膠體之流動所產生之側推力容易使黏附於該熱化離型膠層上之半導體晶片發生偏移。一旦該半導體晶片發生偏移，後續形成之線路層與該半導體晶片之電極墊間的對位將產生困難，進而造成良率過低及產品可靠度不佳等問題。
再者，因為習知之製法必須使用熱剝離膠帶，故無法有效降低製造成本。
因此，如何克服上述習知技術的種種問題，實已成為目前業界所急需解決的課題。
有鑒於上述習知技術之缺失，本發明提供一種半導體 封裝件之製法，係包括：於第一承載板上形成金屬層；於該金屬層上形成電致分離黏著層；將至少一具有相對之作用面與非作用面的半導體晶片以其作用面接置於該電致分離黏著層上，且該作用面上形成有複數電極墊；於該電致分離黏著層上形成包覆該半導體晶片的具有相對之第一表面與第二表面之封裝膠體，該第一表面係面向該電致分離黏著層；於該封裝膠體之第二表面上設置第二承載板；對該金屬層通電，以使該金屬層與電致分離黏著層彼此分離，並移除該金屬層與第一承載板；移除該電致分離黏著層；以及移除該第二承載板。
於前述之半導體封裝件之製法中，復包括切單步驟，於移除該電致分離黏著層之後，復包括於該封裝膠體之第一表面上形成線路增層結構，該線路增層結構係為線路重佈層，並復包括於該線路增層結構上形成複數導電元件，且該導電元件係為銲球。
依上所述之半導體封裝件之製法，該線路增層結構係包括介電層、形成於該介電層上之線路層、以及形成於該介電層中並電性連接該線路層之導電盲孔，且復包括於該線路增層結構上形成絕緣保護層，且該絕緣保護層具有外露部分該線路層的絕緣保護層開孔。
又於前述之半導體封裝件之製法中，該金屬層係藉由物理氣相沉積(physical vapor deposition，簡稱PVD)方式來形成，且該電致分離黏著層係於通電後會改變內部分子結構，並失去與金屬之接著能力。
於本發明之半導體封裝件之製法中，該第一承載板係為晶圓或基板，且該第二承載板係為晶圓或基板。
由上可知，由於本發明係未使用習知之熱剝離膠帶，而是使用電致分離黏著層，故無習知之黏著層受熱變形而導致半導體晶片偏移之缺失，進而能增進對位精度、提升良率和產品可靠度且降低製造成本。
10‧‧‧承載板
11‧‧‧熱剝離膠帶
12、23‧‧‧半導體晶片
12a、23a‧‧‧作用面
23b‧‧‧非作用面
121、231‧‧‧電極墊
13‧‧‧封裝膠體
14‧‧‧線路層
20‧‧‧第一承載板
21‧‧‧金屬層
22‧‧‧電致分離黏著層
24‧‧‧封裝膠體
24a‧‧‧第一表面
24b‧‧‧第二表面
25‧‧‧第二承載板
26‧‧‧線路增層結構
27‧‧‧導電元件
第1A至1F圖所示者係習知晶圓級半導體封裝件之製法的剖視圖；以及第2A至2I圖所示者係本發明之半導體封裝件之製法的剖視圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「中」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改 變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2I圖所示者，係本發明之半導體封裝件之製法的剖視圖。
如第2A圖所示，於第一承載板20上形成金屬層21。
如第2B圖所示，於該金屬層21上形成電致分離黏著層22。
如第2C圖所示，將至少一具有相對之作用面23a與非作用面23b的半導體晶片23以其作用面23a接置於該電致分離黏著層22上，且該作用面23a上形成有複數電極墊231。
如第2D圖所示，於該電致分離黏著層22上形成包覆該半導體晶片23的具有相對之第一表面24a與第二表面24b之封裝膠體24，該第一表面24a係面向該電致分離黏著層22。
如第2E圖所示，於該封裝膠體24之第二表面24b上設置第二承載板25。
如第2F圖所示，對該金屬層21通電，以使該金屬層21與電致分離黏著層22彼此分離。
如第2G圖所示，移除該金屬層21與第一承載板20，並移除該電致分離黏著層22。
如第2H圖所示，於該封裝膠體24之第一表面24a上形成單層或多層之線路增層結構(例如線路重佈層(RDL))26，且復包括於該線路增層結構26上形成複數導電元件 27。
如第2I圖所示，進行切單步驟，並移除該第二承載板25。
於前述之半導體封裝件之製法中，該導電元件係為銲球，且該線路增層結構係包括介電層、形成於該介電層上之線路層、以及形成於該介電層中並電性連接該線路層之導電盲孔，並復包括於該線路增層結構上形成絕緣保護層(未圖示)，且該絕緣保護層具有外露部分該線路層的絕緣保護層開孔。
依前所述之半導體封裝件之製法，該金屬層21係藉由物理氣相沉積(physical vapor deposition，簡稱PVD)方式來形成，且該電致分離黏著層22係於通電後會改變內部分子結構，並失去與金屬之接著能力。
又於本發明之實施例中，該第一承載板20係為晶圓或基板，且該第二承載板25係為晶圓或基板。
綜上所述，由於本發明係未使用習知之熱剝離膠帶，而是使用電致分離黏著層，故無習知之黏著層受熱變形而導致半導體晶片偏移之缺失，進而能增進對位精度、提升良率和產品可靠度且降低製造成本。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
23‧‧‧半導體晶片
23a‧‧‧作用面
23b‧‧‧非作用面
231‧‧‧電極墊
24‧‧‧封裝膠體
24a‧‧‧第一表面
24b‧‧‧第二表面
26‧‧‧線路增層結構
27‧‧‧導電元件

Claims (12)

  1. 一種半導體封裝件之製法，係包括：於第一承載板上形成金屬層；於該金屬層上形成電致分離黏著層；將至少一具有相對之作用面與非作用面的半導體晶片以其作用面接置於該電致分離黏著層上，且該作用面上形成有複數電極墊；於該電致分離黏著層上形成包覆該半導體晶片的具有相對之第一表面與第二表面之封裝膠體，該第一表面係面向該電致分離黏著層；於該封裝膠體之第二表面上設置第二承載板；對該金屬層通電，以使該金屬層與電致分離黏著層彼此分離，並移除該金屬層與第一承載板；移除該電致分離黏著層；以及移除該第二承載板。
  2. 如申請專利範圍第1項所述之半導體封裝件之製法，復包括切單步驟。
  3. 如申請專利範圍第1項所述之半導體封裝件之製法，於移除該電致分離黏著層之後，復包括於該封裝膠體之第一表面上形成線路增層結構。
  4. 如申請專利範圍第3項所述之半導體封裝件之製法，其中，該線路增層結構係為線路重佈層。
  5. 如申請專利範圍第3項所述之半導體封裝件之製法，復包括於該線路增層結構上形成複數導電元件。
  6. 如申請專利範圍第5項所述之半導體封裝件之製法，其中，該導電元件係為銲球。
  7. 如申請專利範圍第3項所述之半導體封裝件之製法，其中，該線路增層結構係包括介電層、形成於該介電層上之線路層、以及形成於該介電層中並電性連接該線路層之導電盲孔。
  8. 如申請專利範圍第7項所述之半導體封裝件之製法，復包括於該線路增層結構上形成絕緣保護層，且該絕緣保護層具有外露部分該線路層的絕緣保護層開孔。
  9. 如申請專利範圍第1項所述之半導體封裝件之製法，其中，該金屬層係藉由物理氣相沉積方式來形成。
  10. 如申請專利範圍第1項所述之半導體封裝件之製法，其中，該電致分離黏著層係於通電後會改變內部分子結構，並失去與金屬之接著能力。
  11. 如申請專利範圍第1項所述之半導體封裝件之製法，其中，該第一承載板係為晶圓或基板。
  12. 如申請專利範圍第1項所述之半導體封裝件之製法，其中，該第二承載板係為晶圓或基板。
TW102114570A 2013-04-24 2013-04-24 半導體封裝件之製法 TWI473228B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102114570A TWI473228B (zh) 2013-04-24 2013-04-24 半導體封裝件之製法
CN201310159671.8A CN104124191B (zh) 2013-04-24 2013-05-03 半导体封装件的制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102114570A TWI473228B (zh) 2013-04-24 2013-04-24 半導體封裝件之製法

Publications (2)

Publication Number Publication Date
TW201442179A TW201442179A (zh) 2014-11-01
TWI473228B true TWI473228B (zh) 2015-02-11

Family

ID=51769557

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102114570A TWI473228B (zh) 2013-04-24 2013-04-24 半導體封裝件之製法

Country Status (2)

Country Link
CN (1) CN104124191B (zh)
TW (1) TWI473228B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI733690B (zh) * 2015-08-14 2021-07-21 新加坡商Ｐｅｐ創新私人有限公司 半導體加工方法
CN107785326B (zh) * 2016-08-31 2020-07-03 矽品精密工业股份有限公司 半导体封装用的载板、半导体封装组件及半导体组件封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI332688B (en) * 2006-05-11 2010-11-01 Fujitsu Ltd Method of manufacturing a semiconductor device
TW201216385A (en) * 2010-09-24 2012-04-16 Toshiba Kk Semiconductor device manufacturing method
TW201308449A (zh) * 2011-08-08 2013-02-16 矽品精密工業股份有限公司 封裝結構之製法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434201B1 (ko) * 2001-06-15 2004-06-04 동부전자 주식회사 반도체 패키지 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI332688B (en) * 2006-05-11 2010-11-01 Fujitsu Ltd Method of manufacturing a semiconductor device
TW201216385A (en) * 2010-09-24 2012-04-16 Toshiba Kk Semiconductor device manufacturing method
TW201308449A (zh) * 2011-08-08 2013-02-16 矽品精密工業股份有限公司 封裝結構之製法

Also Published As

Publication number Publication date
CN104124191A (zh) 2014-10-29
TW201442179A (zh) 2014-11-01
CN104124191B (zh) 2017-05-03

Similar Documents

Publication Publication Date Title
TWI574355B (zh) 半導體封裝件及其製法
TWI476841B (zh) 半導體封裝件及其製法
TWI446501B (zh) 承載板、半導體封裝件及其製法
TW201405735A (zh) 柵格扇出晶圓級封裝和製造柵格扇出晶圓級封裝的方法
TWI663661B (zh) 半導體封裝結構及其製造方法
TW201401458A (zh) 半導體封裝件及其製法
US9750142B2 (en) Method for manufacturing an electronic package
JP2016004992A (ja) パッケージ方法
TWI550783B (zh) 電子封裝件之製法及電子封裝結構
TWI567888B (zh) 封裝結構及其製法
TWI473228B (zh) 半導體封裝件之製法
TWI566348B (zh) 封裝結構及其製法
TWI591739B (zh) 封裝堆疊結構之製法
TWI492344B (zh) 半導體封裝件及其製法
TWI610404B (zh) 半導體封裝件之製法
TWI497664B (zh) 半導體封裝件之製法
TWI557860B (zh) 半導體封裝件及其製法
TWI488275B (zh) 半導體封裝件之製法
TW201911489A (zh) 電子封裝件及其製法
TW201110299A (en) Multilayer semiconductor device and method for manufacturing multilayer semiconductor device
TWI541952B (zh) 半導體封裝件及其製法
TWI634629B (zh) 電子封裝件及其製法
TWI506742B (zh) 半導體封裝件及其製法
TW201533866A (zh) 半導體封裝件及其製法
TWI512853B (zh) 半導體封裝件之製法