TW201308449A - 封裝結構之製法 - Google Patents
封裝結構之製法 Download PDFInfo
- Publication number
- TW201308449A TW201308449A TW100128126A TW100128126A TW201308449A TW 201308449 A TW201308449 A TW 201308449A TW 100128126 A TW100128126 A TW 100128126A TW 100128126 A TW100128126 A TW 100128126A TW 201308449 A TW201308449 A TW 201308449A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor wafer
- adhesive layer
- substrate
- encapsulant
- package structure
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Abstract
一種封裝結構之製法,係包括準備一表面設有半導體晶片之封裝基板,並準備一表面形成有黏著層的基材,接著,以該半導體晶片之背面接觸該黏著層,俾使部分該黏著層形成圍繞該半導體晶片周緣的凸部,然後,於該封裝基板與黏著層之間形成包覆該半導體晶片的封裝膠體,使該封裝膠體之頂面對應於該黏著層之凸部處形成有圍繞該半導體晶片周緣的凹部,最後,移除該黏著層與基材,以外露出該凹部及該半導體晶片之背面。相較於習知技術,本發明可避免封裝膠體殘留在晶片之外露表面上,進而能增進整體良率。
Description
本發明係有關於一種封裝結構之製法,尤指一種晶片外露型式之封裝結構之製法。
隨著半導體技術的演進,目前的半導體封裝方法已經發展出多種封裝型態,現今常見之封裝結構之製作方法係先將半導體晶片接置於封裝基板上,接著於該封裝基板上形成包覆該半導體晶片的封裝膠體,並於封裝結構底部露出做為連接外部電子裝置的電性接點。
請參閱第1圖,係習知封裝結構及其製法之剖視圖。如圖所示,傳統如第6,699,731或5,450,283號美國專利所揭露之晶片背面外露型式的封裝結構係先將半導體晶片11覆晶接置於封裝基板12上,並在包覆封裝膠體13之前,以膠膜14貼附於該半導體晶片11的背面110,然後在包覆該封裝膠體13之後再移除該膠膜14,以避免該半導體晶片11的背面110沾附有該封裝膠體13。
惟,習知技術所使用的膠膜14的基材上通常僅有一層很薄的黏著層,導致該封裝膠體13容易從該膠膜14與半導體晶片11之間滲入,使得該半導體晶片11的背面110上殘留有該封裝膠體13,進而嚴重影響整體封裝結構的良率。
因此,如何避免上述習知技術中之種種問題,俾使封裝結構所外露之半導體晶片的表面上不會殘留有封裝膠體,並提高整體良率,實已成為目前亟欲解決的課題。
有鑒於上述習知技術之缺失,本發明提供一種封裝結構之製法,係包括:將接設於封裝基板上之半導體晶片之背面接觸形成於基材上之黏著層,俾使部分該黏著層形成圍繞該半導體晶片周緣的凸部;於該封裝基板與黏著層之間形成包覆該半導體晶片的封裝膠體,使該封裝膠體對應於該黏著層之凸部處形成有圍繞該半導體晶片周緣的凹部;以及移除該黏著層與基材,以外露出該凹部及該半導體晶片之背面。
於該製法之另一態樣中,該黏著層可為液態或半固態,且該製法復可包括於形成封裝膠體後,固化該黏著層與封裝膠體。
於前述之封裝結構之製法中,該黏著層可為液態,且係藉由旋轉塗佈以形成於該基材之表面上,又固化該黏著層之方式可為烘烤。
於本發明之製法中,該半導體晶片之部分側表面可外露於該凹部,且該凹部可形成於與該半導體晶片之背面臨接之側表面處。
由上可知,本發明之封裝結構之製法係在形成該封裝膠體之前,於該半導體晶片之背面周緣或側表面上形成阻隔物,所以該封裝膠體於封裝過程中不會滲入至該半導體晶片之背面上,因此於封裝完成之後,該半導體晶片的背面上不會有封裝膠體殘留,進而能提高整體良率。
以下藉由特定的具體實施例說明本發明之實施方式,熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知,本說明書所附圖式所繪示之結構、比例、大小等,均僅用以配合說明書所揭示之內容,以供熟悉此技藝之人士之瞭解與閱讀,並非用以限定本發明可實施之限定條件,故不具技術上之實質意義,任何結構之修飾、比例關係之改變或大小之調整,在不影響本發明所能產生之功效及所能達成之目的下,均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時,本說明書中所引用之如「上」、「頂」、「側」、「背面」、「周緣」、「高」及「一」等之用語,亦僅為便於敘述之明瞭,而非用以限定本發明可實施之範圍,其相對關係之改變或調整,在無實質變更技術內容下,當亦視為本發明可實施之範疇。
請參閱第2A至2D圖,係本發明之封裝結構及其製法的第一實施例之剖視圖。
首先,如第2A圖所示,準備一表面形成有黏著層21的基材20,該黏著層21較佳係具有高黏度。
如第2B圖所示,準備一表面設有半導體晶片23之封裝基板22,接著,以該半導體晶片23之背面230接觸該黏著層21,並使該黏著層21產生凹陷,俾使該半導體晶片23位於該封裝基板22與黏著層21之間,且該黏著層21形成圍繞該半導體晶片23周緣的凸部211。
如第2C圖所示,於該封裝基板22與該黏著層21之間形成包覆該半導體晶片23的封裝膠體24,其中,於形成該封裝膠體24時,由於該凸部211的阻隔,所以該封裝膠體24不會滲入至該半導體晶片23之背面230上,以於該封裝膠體24之頂面對應於該黏著層21之凸部211處形成有圍繞該半導體晶片23周緣的凹部240。
如第2D圖所示,移除該黏著層21與基材20,以外露出該凹部240及該半導體晶片23之背面230,且該半導體晶片23之側表面通常係未外露於該凹部240。
請參閱第3A至3D圖,係本發明之封裝結構及其製法的第二實施例之剖視圖。
首先,如第3A圖所示,準備一表面形成有液態或半固態之黏著層31的基材30,其中,該黏著層31為液態時,係可藉由旋轉塗佈以形成於該基材30之表面上。
如第3B圖所示,準備一表面設有半導體晶片33之封裝基板32,接著,以該半導體晶片33之背面330接觸該黏著層31,俾使該半導體晶片33位於該封裝基板32與該黏著層31之間,且由於該液態之黏著層31的表面張力作用,所以部分該黏著層31流動至該半導體晶片33周緣之側表面上,更具體地,該黏著層31流動至於與該半導體晶片33之背面330臨接之側表面處。
如第3C圖所示,於該封裝基板32與黏著層31之間形成包覆該半導體晶片33的封裝膠體34,其中,於形成該封裝膠體34時,由於該半導體晶片33周緣之側表面上有該黏著層31阻隔,所以該封裝膠體34不會滲入至該半導體晶片33之背面330上,故該封裝膠體34之頂面形成有圍繞該半導體晶片33周緣的凹部340,然後,以例如烘烤之方式來固化該黏著層31與封裝膠體34。
如第3D圖所示,移除該黏著層31與基材30,以外露出該凹部340及該半導體晶片33之背面330,且該半導體晶片33之部分側表面係外露於該凹部340。
綜上所述,相較於習知技術,本發明之封裝結構之製法係在形成該封裝膠體之前,於該半導體晶片之背面周緣或側表面上形成阻隔物,所以該封裝膠體於封裝過程中無法滲入至該半導體晶片之背面上,因此最終該半導體晶片的背面上不會殘留有封裝膠體,進而大幅提高整體良率。
上述實施例係用以例示性說明本發明之原理及其功效,而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下,對上述實施例進行修改。因此本發明之權利保護範圍,應如後述之申請專利範圍所列。
11、23、33...半導體晶片
110、230、330...背面
12、22、32...封裝基板
13、24、34...封裝膠體
14...膠膜
20、30...基材
21、31...黏著層
211...凸部
240、340...凹部
第1圖係一種習知封裝結構及其製法之剖視圖;
第2A至2D圖係本發明之封裝結構及其製法的第一實施例之剖視圖;以及
第3A至3D圖係本發明之封裝結構及其製法的第二實施例之剖視圖。
20...基材
21...黏著層
22...封裝基板
23...半導體晶片
230...背面
24...封裝膠體
240...凹部
Claims (7)
- 一種封裝結構之製法,係包括:將接設於封裝基板上之半導體晶片之背面接觸形成於基材上之黏著層,俾使部分該黏著層形成圍繞該半導體晶片周緣的凸部;於該封裝基板與黏著層之間形成包覆該半導體晶片的封裝膠體,使該封裝膠體對應於該黏著層之凸部處形成有圍繞該半導體晶片周緣的凹部;以及移除該黏著層與基材,以外露出該凹部及該半導體晶片之背面。
- 如申請專利範圍第1項所述之封裝結構之製法,其中,該黏著層為液態或半固態,且該製法復包括於形成該封裝膠體後,固化該黏著層。
- 如申請專利範圍第2項所述之封裝結構之製法,其中,該黏著層為液態,且係藉由旋轉塗佈以形成於該基材之表面上。
- 如申請專利範圍第2項所述之封裝結構之製法,其中,固化該黏著層之方式係為烘烤。
- 如申請專利範圍第1項所述之封裝結構之製法,其中,復包括於形成該封裝膠體後,固化該封裝膠體。
- 如申請專利範圍第1項所述之封裝結構之製法,其中,該半導體晶片之部分側表面係外露於該凹部。
- 如申請專利範圍第1項所述之封裝結構之製法,其中,該凹部係形成於與該半導體晶片之背面臨接之側表面處。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100128126A TWI426570B (zh) | 2011-08-08 | 2011-08-08 | 封裝結構之製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100128126A TWI426570B (zh) | 2011-08-08 | 2011-08-08 | 封裝結構之製法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201308449A true TW201308449A (zh) | 2013-02-16 |
TWI426570B TWI426570B (zh) | 2014-02-11 |
Family
ID=48169912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100128126A TWI426570B (zh) | 2011-08-08 | 2011-08-08 | 封裝結構之製法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI426570B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104124191A (zh) * | 2013-04-24 | 2014-10-29 | 矽品精密工业股份有限公司 | 半导体封装件的制法 |
TWI646707B (zh) * | 2018-06-22 | 2019-01-01 | 大陸商蘇州震坤科技有限公司 | 一種去除半導體塑封製程中所產生毛邊的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW473947B (en) * | 2001-02-20 | 2002-01-21 | Siliconware Precision Industries Co Ltd | Substrate structure of semiconductor packaging article |
TWI508239B (zh) * | 2009-08-20 | 2015-11-11 | Xintec Inc | 晶片封裝體及其形成方法 |
-
2011
- 2011-08-08 TW TW100128126A patent/TWI426570B/zh active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104124191A (zh) * | 2013-04-24 | 2014-10-29 | 矽品精密工业股份有限公司 | 半导体封装件的制法 |
TWI473228B (zh) * | 2013-04-24 | 2015-02-11 | 矽品精密工業股份有限公司 | 半導體封裝件之製法 |
CN104124191B (zh) * | 2013-04-24 | 2017-05-03 | 矽品精密工业股份有限公司 | 半导体封装件的制法 |
TWI646707B (zh) * | 2018-06-22 | 2019-01-01 | 大陸商蘇州震坤科技有限公司 | 一種去除半導體塑封製程中所產生毛邊的方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI426570B (zh) | 2014-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI245429B (en) | Photosensitive semiconductor device, method for fabricating the same and lead frame thereof | |
TWI364820B (en) | Chip structure | |
TWI495021B (zh) | 半導體封裝結構的製造方法 | |
TWI414027B (zh) | 晶片尺寸封裝件及其製法 | |
TWI597786B (zh) | 半導體封裝結構及其製法 | |
TWI421956B (zh) | 晶片尺寸封裝件及其製法 | |
TW200822315A (en) | Sensor type semiconductor package and fabrication method thereof | |
JP6797234B2 (ja) | 半導体パッケージ構造体及びその製造方法 | |
JP2012015191A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
KR20100021891A (ko) | 반도체 칩 패키지 및 그 제조 방법 | |
TWI426570B (zh) | 封裝結構之製法 | |
TW201401451A (zh) | 半導體封裝結構 | |
TWI556383B (zh) | 封裝結構及其製法 | |
TWI443785B (zh) | 半導體晶圓、晶片、具有該晶片之半導體封裝件及其製法 | |
TWI430376B (zh) | The Method of Fabrication of Semiconductor Packaging Structure | |
TW201445644A (zh) | 半導體封裝件之製法 | |
TWI566343B (zh) | 保護片服貼於晶片感應面之晶片封裝構造 | |
TWI536507B (zh) | 超薄半導體器件及製備方法 | |
TWI556381B (zh) | 半導體封裝件及其製法 | |
TW201403762A (zh) | 底部源極的功率裝置及製備方法 | |
TWI440225B (zh) | 發光二極體的製造方法 | |
TWI381496B (zh) | 封裝基板結構與晶片封裝結構及其製程 | |
TWI389296B (zh) | 可堆疊式封裝結構及其製造方法及半導體封裝結構 | |
TWI597866B (zh) | 半導體封裝件及其製法 | |
TWI390704B (zh) | 晶片堆疊封裝結構 |