JP2012015191A - 半導体パッケージの製造方法及び半導体パッケージ - Google Patents

半導体パッケージの製造方法及び半導体パッケージ Download PDF

Info

Publication number
JP2012015191A
JP2012015191A JP2010147950A JP2010147950A JP2012015191A JP 2012015191 A JP2012015191 A JP 2012015191A JP 2010147950 A JP2010147950 A JP 2010147950A JP 2010147950 A JP2010147950 A JP 2010147950A JP 2012015191 A JP2012015191 A JP 2012015191A
Authority
JP
Japan
Prior art keywords
semiconductor package
sealing resin
support
manufacturing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010147950A
Other languages
English (en)
Other versions
JP2012015191A5 (ja
JP5685012B2 (ja
Inventor
Shota Miki
翔太 三木
Koji Yamano
孝治 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2010147950A priority Critical patent/JP5685012B2/ja
Priority to US13/170,319 priority patent/US8779573B2/en
Publication of JP2012015191A publication Critical patent/JP2012015191A/ja
Publication of JP2012015191A5 publication Critical patent/JP2012015191A5/ja
Application granted granted Critical
Publication of JP5685012B2 publication Critical patent/JP5685012B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

【課題】樹脂封止工程を１回としたファンアウト型半導体パッケージの製造方法を提供することを課題とする。
【解決手段】複数の半導体チップ１２を、互いに離間して整列した状態で支持体２４の凹部に配置する。半導体チップ１２を支持体上で絶縁樹脂により封止して封止樹脂部３０を形成する。封止樹脂部３０の上面に再配線パターン３２を形成し、その上に外部接続端子を形成する。支持体２４の補強部材を残して、支持体２４の凹部の底面を封止樹脂部３０から除去し、補強部材の外側に沿って封止樹脂部３０を切断し個片化して半導体パッケージを製造する。
【選択図】図６

Description

本発明は、チップサイズ型の半導体パッケージの製造方法及びチップサイズ型の半導体パッケージに関する。
近年、半導体チップの外部接続端子数の増大に伴い、外部接続端子を半導体チップの平面領域内に収めた、いわゆるファンイン型のチップサイズ半導体パッケージ（ＣＳＰ）では必要な数の外部接続端子を設けることが難しくなっている。そこで、外部接続端子を半導体チップの平面領域の外側まで設けた、いわゆるファンアウト型のチップサイズ半導体パッケージ（ＣＳＰ）を用いることで、外部接続端子数を増加することができる。
ファンアウト型のチップサイズ半導体パッケージ（ＣＳＰ）は、封止樹脂部が半導体チップより外側に張り出した部分を有しており、その部分に外部接続端子が設けられる。そのため、半導体チップより外側に張り出した部分を有する封止樹脂部を形成する必要がある。そのような封止樹脂部を形成するために、ウェハ上で形成した半導体チップを個片化してから、板状又はシート状の支持体に複数の半導体チップを所定の距離離して配列し、再度樹脂モールドしてから半導体チップを個片化する半導体パッケージの製造方法が提案されている（例えば、特許文献１参照。）。
特許第４４２０９６５号公報
上述の半導体パッケージの製造方法では、ウェハ上で半導体チップを樹脂封止し、その後個片化してから支持体に再配置し、再度樹脂封止する、というように樹脂封止工程を２回行なう。樹脂封止工程は樹脂の充填及び硬化工程を含んでおり、長い時間を費やす工程である。したがって、半導体パッケージの製造工程時間を短縮するためには、樹脂封止工程を１回とすることが望ましい。
また、一旦個片化した半導体チップを再配置するために支持体を用いているが、この支持体は樹脂封止後に除去される消耗部品であり、その分のコストが半導体チップの製造コストに含まれてしまう。また、封止樹脂厚が薄い場合、支持体が除去された後の半導体チップは、運搬時やハンドリング時に割れたり一部が欠けたりするといった問題が発生するおそれがある。さらに、樹脂封止を２回行なうと、１回目の封止樹脂と２回目の封止樹脂との間の密着が弱かったり、その部分に応力が集中したりして、封止樹脂部に割れが発生するおそれもある。
そこで、上述の問題を解決できる半導体パッケージの製造方法、及び半導体パッケージの開発が望まれている。
本発明の一実施態様によれば、複数の半導体チップを、互いに離間して整列した状態で、電極面を上にして支持体上の凹部に搭載し、前記半導体チップを前記支持体上で絶縁樹脂により封止して封止樹脂部を形成し、前記封止樹脂部の上面に再配線パターンを形成し、前記再配線パターン上に外部接続端子を形成し、前記支持体の補強部材を残して、前記支持体の前記凹部の底面を前記封止樹脂部から除去し、前記補強部材の外側に沿って前記封止樹脂部を切断し個片化することを特徴とする半導体パッケージの製造方法が提供される。
本発明の他の実施態様によれば、半導体チップと、該半導体チップの電極に形成されたバンプの側面を埋めるように形成された封止樹脂部と、該封止樹脂部の上面に形成された再配線パターンと、前記封止樹脂部の上面と前記再配線パターン上で、外部接続端子用パッドを除く部分に形成されたソルダレジスト層と、前記封止樹脂部中に埋め込まれ、前記半導体チップを包囲するように枠形状を有する補強部材とを有することを特徴とする半導体パッケージが提供される。
本発明の実施形態によれば、半導体チップを封止する封止樹脂を形成する工程と、半導体チップの外側に延在する封止樹脂部を形成する工程を一つの工程とすることができる。したがって、封止樹脂を形成する工程を２回行なわなくても、半導体チップより外側に封止樹脂部を形成することができ、その部分に外部接続端子を配置して、ファンアウト型の半導体パッケージを低コストで製造することができる。
ファンアウト型のチップサイズ半導体パッケージの断面図である。 個片化された半導体チップを準備する工程を示す図である。 支持体を形成する工程を示す図である。 半導体チップが収容される凹部を有する支持体の平面図である。 半導体チップが凹部に収容された状態の支持体の断面図である。 封止樹脂部を形成した状態を示す断面図である。 封止樹脂部の上に配線パターンを形成した状態を示す断面図である。 配線パターン上にソルダレジストを形成した状態を示す断面図である。 配線パターン上にはんだバンプを形成した状態を示す断面図である。 はんだバンプが形成された封止樹脂部の平面図である。 個片化された半導体パッケージの断面図である。 半導体パッケージの裏面の平面図である。 メタルバンプを有しない半導体チップを準備する工程を示す図である。 支持体に搭載された半導体チップにメタルバンプを形成する工程を示す図である。
次に、本発明の実施形態について図面を参照しながら説明する。
まず、本発明による製造方法が適用可能なファンアウト型のチップサイズ半導体パッケージの構成について簡単に説明する。図１はファンアウト型のチップサイズ半導体パッケージの断面図である。シリコンよりなる半導体チップ１の回路形成面及び側面は封止樹脂２により覆われている。半導体チップ１の電極１ａは、封止樹脂２上に形成された再配線パターン３に接続され、再配線パターン３上に外部接続端子としてはんだバンプ４が形成されている。はんだバンプ４が接合された部分以外の再配線パターン３はドライフィルムソルダレジスト（ＤＦＳＲ）５により覆われている。封止樹脂２は半導体チップ１の周囲に延在し、その部分まで再配線パターン３が形成されることで、はんだバンプ４を半導体チップ１より外側の領域に配置することができる。
次に、本発明の一実施形態による半導体パッケージの製造方法について説明する。
まず、個片化された半導体チップを準備する工程について、図２を参照しながら説明する。図２（ａ）に示すように、半導体基板としてシリコンウェハ１０を準備し、シリコンウェハ１０上に複数の半導体チップ１２を形成する。半導体チップ１２上には電極１２ａが形成される。図２においては、シリコンウェハ１０の一部（２つの半導体チップ１２を含む部分）が示されているが、シリコンウェハ１０は円形であり、多数の半導体チップ１２がマトリクス状に整列した状態で形成される。
次に、図２（ｂ）に示すように、半導体チップ１２の電極１２ａ上にメタルバンプ１４を形成する。本実施形態では、メタルバンプ１４として金バンプを電極上に形成する。続いて、図２（ｃ）に示すように、シリコンウェハ１０をバックグラインドしてからダイアタッチフィルム１６をシリコンウェハ１０の裏面に貼り付け、その後ダイシングにより切断して半導体チップ１２を個片化する。
次に、本実施形態において用いられる支持体２０の製造工程について、図３を参照しながら説明する。まず、図３（ａ）に示すようにダミーウェハ２０を準備する。本実施形態では、ダミーウェハ２０として、半導体チップ１２を形成するためのウェハと同様のシリコンウェハを用いることとする。図３においては、ダミーウェハ２０の一部が示されているが、ダミーウェハ２０は円形であり、図４に示すように半導体チップ１２が収容される凹部２０ａがマトリクス状に整列した状態で形成される。
ダミーウェハ２０上にドライフィルムレジスト（ＤＥＲ）を形成してからパターニングすることで、図３（ｂ）に示すようにマスク２２を形成する。続いて、ダミーウェハ２０の表面（マスク２２が設けられた側）にウェットブラスト処理を施す。マスク２２が形成された部分以外の部分がウェットブラストにより除去され、図３（ｃ）に示すようにダミーウェハ２０の表面に凹部２０ａが形成される。続いて、ドライレフィルムジストによるマスク２２をダミーウェハ２０から剥離し、図３（ｄ）に示すようにシリコンよりなる支持体２４が完成する。支持体２４の凹部２０ａの各々は、図２に示す個片化された半導体チップ１２を収容することができる形状及び大きさである。
上述の半導体チップ１２と支持体２４とを用いて、ファンアウト型半導体パッケージを製造する。
まず、図５に示すように、支持体２４に半導体チップ１２を搭載する。半導体チップ１２は、メタルバンプ１４を上にした状態で支持体２４の各凹部２０ａ内に配置され、ダイアタッチフィルム１６により凹部２０ａの底面に貼り付けられる。凹部２０ａの平面形状は半導体チップ１２の輪郭より僅かに大きく、半導体チップ１２の側面と凹部２０ａの内面との間に僅かに間隙が形成される。
次に、図６に示すように、支持体２４の表面で半導体チップ１２を覆うように絶縁樹脂を配置し、絶縁樹脂の上面を平坦化して封止樹脂部３０を形成する。このとき、メタルバンプ１４の上端も押圧して平坦化し、メタルバンプ１４が封止樹脂部３０の上面に露出した状態とする。封止樹脂部３０は、半導体チップ１２を包囲するだけでなく、支持体２４の凹部２０ａの周囲の部分も封止しており、上部から見ると半導体チップ１２の外周より外側に延在している。
続いて、図７に示すように、封止樹脂部３０の上面に再配線層として例えば銅よりなる再配線パターン３２を、既知のセミアディティブ法を用いて形成する。再配線パターン３２は、半導体チップ１２の外側まで延在した封止樹脂部３０まで延在している。そして、図８に示すように、再配線パターン３２上にドライフィルムソルダレジスト（ＤＦＳＲ）３４を形成する。ドライフィルムソルダレジスト（ＤＦＳＲ）３４は、外部接続用パッドとなる部分には設けられず、その部分では再配線パターン３２が露出して外部接続用パッドとなっている。そこで、図９に示すように、再配線パターン３２がドライフィルムソルダレジスト（ＤＦＳＲ）３４から露出した外部接続用パッド上に、外部接続用端子としてはんだバンプ３６を形成する。
はんだバンプ３６を形成した後、バックグラインドにより支持体２４を削除する。このとき、支持体２４の凹部２０ａの底面に達するまで削除し、半導体チップ１２の背面が露出したところで、バックグラインドを終了する。これにより、支持体の凹部２０ａの側面を形成していた部分２４ａが、封止樹脂部３０の中に残った状態となる。
図１０ははんだバンプ３６を形成した後の封止樹脂部３０全体を示す平面図である。封止樹脂部３０は支持体２４と同じ円形であり、その中に半導体チップ１２がマトリクス状に整列して埋め込まれている。そして、各半導体チップ１２を覆う封止樹脂部３０の部分にはんだバンプ３６が形成されている。
その後、図１０において点線で示すラインに沿って封止樹脂部３０をダイシング等で切断し、図１１に示すように、封止樹脂部３０の内部に半導体チップ１２が封止された半導体パッケージ４０を個片化する。図１２は半導体パッケージ４０の裏面を示す平面図である。半導体パッケージ４０の裏面には、中央部分に半導体チップ１２の背面が露出している。封止樹脂部３０は半導体チップ１２の外側まで延在し、その部分で図１１に示すように封止樹脂部３０の表面側にはんだバンプ３６が形成され、はんだバンプ３６以外の部分はドライフィルムソルダレジスト（ＤＦＳＲ）３４により覆われている。これにより、半導体パッケージ４０はファンアウト型の半導体パッケージとして形成されている。
ここで、支持体２４をバックグラインドにより除去する工程において、半導体チップ１２の背面が露出した時点でバックグラインドを止めると、半導体チップ１２の外側で凹部２０ａを形成していた支持体２４の一部は封止樹脂部３０内に残った状態となる。すなわち、完成した半導体パッケージ４０の封止樹脂部３０の外周部分には、図１２に示すように、支持体２４の枠状部２４ａが埋め込まれた状態で残される。枠状部２４ａは支持体２４の一部であり、シリコンにより形成されている。したがって、枠状部２４ａは封止樹脂部３０より高い剛性を有しており、半導体チップ１２より外側に延在した封止樹脂部３０を補強する補強部材にできるという効果がある。特に、薄型の半導体パッケージで封止樹脂部３０の厚みが小さい場合には、枠状部２４ａによる補強効果は有効であり、支持体２４を除去した後の半導体パッケージ４０の運搬やハンドリングが容易となる。また、枠状部２４ａの熱膨張率は半導体チップ１２の熱膨張率と同じであるため、封止樹脂部３０内で熱膨張率の差に起因した応力が発生することを抑制することができる。
以上説明した半導体パッケージ４０の製造方法によれば、絶縁樹脂で半導体チップ１２を封止して封止樹脂部３０を形成する樹脂封止工程は、図６に示す工程の１回であり、樹脂封止工程を２回行なう必要はない。したがって、その分製造工程数を減らすことができ、半導体パッケージの製造コストを低減することができる。
また、従来は樹脂封止工程を２回行なうことにより１回目の封止樹脂と２回目の封止樹脂とが接する界面が形成されるが、本実施形態による方法であると、樹脂封止工程は１回だけとなり、上述の界面は無くなるためそれに起因する問題は生じない。
さらに、支持体２４は半導体チップ１２と同様のシリコンで形成され、その一部が完成した半導体パッケージ４０内に残される。残された支持体２４の枠状部２４ａは補強部材として機能するため、支持体２４を一回、一回、使い捨てにするわけではなく、効率的に支持体を使用することができる。
上述の実施形態による半導体パッケージの製造方法では、個片化した半導体チップ１２を準備する際に、ウェハ上でメタルバンプ１４を形成してからウェハを切断して個々の半導体チップに分離（個片化）しているが、メタルバンプ１４をこの段階で形成しなくてもよい。例えば、メタルバンプ１４の形成は、支持体２４に半導体チップ１２を搭載した後で行なうこともできる。
この場合、図１３に示すように、個片化した半導体チップ１２の準備工程ではメタルバンプ１４を形成する工程が不要となる。すなわち、図１３（ａ）に示すように、半導体基板としてシリコンウェハ１０を準備し、シリコンウェハ１０上に複数の半導体チップ１２を形成する。半導体チップ１２上には電極１２ａが形成される。次に、図１３（ｂ）に示すように、シリコンウェハ１０をバックグラインドしてからダイアタッチフィルム１６をシリコンウェハ１０の裏面に貼り付け、その後ダイシングにより切断して半導体チップ１２を個片化する。
そして、個片化した半導体チップ１２を図３に示す工程により形成した支持体２４の凹部２０ａに収容した後、図１４に示すように、半導体チップ１２の電極１２ａ上にメタルバンプ１４を形成する。これにより、図５に示す状態と同じ状態、すなわち、メタルバンプ１４が形成された半導体チップ１２が支持体２４の凹部２０ａに収容された状態となる。
その後は、図６、図７、図８，図９、図１１に示す工程を順に経て、半導体パッケージ４０を形成することができる。
１，１２ 半導体
１ａ 電極
２，３０ 封止樹脂部
３ 再配線パターン
４ はんだバンプ
５ ドライフィルムソルダレジスト
１０ シリコンウェハ
１２ 半導体チップ
１２ａ 電極
１４ メタルバンプ
１６ ダイアタッチフィルム
２０ ダミーウェハ
２０ａ 凹部
２２ マスク
２４ 支持体
３０ 封止樹脂部
３２ 再配線パターン
３４ ドライフィルムソルダレジスト
３６ はんだバンプ
４０ 半導体パッケージ

Claims (9)

  1. 複数の半導体チップを、互いに離間して整列した状態で、電極面を上にして支持体上の凹部に搭載し、
    前記半導体チップを前記支持体上で絶縁樹脂により封止して封止樹脂部を形成し、
    前記封止樹脂部の上面に再配線パターンを形成し、
    前記再配線パターン上に外部接続端子を形成し、
    前記支持体の補強部材を残して、前記支持体の前記凹部の底面を前記封止樹脂部から除去し、
    前記補強部材の外側に沿って前記封止樹脂部を切断し個片化する
    ことを特徴とする半導体パッケージの製造方法。
  2. 請求項１記載の半導体パッケージの製造方法であって、
    シリコンウェハの表面に、前記複数の半導体チップを個別に収容する前記凹部を形成することで前記支持体を形成することを特徴とする半導体パッケージの製造方法。
  3. 請求項２記載の半導体パッケージの製造方法であって、
    前記シリコンウェハにマスクを施してからウェットブラスト処理することにより前記凹部を形成することを特徴とする半導体パッケージの製造方法。
  4. 請求項１乃至３のうちいずれか一項記載の半導体パッケージの製造方法であって、
    前記支持体をバックグラインドにより除去することを特徴とする半導体パッケージの製造方法。
  5. 請求項４記載の半導体パッケージの製造方法であって、
    前記半導体チップの背面が露出し、前記支持体の一部が前記半導体チップの周囲に枠状に残っている状態でバックグラインドを止めることを特徴とする半導体パッケージの製造方法。
  6. 請求項１乃至５のうちいずれか一項記載の半導体パッケージの製造方法であって、
    前記複数の半導体チップを前記支持体の前記凹部に搭載してから、前記半導体チップの電極上にメタルバンプを形成することを特徴とする半導体パッケージの製造方法。
  7. 半導体チップと、
    該半導体チップの電極に形成されたバンプの側面を埋めるように形成された封止樹脂部と、
    該封止樹脂部の上面に形成された再配線パターンと、
    前記封止樹脂部の上面と前記再配線パターン上で、外部接続端子用パッドを除く部分に形成されたソルダレジスト層と、
    前記封止樹脂部中に埋め込まれ、前記半導体チップを包囲するように枠形状を有する補強部材と
    を有することを特徴とする半導体パッケージ。
  8. 請求項７記載の半導体パッケージであって、
    前記補強部材はシリコンにより形成されたことを特徴とする半導体パッケージ。
  9. 請求項７記載の半導体パッケージであって、
    前記補強部材の下面は、前記封止樹脂部の裏面から露出していることを特徴とする半導体パッケージ。
JP2010147950A 2010-06-29 2010-06-29 半導体パッケージの製造方法 Active JP5685012B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010147950A JP5685012B2 (ja) 2010-06-29 2010-06-29 半導体パッケージの製造方法
US13/170,319 US8779573B2 (en) 2010-06-29 2011-06-28 Semiconductor package having a silicon reinforcing member embedded in resin

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010147950A JP5685012B2 (ja) 2010-06-29 2010-06-29 半導体パッケージの製造方法

Publications (3)

Publication Number Publication Date
JP2012015191A true JP2012015191A (ja) 2012-01-19
JP2012015191A5 JP2012015191A5 (ja) 2013-05-16
JP5685012B2 JP5685012B2 (ja) 2015-03-18

Family

ID=45351756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010147950A Active JP5685012B2 (ja) 2010-06-29 2010-06-29 半導体パッケージの製造方法

Country Status (2)

Country Link
US (1) US8779573B2 (ja)
JP (1) JP5685012B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016171124A (ja) * 2015-03-11 2016-09-23 株式会社東芝 半導体装置及びその製造方法
KR20170015260A (ko) * 2015-07-30 2017-02-08 셈테크 코포레이션 작은 z 치수 패키지를 형성하는 반도체 소자 및 방법
US10896827B2 (en) 2016-06-28 2021-01-19 Zeon Corporation Support for manufacturing semiconductor packages, use of support for manufacturing semiconductor packages, and method for manufacturing semiconductor packages
KR20230162620A (ko) 2021-03-29 2023-11-28 아지노모토 가부시키가이샤 회로 기판의 제조 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI476841B (zh) * 2012-03-03 2015-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9768038B2 (en) * 2013-12-23 2017-09-19 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of making embedded wafer level chip scale packages
US10811298B2 (en) * 2018-12-31 2020-10-20 Micron Technology, Inc. Patterned carrier wafers and methods of making and using the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332647A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置の製造方法
JP2001345411A (ja) * 2000-05-31 2001-12-14 Matsushita Electric Ind Co Ltd リードフレームとそれを用いた半導体装置及びその生産方法
JP2002280480A (ja) * 2001-03-22 2002-09-27 Sanyo Electric Co Ltd 回路装置の製造方法
JP2004327856A (ja) * 2003-04-25 2004-11-18 North:Kk 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法
JP2008153668A (ja) * 2006-12-13 2008-07-03 Advanced Chip Engineering Technology Inc 優れたｃｔｅ性能を有するウェハレベルパッケージおよびその方法
WO2010010911A1 (ja) * 2008-07-23 2010-01-28 日本電気株式会社 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4934900B2 (ja) 2000-12-15 2012-05-23 イビデン株式会社 多層プリント配線板の製造方法
JP2003347741A (ja) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP3951854B2 (ja) 2002-08-09 2007-08-01 カシオ計算機株式会社 半導体装置およびその製造方法
JP3888267B2 (ja) 2002-08-30 2007-02-28 カシオ計算機株式会社 半導体装置およびその製造方法
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP4592413B2 (ja) * 2004-12-27 2010-12-01 三洋電機株式会社 回路装置
JP5117692B2 (ja) * 2006-07-14 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4420965B1 (ja) 2008-10-30 2010-02-24 新光電気工業株式会社 半導体装置内蔵基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332647A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置の製造方法
JP2001345411A (ja) * 2000-05-31 2001-12-14 Matsushita Electric Ind Co Ltd リードフレームとそれを用いた半導体装置及びその生産方法
JP2002280480A (ja) * 2001-03-22 2002-09-27 Sanyo Electric Co Ltd 回路装置の製造方法
JP2004327856A (ja) * 2003-04-25 2004-11-18 North:Kk 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法
JP2008153668A (ja) * 2006-12-13 2008-07-03 Advanced Chip Engineering Technology Inc 優れたｃｔｅ性能を有するウェハレベルパッケージおよびその方法
WO2010010911A1 (ja) * 2008-07-23 2010-01-28 日本電気株式会社 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016171124A (ja) * 2015-03-11 2016-09-23 株式会社東芝 半導体装置及びその製造方法
KR20170015260A (ko) * 2015-07-30 2017-02-08 셈테크 코포레이션 작은 z 치수 패키지를 형성하는 반도체 소자 및 방법
KR101952481B1 (ko) * 2015-07-30 2019-02-26 셈테크 코포레이션 작은 z 치수 패키지를 형성하는 반도체 소자 및 방법
KR20190019998A (ko) * 2015-07-30 2019-02-27 셈테크 코포레이션 작은 z 치수 패키지를 형성하는 반도체 소자 및 방법
KR102045175B1 (ko) * 2015-07-30 2019-11-14 셈테크 코포레이션 작은 z 치수 패키지를 형성하는 반도체 소자 및 방법
US10896827B2 (en) 2016-06-28 2021-01-19 Zeon Corporation Support for manufacturing semiconductor packages, use of support for manufacturing semiconductor packages, and method for manufacturing semiconductor packages
KR20230162620A (ko) 2021-03-29 2023-11-28 아지노모토 가부시키가이샤 회로 기판의 제조 방법

Also Published As

Publication number Publication date
US8779573B2 (en) 2014-07-15
US20110316152A1 (en) 2011-12-29
JP5685012B2 (ja) 2015-03-18

Similar Documents

Publication Publication Date Title
JP5685012B2 (ja) 半導体パッケージの製造方法
US7413925B2 (en) Method for fabricating semiconductor package
KR100699649B1 (ko) 반도체장치 및 그 제조방법
JP5728423B2 (ja) 半導体装置の製造方法、半導体集積装置及びその製造方法
JPH11121507A (ja) 半導体装置およびその製造方法
TWI414027B (zh) 晶片尺寸封裝件及其製法
US20120326288A1 (en) Method of assembling semiconductor device
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
TWI421956B (zh) 晶片尺寸封裝件及其製法
US8309403B2 (en) Method for encapsulating electronic components on a wafer
JP2012015191A5 (ja)
TWI719205B (zh) 晶片封裝製程
TWI431728B (zh) 具強化式基座之半導體封裝構造
CN106611713B (zh) 半导体封装体及其制作方法
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
TW201810557A (zh) 晶片側壁單離應力釋放之晶片尺寸封裝構造及其製造方法
TWI747404B (zh) 半導體封裝方法及封裝結構
TWI381496B (zh) 封裝基板結構與晶片封裝結構及其製程
TWI612587B (zh) 一種無基板半導體封裝製造方法
KR100881394B1 (ko) 웨이퍼 레벨 패키지의 제조 방법
TW200919667A (en) CDIM package structure with pre-setting fan out structure
KR100920778B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
KR20110069948A (ko) 반도체 패키지
TWI627694B (zh) 模封互連基板之面板組合構造及其製造方法
KR101538546B1 (ko) 반도체 디바이스의 제조 방법 및 그에 의한 반도체 디바이스

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140916

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141024

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150116

R150 Certificate of patent or registration of utility model

Ref document number: 5685012

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150