KR20110069948A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20110069948A
KR20110069948A KR1020090126553A KR20090126553A KR20110069948A KR 20110069948 A KR20110069948 A KR 20110069948A KR 1020090126553 A KR1020090126553 A KR 1020090126553A KR 20090126553 A KR20090126553 A KR 20090126553A KR 20110069948 A KR20110069948 A KR 20110069948A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
semiconductor
pattern
semiconductor package
Prior art date
Application number
KR1020090126553A
Other languages
English (en)
Inventor
나다운
김재면
김승지
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090126553A priority Critical patent/KR20110069948A/ko
Publication of KR20110069948A publication Critical patent/KR20110069948A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체칩의 휨(Warpage) 현상을 최소화할 수 있는 반도체 패키지를 개시한다. 개시된 본 발명에 따른 반도체 패키지는, 본드핑거를 구비한 기판과, 상기 기판의 본드핑거 배치면 상에 부착되며, 본딩패드가 형성된 상면에 강도 보강용 제1패턴이 형성되고 상기 상면에 대응하는 하면에 강도 보강용 제2패턴이 형성된 반도체칩 및 상기 기판의 상기 본드핑거와 상기 반도체칩의 상기 본딩패드들 간을 전기적으로 연결시키는 연결부재를 포함한다.

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는, 반도체칩의 휨(Warpage) 현상을 최소화할 수 있는 반도체 패키지에 관한 것이다.
웨이퍼(Wafer) 한 장에는 동일한 전기회로가 인쇄된 반도체칩이 수백 개에서 혹은 수천 개가 구비된다. 그러나, 반도체칩 자체만으로는 외부로부터 전기를 공급받아 전기신호를 전달해 주거나 전달받을 수 없다. 또한, 반도체칩은 미세한 회로를 담고 있어 외부충격에 쉽게 손상될 수 있다. 따라서, 반도체칩에 전기적인 연결을 해주고, 외부의 충격에 견디도록, 밀봉 포장하여 물리적인 기능과 형상을 갖게 해준 것이 반도체 패키지이다.
최근에는 전자산업의 발전으로 거의 모든 전자제품에 반도체를 사용하게 되면서, 다양한 크기와 형태의 패키지가 필요하게 되었다. 특히, 소형가전, 모바일 제품군에서는 빠른 처리 속도를 가지고, 경량화, 고집적화가 되어있는 반도체칩이 더욱 요구되어, 그에 적합한 크기 및 형태의 반도체 패키지가 요구되고 있다.
또한, 반도체 소자의 고집적화를 구현하기 위해 반도체칩의 두께를, 예를 들어, 약 50㎛ 이하로 얇게 제조하고 있다.
그러나, 상기 반도체칩의 두께가 얇아지고 오버행(Overhang)이 커질수록 바운싱(Bouncing)이 일어나 와이어 본딩이 제대로 이루어지지 않는 문제가 있다. 또한, 상기 와이어 본딩시 상기 얇은 두께를 갖는 반도체칩에 본딩 와이어를 형성할 경우, 상기 반도체칩의 얇은 두께로 인해, 상기 반도체칩이 깨지는 현상이 발생하게 된다.
또한, 상기와 같이 얇아진 반도체칩의 두께로 인해, 반도체칩 아웃(Out) 및 반도체칩 부착 공정을 수행하기 위한 반도체칩 픽-업(Pick-Up)시, 상기 반도체칩에서 크랙(Crack)과 같은 불량이 발생하게 된다. 그 결과, 얇은 반도체칩을 적용한 반도체 패키지를 형성하기가 어려울 뿐만 아니라, 전체 반도체 패키지의 양산성이 급격히 저하되게 된다.
본 발명은 반도체칩의 휨 현상을 최소화할 수 있는 반도체 패키지를 제공한다.
또한, 본 발명은 상기 휨 현상을 최소화함으로써, 오버행 바운싱시 상기 반도체칩에서 크랙(Crack)과 같은 불량이 발생되는 것을 방지할 수 있는 반도체 패키지를 제공한다.
게다가, 본 발명은 얇은 반도체칩을 적용한 반도체 패키지의 강도를 용이하게 보강한 반도체 패키지를 제공한다.
본 발명의 실시예에 따른 반도체 패키지는, 본드핑거를 구비한 기판과, 상기 기판의 본드핑거 배치면 상에 부착되며, 본딩패드가 형성된 상면에 강도 보강용 제1패턴이 형성되고 상기 상면에 대응하는 하면에 강도 보강용 제2패턴이 형성된 반도체칩 및 상기 기판의 상기 본드핑거와 상기 반도체칩의 상기 본딩패드들 간을 전기적으로 연결시키는 연결부재를 포함한다.
상기 반도체칩의 상기 상면에 형성된 상기 강도 보강용 제1패턴은, 상기 반도체칩 상면 상에 상기 본딩패드를 덮지 않도록 형성되고, 상호간에 이격 배치된 다수의 바(Bar) 패턴으로 이루어진다.
상기 반도체칩의 상기 상면에 형성된 상기 강도 보강용 제1패턴은, 금속 물질, 또는, 고분자화합물로 이루어진다.
상기 반도체칩의 상기 하면에 형성된 상기 강도 보강용 제2패턴은, 상기 반도체칩의 후면 내에 매립되게 형성되고, 매트릭스(Matrix) 형태로 이루어진다.
상기 반도체칩의 상기 하면에 형성된 상기 강도 보강용 제2패턴은, 경화된 고분자화합물로 이루어진다.
상기 기판의 본드핑거와 상기 반도체칩의 본딩패드들 간을 전기적으로 연결시키는 연결부재는 금속와이어를 포함한다.
상기 반도체칩은 상기 기판 상에 페이스-업(Face-up) 타입으로 부착된다.
상기 기판과 상기 반도체칩들 사이에는 상기 반도체칩의 폭보다 작은 폭을 갖는 구조물이 형성된다.
상기 구조물은 스페이서이다.
상기 구조물은 반도체칩이다.
상기 기판의 본드핑거와 상기 반도체칩의 본딩패드들 간을 전기적으로 연결시키는 연결부재는 범프를 포함한다.
상기 반도체칩은 상기 기판 상에 페이스-다운(Face-down) 타입으로 부착된다.
상기 반도체칩 및 상기 연결부재를 포함한 상기 기판의 상면을 밀봉하는 봉지부재 및 상기 기판의 하면에 부착된 외부접속단자를 더 포함한다.
본 발명은 얇은 반도체칩을 적용한 반도체 패키지 형성시, 본딩패드를 구비한 반도체칩의 상면에 강도 보강용 제1패턴을 형성하고, 상기 반도체칩의 하면에 강도 보강용 제2패턴을 각각 구비함으로써, 종래 대비 반도체칩의 강도를 증가시킬 수 있다. 이를 통해, 와이어 본딩 공정에서의 반도체칩이 휘는 휨(Warpage) 현상 및 상기 반도체칩이 깨지는 크랙(Crack) 현상을 방지할 수 있다.
부가적으로, 본 발명은 반도체칩 아웃(Out) 및 반도체칩 부착 공정을 수행하기 위한 반도체칩 픽-업(Pick Up)시, 상기 반도체칩에서 크랙과 같은 불량이 발생하는 것을 방지할 수 있다.
결과적으로, 본 발명은 상기와 같은 불량 등을 방지하여 얇은 반도체칩을 적용한 반도체 패키지에서 상기 얇은 반도체칩의 자체 강도를 증가시킬 수 있으므로, 전체 반도체 패키지의 양산성을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 단면도이고, 도 2는 도 1의 반도체칩 상면을 도시한 평면도이며, 도 3은 도 1의 반도체칩 하면을 도시한 평면도이다.
도시된 바와 같이, 본 발명의 실시예에 따른 반도체 패키지(100)는, 본딩패드(108)가 형성된 상면(106a)에 강도 보강용 제1패턴(110a)이 형성되고 상기 상면(106a)에 대응하는 하면(106b)에 강도 보강용 제2패턴(110b)이 형성된 반도체칩(106)을 포함한다.
또한, 본 발명의 실시예에 따른 반도체 패키지(100)는, 상기 반도체칩(106) 이외에도 본드핑거(104)를 갖는 기판(102)과 상기 기판(102)의 본드핑거(104)와 상기 반도체칩(106)의 본딩패드(108)들 간을 전기적으로 연결시키는 연결부재인 금속와이어(112)를 더 포함한다.
자세하게, 상기 반도체칩(106)은 상기 기판(102) 상에 페이스-업(Face-up) 타입으로 부착되며, 상기 강도 보강용 제1패턴(110a)은, 도 2에 도시된 바와 같이, 상기 반도체칩(106)의 상면(106a) 상에 본딩패드(108)를 덮지 않도록, 즉, 상기 본딩패드(108)를 노출시키도록, 상호간에 이격 배치된 다수의 바(Bar) 패턴으로 이루어진다. 상기 강도 보강용 제1패턴(110a)은, 예를 들어, 금속 물질 또는 고분자화합물로 이루어진다.
상기 강도 보강용 제1패턴(110a)이 고분자화합물로 이루어질 경우에는, 스텐실 프린팅(Stencil printing) 등의 방식에 따라 도포한 후, 이를 경화시키는 것으로 이해될 수 있다.
상기 반도체칩(106)의 하면(106b)에 형성된 상기 강도 보강용 제2패턴(110b)은, 도 3에 도시된 바와 같이, 상기 반도체칩(106)의 하면(106b)에 형성된 다수의 그루브(Groove; G) 내에 매립되게 형성되고, 상기 매트릭스(Matrix) 형태로 이루어진다. 상기 강도 보강용 제2패턴(110b)은, 예를 들어, 경화된 고분자화합물로 이루어진다.
자세하게 도시하여 설명하지 않았지만, 소망하는 두께의 반도체칩을 구현하기 위하여 상기 강도 보강용 제2패턴(110b)이 형성된 상기 반도체칩(106)의 하면(106b)을, 예를 들어, 백그라인딩 공정을 이용하여 일부 제거해준다.
계속해서, 상기 반도체칩(106)은 상기 기판(102) 상에, 예를 들어, 스페이서(105)에 의하여 부착될 수 있으며, 상기 스페이서(105)는 상부에 부착되는 반도체칩을 물리적으로 고정시키는 접착제의 역할을 함께 하는 것으로 이해될 수 있다. 여기서, 전술한 스페이서(105)는 상기 기판(102)과 상기 반도체칩(106)들 사이에 개재되어 상기 반도체칩(106)의 폭보다 작은 폭을 갖도록 형성된다.
이와 다르게, 상기 기판(102)과 상기 반도체칩(106)들 사이에는 상기 반도체칩(106)의 폭보다 작은 폭을 갖는 구조물, 예를 들어, 반도체칩(도시안됨)이 형성될 수 있으며, 이를 자세하게 도시하여 설명하지는 않았으나, 전술한 반도체칩(도시안됨)을 상기 반도체칩(106)보다 작은 폭을 가지기 때문에 베이비 반도체칩이라 불리울 수 있다.
상기 반도체칩(106) 및 금속와이어(112)를 포함한 상기 기판(102)의 상면(106a)은 외부로부터 인가되는 충격 및 진동과 같은 스트레스로부터 보호하기 위하여 봉지부재(114)에 의하여 밀봉되어 있다. 상기 봉지부재(114)는, 예를 들어, EMC(Epoxy molding compound)로 구성될 수 있다.
상기 기판(102)의 하면(106b)에는 볼랜드(도시안됨)가 부착되어 있으며, 상기 볼랜드 상에는 솔더볼과 같은 외부접속단자(116)가 부착되어 있다.
전술한 바와 같이, 본 발명에 따른 반도체 패키지는, 얇은 반도체칩을 적용한 반도체 패키지 형성시, 반도체칩의 상면에 강도 보강용 제1패턴 및 상기 반도체칩의 하면에 형성된 그루브 내에 강도 보강용 제2패턴을 각각 구비함으로써, 종래 대비 반도체칩의 자체 강도를 증가시킬 수 있으며, 그래서, 오버행(Overhang)으로 인한 바운싱(Bouncing)이 발생하는 문제를 해결하여 와이어 본딩 공정의 수율을 향상시킬 수 있다.
또한, 본 발명에 따른 반도체 패키지는, 상기 강도 보강용 제1 및 제2패턴에 의하여 상기 와이어 본딩 공정에서의 반도체칩이 휘는 현상 및 깨지는 현상을 방지할 수 있다.
부가적으로, 본 발명에 따른 반도체 패키지는, 반도체칩 아웃 및 반도체칩 부착 공정을 수행하기 위한 반도체칩 픽-업시, 상기 반도체칩에서 크랙과 같은 불량이 발생하는 것을 방지할 수 있다.
따라서, 본 발명에 따른 반도체 패키지는, 상기와 같은 불량 등을 방지하여 얇은 반도체칩을 적용한 반도체 패키지에서 상기 얇은 반도체칩 자체의 강도를 증가시킬 수 있으므로, 전체 반도체 패키지의 양산성을 향상시킬 수 있다.
도 4는 본 발명의 다른 실시예에 따른 반도체 패키지를 설명한 단면도이다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 반도체 패키지(200)는 기판(202)과 반도체칩(206) 간의 전기적 연결을 위한 연결부재로서 범프(212)를 포함한다.
여기서, 본 발명의 다른 실시예에 따른 반도체 패키지(200)에서의 상기 반도체칩(206)은 센터 패드형이고, 상기 기판(202)의 본드핑거(204)는 상기 센터 패드형 반도체칩(206)의 본딩패드(208)에 대응하는 위치에 배치되는 것으로 이해될 수 있다. 이때, 상기 반도체칩(206)은 상기 기판(202) 상에 페이스-다운(Face-down) 타입으로 부착된다.
이와 같은 본 발명의 다른 실시예에 따른 반도체 패키지에 있어서, 상기 반도체칩(206)은 이전 실시예에서의 그것과 마찬가지로 그의 상면에 강도 보강용 제1패턴(210a)이 형성되고, 또한, 그의 하면에 강도 보강용 제2패턴(210b)이 구비됨으로써 자체 강도가 증가되며, 따라서, 패키지의 제조시, 오버행으로 인한 바운싱 발생 및 그로 인한 결함 발생이 방지되고, 결과적으로, 향상된 수율을 갖게 된다.
한편, 전술한 본 발명의 다른 실시예에 따른 반도체 패키지에 있어서, 상기 기판(202)과 반도체칩(206) 간의 연결부재가 범프(212)로 이루어지는 구성 이외에, 나머지 구성들은 이전 실시예에서의 그것들과 모두 동일하며, 여기서 그 상세한 설명은 생략토록 한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 단면도.
도 2는 도 1의 반도체칩 상면을 도시한 평면도.
도 3은 도 1의 반도체칩 하면을 도시한 평면도.
도 4는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100, 200 : 반도체 패키지 102, 202 : 기판
104, 204 : 본드핑거 106, 206 : 반도체칩
106a, 206a: 반도체칩의 상면 106b, 206b: 반도체칩의 하면
108, 208 : 본딩패드 G : 그루브
110a, 210a: 강도 보강용 제1패턴 110b, 210b: 강도 보강용 제2패턴
112, 212 : 연결부재 114, 214 : 봉지제
116, 216 : 외부접속단자

Claims (13)

  1. 본드핑거를 구비한 기판;
    상기 기판의 본드핑거 배치면 상에 부착되며, 본딩패드가 형성된 상면에 강도 보강용 제1패턴이 형성되고 상기 상면에 대응하는 하면에 강도 보강용 제2패턴이 형성된 반도체칩; 및
    상기 기판의 상기 본드핑거와 상기 반도체칩의 상기 본딩패드들 간을 전기적으로 연결시키는 연결부재;
    를 포함하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 반도체칩의 상기 상면에 형성된 상기 강도 보강용 제1패턴은, 상기 반도체칩 상면 상에 상기 본딩패드를 덮지 않도록 형성되고, 상호간에 이격 배치된 다수의 바(Bar) 패턴으로 이루어진 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 반도체칩의 상기 상면에 형성된 상기 강도 보강용 제1패턴은, 금속 물질, 또는, 고분자화합물로 이루어진 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 반도체칩의 상기 하면에 형성된 상기 강도 보강용 제2패턴은, 상기 반도체칩의 후면 내에 매립되게 형성되고, 매트릭스(Matrix) 형태로 이루어진 것을 특징으로 하는 반도체 패키지.
  5. 제 4 항에 있어서,
    상기 반도체칩의 상기 하면에 형성된 상기 강도 보강용 제2패턴은, 경화된 고분자화합물로 이루어진 것을 특징으로 하는 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 기판의 본드핑거와 상기 반도체칩의 본딩패드들 간을 전기적으로 연결시키는 연결부재는 금속와이어를 포함하는 것을 특징으로 하는 반도체 패키지.
  7. 제 6 항에 있어서,
    상기 반도체칩은 상기 기판 상에 페이스-업(Face-up) 타입으로 부착된 것을 특징으로 하는 반도체 패키지.
  8. 제 1 항에 있어서,
    상기 기판과 상기 반도체칩들 사이에는 상기 반도체칩의 폭보다 작은 폭을 갖는 구조물이 형성된 것을 특징으로 하는 반도체 패키지.
  9. 제 8 항에 있어서,
    상기 구조물은 스페이서인 것을 특징으로 하는 반도체 패키지.
  10. 제 8 항에 있어서,
    상기 구조물은 반도체칩인 것을 특징으로 하는 반도체 패키지.
  11. 제 1 항에 있어서,
    상기 기판의 본드핑거와 상기 반도체칩의 본딩패드들 간을 전기적으로 연결시키는 연결부재는 범프를 포함하는 것을 특징으로 하는 반도체 패키지.
  12. 제 11 항에 있어서,
    상기 반도체칩은 상기 기판 상에 페이스-다운(Face-down) 타입으로 부착된 것을 특징으로 하는 반도체 패키지.
  13. 제 1 항에 있어서,
    상기 반도체칩 및 상기 연결부재를 포함한 상기 기판의 상면을 밀봉하는 봉지부재; 및
    상기 기판의 하면에 부착된 외부접속단자;
    를 더 포함하는 것을 특징으로 하는 반도체 패키지.
KR1020090126553A 2009-12-18 2009-12-18 반도체 패키지 KR20110069948A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090126553A KR20110069948A (ko) 2009-12-18 2009-12-18 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090126553A KR20110069948A (ko) 2009-12-18 2009-12-18 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20110069948A true KR20110069948A (ko) 2011-06-24

Family

ID=44401542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090126553A KR20110069948A (ko) 2009-12-18 2009-12-18 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20110069948A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866269B2 (en) 2012-07-16 2014-10-21 SK Hynix Inc. Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same
KR20150109554A (ko) * 2014-03-20 2015-10-02 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 반도체 패키지

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866269B2 (en) 2012-07-16 2014-10-21 SK Hynix Inc. Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same
US9324686B2 (en) 2012-07-16 2016-04-26 SK Hynix Inc. Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same
KR20150109554A (ko) * 2014-03-20 2015-10-02 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 반도체 패키지

Similar Documents

Publication Publication Date Title
US7413925B2 (en) Method for fabricating semiconductor package
JP3701542B2 (ja) 半導体装置およびその製造方法
KR101225622B1 (ko) 칩 유닛 및 이의 제조방법과 이를 갖는 스택 패키지
TWI409924B (zh) 半導體封裝體及其製造方法
US20110074037A1 (en) Semiconductor device
US8860215B2 (en) Semiconductor device and method of manufacturing the same
TWI741207B (zh) 半導體裝置
US6593652B2 (en) Semiconductor device reinforced by a highly elastic member made of a synthetic resin
US6825064B2 (en) Multi-chip semiconductor package and fabrication method thereof
KR20110076604A (ko) Ｐｏｐ 패키지 및 그 제조 방법
JP5968713B2 (ja) 半導体装置
KR20110069948A (ko) 반도체 패키지
KR100871379B1 (ko) 반도체 패키지의 제조방법
KR20030059459A (ko) 칩 적층 패키지
TWI628756B (zh) 封裝結構及其製作方法
KR100780690B1 (ko) 스택 패키지의 제조방법
KR20070120376A (ko) 칩 스케일 패키지 제조 방법
KR20110001182A (ko) 반도체 패키지의 제조방법
US20060231960A1 (en) Non-cavity semiconductor packages
CN109427695B (zh) 封装结构及其制作方法
KR100349362B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
KR20080023995A (ko) 웨이퍼 레벨 플립 칩 패키지 및 그의 제조방법
KR100337457B1 (ko) 반도체패키지의 제조 방법
CN118800734A (zh) 电子封装件及其制法
KR20110030088A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid