CN109427695B - 封装结构及其制作方法 - Google Patents

封装结构及其制作方法 Download PDF

Info

Publication number
CN109427695B
CN109427695B CN201710724628.XA CN201710724628A CN109427695B CN 109427695 B CN109427695 B CN 109427695B CN 201710724628 A CN201710724628 A CN 201710724628A CN 109427695 B CN109427695 B CN 109427695B
Authority
CN
China
Prior art keywords
material layer
filler
polymer material
conductive
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710724628.XA
Other languages
English (en)
Other versions
CN109427695A (zh
Inventor
许哲玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Pioneer Technology Co Ltd
Original Assignee
Phoenix Pioneer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix Pioneer Technology Co Ltd filed Critical Phoenix Pioneer Technology Co Ltd
Priority to CN201710724628.XA priority Critical patent/CN109427695B/zh
Publication of CN109427695A publication Critical patent/CN109427695A/zh
Application granted granted Critical
Publication of CN109427695B publication Critical patent/CN109427695B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明揭示一种封装结构及其制作方法。该封装结构包括：一第一高分子材料层，具有一第一表面；一第二高分子材料层，具有一第二表面；一电路元件，具有一第三表面及一相对的第四表面，该第三表面设置于该第二高分子材料层上并具有一连接端；一第一高充填剂含量介电材料层；一第一导电线路；一第一导电通道，连接该第一导电线路与该连接端；一第二高充填剂含量介电材料层，包覆该第一导电线路，并覆盖该第一高充填剂含量介电材料层；以及一第二导电通道，形成于该第二高充填剂含量介电材料层内，用以连接该第一导电线路与一外部电路；其中，该第一表面的面积大于该第二表面的面积，且该第三表面的面积等于该第二表面的面积。

Description

封装结构及其制作方法
技术领域
本发明涉及一种封装结构以及其制作方法。
背景技术
新一代电子产品不仅追求轻薄短小的高密度，更有朝向高功率发展的趋势；因此，积体电路(Integrated Circuit，简称IC)技术及其后端的晶片封装技术也随之进展，以符合此新一代电子产品的效能规格。
发明内容
在目前“面板等级”或“晶圆等级”封装制程中，半导体晶粒是以一种可剥除胶暂时粘贴于面板或晶圆等级的承载板上，再进行封装胶体的铸模制程。由于铸模过程需要高压力，而上述可剥除胶与承载板之间的结合性不佳，此常导致半导体晶粒会有位置偏移的现象，也因此引起后续线路层或重布线层(ReDistribution Layer，简称RDL)制程的对位(alignment)不良而致合格率偏低。因此，有必要发展新的封装基板技术，以对治及改善上述的问题。
为解决上述技术问题，本发明一实施例提供一种封装结构，其包含：一第一高分子材料层，具有一第一表面；一第二高分子材料层，具有一第二表面，形成于该一第一高分子材料层上；一电路元件，具有一第三表面及一相对该第三表面的第四表面，该电路元件的第三表面设置于该第二高分子材料层上并具有至少一连接端于该第四表面上；一第一高充填剂含量介电材料层，包覆该电路元件及该第二高分子材料层，并覆盖该第一高分子材料层；一第一导电线路，形成于该第一高充填剂含量介电材料层上；一第一导电通道，形成于该第一高充填剂含量介电材料层内，用以连接该第一导电线路与该连接端；一第二高充填剂含量介电材料层，包覆该第一导电线路，并覆盖该第一高充填剂含量介电材料层；以及一第二导电通道，形成于该第二高充填剂含量介电材料层内，用以连接该第一导电线路与一外部电路；其中，该第一表面的面积大于该第二表面的面积，且该第三表面的面积等于该第二表面的面积。
在一实施例中，该第一高充填剂含量介电材料层包含一第一铸模化合物，该第二高充填剂含量介电材料层包含一第二铸模化合物。
在一实施例中，该电路元件为半导体晶粒或电子元件。
在一实施例中，该封装结构进一步包含：一第二导电线路，形成于该第二导电通道上及该第二高充填剂含量介电材料层上；一保护层，包覆该第二导电线路，并覆盖该第二高充填剂含量介电材料层；以及一第三导电通道，形成于该保护层内，用以连接该第二导电线路与一外部电路。
本发明另一实施例提供一种封装结构的制作方法，其步骤包含：(A)提供一承载板及复数个电路元件，该承载板具有一第一表面，该复数个电路元件各具有一第二表面及一相对该第二表面的第三表面，且该复数个电路元件各具有至少一连接端于其第三表面上；(B)形成一第一高分子材料层于该承载板上，使得该第一高分子材料层完全覆盖该承载板的第一表面；(C)形成一第二高分子材料层于各个该复数个电路元件上，使得该第二高分子材料层完全覆盖各个该复数个电路元件的第二表面；(D)将该复数个电路元件放置于该承载板上，使得该第二高分子材料层贴合该第一高分子材料层；(E)形成一第一高充填剂含量介电材料层于该承载板上，使其包覆该电路元件；(F)形成一第一导电通道于该第一高充填剂含量介电材料层内，并形成一第一导电线路于该第一导电通道上，使得该第一导电通道连接该第一导电线路与该连接端；(G)形成一第二高充填剂含量介电材料层于该第一高充填剂含量介电材料层上，使其包覆该第一导电线路，并覆盖该第一高充填剂含量介电材料层；(H)形成一第二导电通道于该第二高充填剂含量介电材料层内，使得该第一导电通道连接至该第一导电线路；(I)移除该承载板而得到一包括该复数个电路元件的封装结构半成品；以及(J)分割该封装结构半成品而得到复数个封装结构，使得该复数个封装结构各具有该复数个电路元件的其中之一。
在一实施例中，该第一高分子材料层是以压合或涂布方式形成，并对该第一高分子材料层进行烘烤。
在一实施例中，该第二高分子材料层是以压合、涂布或印刷方式形成，并对该第二高分子材料层进行烘烤。
在一实施例中，该第一导电通道的形成方式包含：以激光钻孔方式于该第一高充填剂含量介电材料层内及该电路元件的该连接端上形成一贯孔；及以电镀方式充填导电材料于该贯孔中。
本发明的优点在于：通过第二高分子材料层提高半导体晶粒与承载板之间的结合性，可解决半导体晶粒易发生自承载板上剥离的问题，且可同时地解决进行铸模制程时，易发生半导体晶粒位置自承载板上偏移的现象，进而改善后续线路层或重布线层(ReDistribution Layer，简称RDL)制程的对位(alignment)的合格率。
附图说明
图1为根据本发明第一实施例的封装结构的剖面示意图。
图2为根据本发明第二实施例的封装结构的剖面示意图。
图3为一片面板上同时安排900个封装基板的平面示意图。
图4～图9分别对应第一实施例各个制程步骤的封装结构的剖面图。
附图标记说明：100、200封装结构；101承载板；102封装结构半成品；110第一高分子材料层；120第二高分子材料层；130电路元件；131连接端；140第一高充填剂含量介电材料层；150第一导电线路；160第一导电通道；170第二高充填剂含量介电材料层；180第二导电通道；201次面板；290导电锡球；292第二导电线路；294保护层；296第三导电通道；300面板。
具体实施方式
为使对本发明的特征、目的及功能有更进一步的认知与了解，兹配合图式详细说明本发明的实施例如后。在所有的说明书及图示中，将采用相同的元件编号以指定相同或类似的元件。
在各个实施例的说明中，当一元素被描述是在另一元素的“上方/上”或“下方/下”，系指直接地或间接地在该另一元素的上或的下的情况，其可能包含设置于其间的其他元素；所谓的“直接地”系指其间并未设置其他中介元素。“上方/上”或“下方/下”等的描述是以图式为基准进行说明，但也包含其他可能的方向转变。所谓的“第一”、“第二”、及“第三”系用以描述不同的元素，这些元素并不因为此类谓辞而受到限制。为了说明上的便利和明确，图式中各元素的厚度或尺寸，是以夸张或省略或概略的方式表示，且各元素的尺寸并未完全为其实际的尺寸。
图1为根据本发明第一实施例的封装结构100的剖面示意图。该封装结构100包含：一第一高分子材料层110、一第二高分子材料层120、一电路元件130、一第一高充填剂含量介电材料层140、一第一导电线路150、一第一导电通道160、一第二高充填剂含量介电材料层170及一第二导电通道180；其中，该第二高分子材料层120、该电路元件130、该第一导电通道160及该第一高充填剂含量介电材料层140组成第一封装单元，而该第一导电线路150、该第二导电通道180及该第二高充填剂含量介电材料层170组成第二封装单元，其堆迭于该第一封装单元上。本实施例属于平面网格阵列(Land Grid Array，简称LGA)的表面安装(surface-mount)封装结构。
该第一高分子材料层110位于该封装结构100的底部，其组成材质可以是环氧树脂材料，尤指是具低充填剂含量的环氧树脂材料，其中所述充填剂可包括二氧化硅(SiO2)或氧化铝(Al2O3)两者的一，且所述低含量系指其含量介于5wt％至20wt％。该电路元件130可以是电子元件或半导体晶粒(die)，其是以积体电路制程技术施加于半导体晶圆，并加以切割成晶粒及接上作为连接端131的外接脚垫(或称为接脚(pin)或垫片(pad))，例如，特殊应用积体电路(Application-Specific Integrated Circuit，简称ASIC)或应用处理器(Application Processor，简称AP)。该第二高分子材料层120设置于该电路元件130与该第一高分子材料层110之间，其组成材质可以是环氧树脂材料，尤指是具低充填剂含量的环氧树脂材料，其中所述充填剂可包括二氧化硅或氧化铝两者的一，且所述低含量系指其含量介于5wt％至20wt％。如图1所示，该电路元件130的连接端131朝上摆设(也就是所述的这些连接端131设置于该电路元件130的上表面上)，并将该第二高分子材料层120形成该电路元件130的下表面上，再将该电路元件130粘贴于该第一高分子材料层110上，使得该第二高分子材料层120的下表面贴合该第一高分子材料层110的上表面。该第二高分子材料层120可以是与该第一高分子材料层110相同或不同的组成材质，本发明对此不加以限制。由于该第一高分子材料层110与该第二高分子材料层120的组成都为高分子材料，因此二者之间具有良好的结合性。由于该第二高分子材料层120形成该电路元件130的全部下表面上，因此该第二高分子材料层120的上表面面积等于该电路元件130的下表面面积；此外，该第二高分子材料层120的表面面积小于该第一高分子材料层110的表面面积。
该第一高充填剂含量介电材料层140可凭借封装胶体的铸模技术来制作，例如，压缩铸模法(Compression molding)，其包覆该电路元件130、该第二高分子材料层120及该第一高分子材料层110，以形成第一封装单元。该第一高充填剂含量介电材料层140的组成材质可以是铸模化合物(Molding compound)材质，例如，酚醛基树脂(Novolac-basedresin)、环氧基树脂(Epoxy-based resin)、硅基树脂(Silicone-based resin)等的铸模化合物，其中所述充填剂可包括二氧化硅或氧化铝两者的一，且所述高含量系指其含量介于70wt％至90wt％；其中，环氧基树脂(Epoxy-based resin)的环氧树脂铸模化合物(EpoxyMolding Compound，简称EMC)最为常用。以可商业获得的环氧树脂铸模化合物为例，其主要成分重量百分率为：环氧树脂12-15wt％、硬化剂(Novolac Resin)8-10wt％、及充填剂(Silica filler)70-90wt％，其中所添加的无机粉体充填剂系用以降低封装材料的介电常数和介电损失系数；尤其，在晶片封装用的铸模化合物中，充填剂含量通常高达70-90wt％甚至更多。
该第一导电通道160系形成于该第一高充填剂含量介电材料层140内及该电路元件130的所述的这些连接端131上，用以将该电路元件130电性连接至该第一封装单元的外部。该第一导电线路150形成于该第一封装单元上，且凭借该第一导电通道160，该电路元件130的所述的这些连接端131可连接至该第一导电线路150。该第一导电线路150可以是该封装结构100的线路层或重布线层(RDL)。该第二高充填剂含量介电材料层170可凭借类似该第一高充填剂含量介电材料层140的制作方式，形成于该第一高充填剂含量介电材料层140上并包覆该第一导电线路150，以形成第二封装单元。该第二高充填剂含量介电材料层170的组成材质也可以是铸模化合物材质，例如，酚醛基树脂、环氧基树脂、硅基树脂等的铸模化合物，其中所述充填剂可包括二氧化硅或氧化铝两者的一，且所述高含量系指其含量介于70wt％至90wt％，且该第二高充填剂含量介电材料层170可以是与该第一高充填剂含量介电材料层140相同或不同的组成材质，本发明对此不加以限制。此外，该第二导电通道180系形成于该第二高充填剂含量介电材料层170内及该第一导电线路150上，用以将该电路元件130电性连接至该第二封装单元外侧的一外部电路。在本实施例中，该第二导电通道180为金属柱状物，例如铜柱，但本发明对此不加以限制。
图2为根据本发明第二实施例的封装结构200的剖面示意图。该封装结构200与图1的封装结构100相当类似，其差异处在于：该第二导电通道280为金属锥状物，且该封装结构200进一步包括：形成于该第二高充填剂含量介电材料层170上的第二导电线路292、包覆该第二导电线路292及该第二高充填剂含量介电材料层170的保护层294、形成于该保护层294内的第三导电通道296、以及形成于该第三导电通道296上的导电锡球290。该保护层294可作为该封装结构200的外侧保护层，用以保护该封装结构200免于受到来自外部环境或后续制程(例如，焊接)的可能伤害。本实施例属于球闸阵列(Ball Grid Array，简称BGA)的封装结构，该电路元件130可凭借该第一导电通道160、该第一导电线路150、该第二导电通道280、该第二导电线路292、该第三导电通道296及该导电锡球290，电性连接至该封装结构200外侧的外部电路。
以下将说明本发明第一实施例的封装结构100的制作方法及程序。请先留意，在本实施例中，该封装结构100的制作系建构于所谓的“面板等级”或“晶圆等级”封装制程；也就是说，众多的封装结构100以类似矩阵方式排列于一大片的原始基板以及承载板上，使得相同的制程可同时制作所述的这些众多的封装结构100，直到整个制作程序完成后，再以切割方式分成各自独立且如图1所示的封装结构100。由于该复数个封装结构100的制作程序都是在同一片面板等级或晶圆等级的基板上进行，因此称的为“面板等级”或“晶圆等级”的封装制程。例如，图3为一片面板300上同时安排900个封装结构100的平面示意图；其中，75个封装结构100以15×5的矩阵排列而形成一次面板(sub-panel)201，且12个次面板201以2×6的矩阵而排列于整个面板300上。以下请参照图4～图9及图1(以第一实施例的封装结构100为例)，其分别对应上述第一实施例封装结构100各个制程步骤的封装结构的剖面图。
首先，如图4所示，提供一承载板101及复数个电路元件130。该承载板101为“面板等级”或“晶圆等级”的导电基板，例如，金属基板或是表面镀有金属层的介电材质基板，用以承载或支持该封装结构100的后续制程，例如，制作该封装结构100的导电线路。上述基板的金属成分包含铁(Fe)、铜(Cu)、镍(Ni)、锡(Sn)、铝(Al)、镍/金(Ni/Au)及其组合或合金，但本发明不以此为限。该复数个电路元件130可以是电子元件或半导体晶粒，其是以积体电路制程技术施加于半导体晶圆，并加以切割成晶粒及接上作为连接端131的外接脚垫，例如，特殊应用积体电路或应用处理器。该复数个电路元件130的连接端131朝下摆设(也就是所述的这些连接端131设置于该复数个电路元件130的下表面)。
接着，可凭借压合或涂布(coating)技术，形成一第一高分子材料层110于该承载板101上，使得该第一高分子材料层110覆盖该承载板101全部的上表面，并对该第一高分子材料层110进行烘烤，以使该第一高分子材料层110固定于该承载板101上。另一方面，可凭借压合、涂布或印刷技术，形成一第二高分子材料层120于该复数个电路元件130的上表面上，使得该第二高分子材料层120覆盖各个该复数个电路元件130全部的上表面，并对该第二高分子材料层120进行烘烤，以使该第二高分子材料层120层固定于该复数个电路元件130上。该第一高分子材料层110的组成材质可以是环氧树脂材料，尤指是具低充填剂含量环氧树脂材料，其中所述充填剂可包括二氧化硅或氧化铝两者的一，且所述低含量系指其含量介于5wt％至20wt％。该第二高分子材料层120的组成材质可以是环氧树脂材料，尤指是具低充填剂含量环氧树脂材料，其中所述充填剂可包括二氧化硅或氧化铝两者的一，且所述低含量系指其含量介于5wt％至20wt％。该第二高分子材料层120可以选用与该第一高分子材料层110相同或不同的组成材质，本发明对此不加以限制。
接着，如图5所示，将该复数个电路元件130上下翻转而使该第二高分子材料层120位于该复数个电路元件130的下侧后，将该复数个电路元件130放置于该承载板101上，使得该复数个电路元件130下侧的该第二高分子材料层120完全贴合或粘贴于该承载板101上的该第一高分子材料层110。由于该第一高分子材料层110与该第二高分子材料层120的组成都为高分子材料，因此二者之间具有良好的结合性，以改善后续封装胶体的高压铸模制程可能发生该复数个电路元件130的位置偏移的问题。由于该第一高分子材料层110形成该承载板101的整个表面上，该第二高分子材料层120形成该电路元件130的整个表面上，因此该第一高分子材料层110的表面面积等于该承载板101的表面面积，该第二高分子材料层120的表面面积等于该电路元件130的表面面积。此处，该第二高分子材料层120的表面面积当然小于该第一高分子材料层110的表面面积。
接着，如图6所示，可凭借封装胶体的铸模技术，例如压缩铸模法，形成一第一高充填剂含量介电材料层140于该承载板上，使其包覆该复数个电路元件130并覆盖该第一高分子材料层110，且该第一高充填剂含量介电材料层140、该电路元件130及该第二高分子材料层120可组成第一封装单元。该第一高充填剂含量介电材料层140的组成材质可以是铸模化合物材质，例如，酚醛基树脂、环氧基树脂、硅基树脂等的铸模化合物；其中，环氧基树脂的环氧树脂铸模化合物(EMC)最为常用，其中所述充填剂可包括二氧化硅或氧化铝两者的一，且所述高含量系指其含量介于70wt％至90wt％。以可商业获得的环氧树脂铸模化合物为例，其主要成分重量百分率为：环氧树脂12-15wt％、硬化剂8-10wt％、及充填剂70-90wt％，其中所添加的无机粉体充填剂系用以降低封装材料的介电常数和介电损失系数；尤其，在晶片封装用的铸模化合物中，充填剂含量通常高达70-90wt％甚至更多。
接着，可凭借激光钻孔(Laser drilling)技术于该第一高充填剂含量介电材料层140内及该复数个电路元件130的连接端131上形成贯孔，并利用电镀(Electrolyticplating)技术充填导电材料于该贯孔中，以形成第一导电通道160，如图7所示，用以将该电路元件130电性连接至该第一封装单元的外部。接着，可凭借光微影(Photolithography)及电镀技术，形成一图案化的细线路间距(fine-pitch)的金属层于该第一高充填剂含量介电材料层140上，以形成第一导电线路150，如图8所示。凭借该第一导电通道160，该电路元件130可连接至该第一导电线路150。
接着，如图9所示，凭借类似该第一高充填剂含量介电材料层140的制作技术，可形成第二高充填剂含量介电材料层170于该第一高充填剂含量介电材料层140上并包覆该第一导电线路150，以形成第二封装单元。此外，再凭借类似该第一导电通道160的制作技术，可形成第二导电通道180系形成于该第二高充填剂含量介电材料层170内及该第一导电线路150上，用以将该电路元件130电性连接至该第二封装单元外侧的外部电路。在本实施例中，该第二导电通道180为金属柱状物，例如铜柱，但本发明对此不加以限制。该第二高充填剂含量介电材料层170的组成材质也可以是铸模化合物材质，例如，酚醛基树脂、环氧基树脂、硅基树脂等的铸模化合物，且该第二高充填剂含量介电材料层170可以是与该第一高充填剂含量介电材料层140相同或不同的组成材质，本发明对此不加以限制。
接着，移除该承载板101而得到一包括该复数个电路元件130的封装结构半成品102，并分割该封装结构半成品102而得到复数个如图1所示的封装结构100，使得该复数个封装结构100各具有该复数个电路元件130的其中之一。
以上说明对本发明而言只是说明性的，而非限制性的，本领域普通技术人员理解，在不脱离权利要求所限定的精神和范围的情况下，可作出许多修改、变化或等效，但都将落入本发明的保护范围之内。

Claims (4)

1.一种封装结构的制作方法，其特征是，包含步骤：
(A)提供一承载板及复数个电路元件，该承载板具有一第一表面，该复数个电路元件各具有一第二表面及一相对该第二表面的第三表面，且该复数个电路元件各在其第三表面上具有一连接端；
(B)在该承载板上形成一第一高分子材料层，使得该第一高分子材料层完全覆盖该承载板的第一表面；
(C)在各个该复数个电路元件上形成一第二高分子材料层，使得该第二高分子材料层完全覆盖各个该复数个电路元件的第二表面；
(D)将该复数个电路元件放置于该承载板上，使得该第二高分子材料层贴合该第一高分子材料层；
(E)在该承载板上形成一第一高充填剂含量介电材料层，使其包覆该电路元件；
(F)在该第一高充填剂含量介电材料层内形成一第一导电通道，并在该第一导电通道上形成一第一导电线路，使得该第一导电通道连接该第一导电线路与该连接端；
(G)在该第一高充填剂含量介电材料层上形成一第二高充填剂含量介电材料层，使其包覆该第一导电线路，并覆盖该第一高充填剂含量介电材料层；
(H)在该第二高充填剂含量介电材料层内形成一第二导电通道，使得该第二导电通道连接至该第一导电线路；
(I)移除该承载板而得到一包括该复数个电路元件的封装结构半成品；以及
(J)分割该封装结构半成品而得到复数个封装结构，使得该复数个封装结构各具有该复数个电路元件的其中之一。
2.根据权利要求1所述的封装结构的制作方法，其特征在于：步骤(B)中，该第一高分子材料层是以压合或涂布方式形成，并对该第一高分子材料层进行烘烤。
3.根据权利要求1所述的封装结构的制作方法，其特征在于：步骤(C)中，该第二高分子材料层是以压合、涂布或印刷方式形成，并对该第二高分子材料层进行烘烤。
4.根据权利要求1所述的封装结构的制作方法，其特征在于：步骤(F)中，该第一导电通道的形成方式包含：
以激光钻孔方式在该第一高充填剂含量介电材料层内及该电路元件的该连接端上形成一贯孔；以及
以电镀方式在该贯孔中充填导电材料。
CN201710724628.XA 2017-08-22 2017-08-22 封装结构及其制作方法 Active CN109427695B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710724628.XA CN109427695B (zh) 2017-08-22 2017-08-22 封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710724628.XA CN109427695B (zh) 2017-08-22 2017-08-22 封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN109427695A CN109427695A (zh) 2019-03-05
CN109427695B true CN109427695B (zh) 2020-11-17

Family

ID=65499095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710724628.XA Active CN109427695B (zh) 2017-08-22 2017-08-22 封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN109427695B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621041A (zh) * 2008-07-02 2010-01-06 南茂科技股份有限公司 芯片重新配置的封装结构及其方法
US20170207147A1 (en) * 2009-11-10 2017-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package having integrated capacitor
CN107039290A (zh) * 2015-12-31 2017-08-11 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621041A (zh) * 2008-07-02 2010-01-06 南茂科技股份有限公司 芯片重新配置的封装结构及其方法
US20170207147A1 (en) * 2009-11-10 2017-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package having integrated capacitor
CN107039290A (zh) * 2015-12-31 2017-08-11 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN109427695A (zh) 2019-03-05

Similar Documents

Publication Publication Date Title
CN107275294B (zh) 薄型芯片堆叠封装构造及其制造方法
US20230260920A1 (en) Chip package and manufacturing method thereof
KR102192569B1 (ko) 전자 부품 패키지 및 그 제조방법
US20180211936A1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US8922005B2 (en) Methods and apparatus for package on package devices with reversed stud bump through via interconnections
KR101476894B1 (ko) 다중 다이 패키징 인터포저 구조 및 방법
US9905436B2 (en) Wafer level fan-out package and method for manufacturing the same
US10121736B2 (en) Method of fabricating packaging layer of fan-out chip package
US10340198B2 (en) Semiconductor package with embedded supporter and method for fabricating the same
CN103715166A (zh) 用于部件封装件的装置和方法
US20230335533A1 (en) Semiconductor device package and method for manufacturing the same
US20080197478A1 (en) Semiconductor device package with die receiving through-hole and connecting through-hole and method of the same
US20090096093A1 (en) Inter-connecting structure for semiconductor package and method of the same
US9142523B2 (en) Semiconductor device and manufacturing method thereof
US11721654B2 (en) Ultra-thin multichip power devices
US10854576B2 (en) Semiconductor device and manufacturing method thereof
TWI628756B (zh) 封裝結構及其製作方法
CN109427695B (zh) 封装结构及其制作方法
US8823170B2 (en) Apparatus and method for three dimensional integrated circuits
KR101812980B1 (ko) 웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법
KR101055491B1 (ko) 반도체 패키지 및 그 제조 방법
KR20170036235A (ko) 웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법
KR20170036237A (ko) 웨이퍼 레벨의 적층형 팬 아웃 패키지 및 그 제조 방법
KR20240030997A (ko) 반도체 장치 및 균일한 두께로 하이브리드 기판을 형성하는 방법
US9466553B2 (en) Package structure and method for manufacturing package structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200710

Address after: Hsinchu County, Taiwan, China

Applicant after: PHOENIX PIONEER TECHNOLOGY Co.,Ltd.

Address before: The Cayman Islands KY1-1205 Grand Cayman West Bay Road No. 802 Furong Road Hongge mailbox No. 31119

Applicant before: PHOENIX & Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant