KR101538546B1 - 반도체 디바이스의 제조 방법 및 그에 의한 반도체 디바이스 - Google Patents

반도체 디바이스의 제조 방법 및 그에 의한 반도체 디바이스 Download PDF

Info

Publication number
KR101538546B1
KR101538546B1 KR1020130109795A KR20130109795A KR101538546B1 KR 101538546 B1 KR101538546 B1 KR 101538546B1 KR 1020130109795 A KR1020130109795 A KR 1020130109795A KR 20130109795 A KR20130109795 A KR 20130109795A KR 101538546 B1 KR101538546 B1 KR 101538546B1
Authority
KR
South Korea
Prior art keywords
semiconductor die
substrate
forming
semiconductor
semiconductor device
Prior art date
Application number
KR1020130109795A
Other languages
English (en)
Other versions
KR20150030479A (ko
Inventor
윤석우
박두현
성필제
송용
안서연
김영래
김희대
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020130109795A priority Critical patent/KR101538546B1/ko
Publication of KR20150030479A publication Critical patent/KR20150030479A/ko
Application granted granted Critical
Publication of KR101538546B1 publication Critical patent/KR101538546B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명에서는 크기를 줄일 수 있고, 제조 비용을 줄일 수 있는 반도체 디바이스 및 그 제조 방법이 개시된다.
일 예로, 웨이퍼로 형성된 기판을 구비하는 단계; 상기 기판의 상부에 복수개의 반도체 다이를 스택하는 단계; 상기 반도체 다이의 측부에 언더필을 형성하는 단계; 및 싱귤레이션을 위해 상기 기판을 소잉을 수행하는 단계를 포함하는 반도체 디바이스의 제조 방법이 개시된다.

Description

반도체 디바이스의 제조 방법 및 그에 의한 반도체 디바이스{Fabricating Method Of Semiconductor Device and Semiconduntor Device Fabricated Using The Same}
본 발명은 크기를 줄일 수 있고, 제조 비용을 줄일 수 있는 반도체 디바이스의 제조 방법 및 그에 따른 반도체 디바이스에 관한 것이다.
반도체 디바이스 분야에서 관통 전극(Through Silicon Via) 기술이란 반도체 다이에 작은 홀을 형성하고, 여기에 도전체를 충전함으로써 샌드위치 형태로 쌓아 올린 복수의 반도체 다이를 전기적으로 접속하는 3차원 스택 패키지 기술의 일종을 의미한다.
복수의 반도체 다이를 와이어 본딩 방식으로 접속하는 방식에 비해 배선의 거리를 크게 단축시킬 수 있기 때문에 소자의 고속화, 저소비 전력화, 소형화 등의 측면에서 매우 큰 장점을 갖는다.
한편, 이러한 반도체 디바이스의 관통 전극 형성 방법은, 일반적으로 반도체 다이의 전면에 일정 깊이의 홀을 형성하는 단계, 상기 홀에 도전체를 충전하는 단계, 상기 반도체 다이의 후면을 상기 도전체가 노출될 때까지 백그라인딩하는 단계, 상기 반도체 다이의 후면에 질화 실리콘 및 산화 실리콘의 유전층을 형성하는 단계, 상기 유전층의 일부 영역을 제거하여 상기 도전체의 일부 영역만 노출되도록 하는 단계를 포함한다.
본 발명은 크기를 줄일 수 있고, 제조 비용을 줄일 수 있는 반도체 디바이스 및 그 제조 방법을 제공한다.
본 발명에 따른 반도체 디바이스의 제조 방법은 웨이퍼로 형성된 기판을 구비하는 단계; 상기 기판의 상부에 복수개의 반도체 다이를 스택하는 단계; 상기 반도체 다이의 측부에 언더필을 형성하는 단계; 및 싱귤레이션을 위해 상기 기판을 소잉을 수행하는 단계를 포함할 수 있다.
여기서, 상기 언더필을 형성하는 단계와 상기 소잉을 수행하는 단계의 사이에는 상기 반도체 다이 중 가장 상부에 위치한 것의 상면 또는 상기 기판의 하부에 솔더볼을 형성하는 단계가 더 이루어질 수 있다.
그리고 상기 기판을 구비하는 단계는 상기 웨이퍼의 상면에 상기 기판으로 구비될 영역을 형성한 상태로 구비하고, 상기 언더필을 형성하는 단계 이후, 상기 웨이퍼의 백그라인딩을 통해 상기 기판을 제외한 영역이 제거되는 단계가 더 이루어질 수 있다.
또한, 상기 반도체 다이를 스택하는 이후에는 상기 반도체 다이 전체에 대해 일괄적으로 열을 가하여 리플로우 공정을 수행하는 단계가 더 이루어질 수 있다.
또한, 상기 반도체 다이를 스택하는 단계는 상기 반도체 다이의 적어도 하나에 더미 범프를 형성하고, 복수개의 상기 반도체 다이를 스택하는 것일 수 있다.
또한, 상기 더미 범프는 상기 반도체 다이 중에서 최외곽에 위치할 수 있다.
또한, 상기 언더필을 형성하는 단계와 상기 소잉을 수행하는 단계의 사이에는 상기 기판의 상면에 상기 반도체 다이를 감싸도록 인캡슐런트롤 형성하는 단계가 더 이루어질 수 있다.
또한, 상기 인캡슐런트는 상기 반도체 다이 중 가장 상부에 위치한 것의 상면을 노출시키도록 형성될 수 있다.
도한, 상기 소잉 단계의 이전에는 상기 반도체 다이 중 가장 상부에 위치한 것의 상면에 재배선층을 더 형성하는 단계가 더 이루어질 수 있다.
더불어 본 발명에 따른 반도체 디바이스는 기판; 상기 기판의 일면에 스택되어 형성된 복수개의 반도체 다이; 상기 반도체 다이의 측부에 형성된 언더필; 및 상기 반도체 다이의 상기 기판의 반대되는 면에 형성된 솔더볼을 포함하고, 상기 기판은 웨이퍼를 통해 반도체 다이의 형태로 형성되어, 상부에 스택된 상기 반도체 다이와 전기적으로 연결될 수 있다.
여기서, 상기 기판이 상부에 위치하고, 상기 솔더볼이 하부에 위치되도록 플립되어 형성될 수 있다.
그리고 상기 반도체 다이와 언더필을 감싸도록 형성된 인캡슐런트를 더 포함할 수 있다.
또한, 상기 기판 또는 상기 반도체 다이의 일면에 형성된 솔더볼을 더 포함할 수 있다.
또한, 상기 반도체 다이 중 상기 기판과 반대편에 위치한 것에는 재배선층이 더 형성될 수 있다.
본 발명에 의한 반도체 디바이스는 리플로우를 수행함에 있어서, 반도체 다이의 스택 이후에 일괄적으로 수행함으로써 제조 공정 및 비용을 줄일 수 있다. 또한, 종래 인쇄 회로 기판의 대신 반도체 다이로서 기판을 형성하여, 반도체 디바이스의 크기를 줄일 수 있다.
본 발명에 의한 반도체 디바이스는 반도체 다이의 상면을 노출함으로써, 반도체 다이의 열을 외부로 용이하게 방출할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 플로우챠트이다.
도 2 내지 도 12는 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 단면도이다.
도 13은 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 플로우챠트이다.
도 14 내지 도 16은 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 단면도이다.
도 17은 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 플로우챠트이다.
도 18 내지 도 25는 본 발명의 또 다른 실시예에 따른 반도체 다바이스의 제조 방법을 설명하기 위한 단면도이다.
도 26 내지 도 29는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 단면도이다.
본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 플로우챠트이다.
도 2 내지 도 12는 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법은 웨이퍼 구비 단계(S1), 제 1 범프 형성 단계(S2), 캐리어 형성 단계(S3), 제 2 범프 형성 단계(S4), 캐리어 제거 단계(S5), 스택 단계(S6), 리플로우 단계(S7), 언더필 단계(S8), 소잉 단계(S9), 마운트 테이프 제거 단계(S10)를 포함한다. 이하에서는 도 1의 각 단계들을 도 2 내지 도 12를 함께 참조하여 설명하도록 한다.
먼저, 도 1 및 도 2를 참조하면, 상기 웨이퍼 구비 단계(S1)는 반도체 다이를 형성하기 위한 웨이퍼(110)를 구비하는 단계이다. 설명의 편의를 위해, 상기 웨이퍼는 하나의 반도체 다이로 도시되어 있으나, 실제로는 복수개의 상기 반도체 다이를 포함하도록 구비된다. 상기 웨이퍼(110)는 상면에 패시베이션층(111)이 형성되고, 상기 웨이퍼(110)의 내부에서 상부까지 형성된 관통 전극(112)이 상기 패시베이션층(111)을 통해 노출된다.
도 1 및 도 3을 참조하면, 상기 제 1 범프 형성 단계(S2)는 상기 웨이퍼(110)의 상면에 제 1 범프(113)를 형성하는 단계이다. 상기 제 1 범프(113)는 상기 웨이퍼(110)의 상기 제 1 범프(113)는 상기 웨이퍼(110)의 패시베이션층(111)으로 노출된 본드 패드 영역에 형성된 필러(113a)와 상기 필러(113a)에 형성된 솔더 범프(113b)를 포함하여 형성될 수 있다. 그리고 상기 제 1 범프(113) 중 일부는 상기 본드 패드 영역을 통해 상기 관통 전극(112)에 연결될 수 있다.
도 1 및 도 4를 참조하면, 상기 캐리어 형성 단계(S3)는 상기 웨이퍼(110)의 패시베이션층(112)에 대해 마운팅 테이프(10)를 통해 캐리어(20)를 부착하는 단계이다. 상기 캐리어(20)는 일반적으로 구리 재질로 형성되고, 상기 웨이퍼(110)에 대한 공정 동안 상기 웨이퍼(110)를 고정시킨다.
도 1, 도 5 및 도 6을 참조하면, 상기 제 2 범프 형성 단계(S4)는 상기 웨이퍼(110)의 하면(110a)을 에칭하여 상기 관통 전극(112)을 노출시키고, 제 2 범프(114)를 형성하는 단계이다. 상기 제 2 범프(114)의 적어도 하나는 상기 관통 전극(112)에 대해 연결되도록 형성되어, 상기 관통 전극(112)을 통해 전기적 신호를 입출입할 수 있다. 또한, 상기 단계 이후에, 상기 웨이퍼(110)는 소잉(Sawing)되어, 개별적인 반도체 다이(110)들이 생성될 수 있다.
도 1 및 도 7을 참조하면, 상기 캐리어 제거 단계(S5)는 상기 마운트 테이프(10)를 통해 상기 캐리어(20)를 분리시키는 단계이다. 상기 캐리어(20)가 분리됨에 따라, 상기 반도체 다이(110)의 제 1 범프(113)는 노출될 수 있다.
도 1 및 도 8을 참조하면, 상기 스택 단계(S6)는 기판(120)의 상부에 상기 반도체 다이(110)를 복수개로 스택하는 단계이다. 상기 기판(120)은 통상의 인쇄 회로 기판으로 구비될 수도 있으나, 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법에서 상기 기판(120)은 웨이퍼로서 구비된다. 따라서, 상기 기판(120)은 상기 스택된 반도체 다이(110)와 함께 또 하나의 반도체 다이(110)로서 기능을 수행할 수 있다. 또한, 가장 상부에 위치한 반도체 다이(110)의 제 2 범프(114)에는 솔더볼(130)이 더 형성되어, 이후 반도체 디바이스가 외부 회로에 연결될 수 있도록 한다.
또한, 도 1 및 도 8를 참조하면, 상기 리플로우 단계(S7)는 상기 반도체 다이(110)의 상기 기판(120)에 대한 스택이 완료된 이후, 일괄적인 리플로우를 수행하는 단계이다. 따라서, 기존의 방식인 반도체 다이를 하나씩 스택할 때마다 리플로우를 수행하던 것과 달리, 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법은 스택 이후 일괄적 리플로우를 통해 공정 시간을 줄이고 공정 비용을 줄일 수 있다. 또한, 상기 리플로우 단계(S7)에서 상기 반도체 다이(110)의 제 1 범프(113)를 구성하는 솔더 범프(113)가 하부의 반도체 다이(110)의 제 2 범프(114)와 전기적 기계적으로 연결될 수 있다.
도 1 및 도 9를 참조하면, 상기 언더필 단계(S8)는 상기 기판(120)의 상부에 상기 반도체 다이(110)들의 사이를 메우도록 언더필을 수행하는 단계이다. 상기 언더필(140)은 상기 반도체 다이(110)가 결합된 부분에 스트레스가 인가되는 것을 방지하여 신뢰성을 확보할 수 있다.
도 1, 도 10 및 도 12를 참조하면, 상기 소잉 단계(S9)는 상기 기판(120)의 하부에 마운트 테이프(30)를 부착하고, 소잉(Sawing)을 통해 각 반도체 디바이스 별로 싱귤레이션을 수행하는 단계이다. 이에 따라, 반도체 디바이스(100)는 개별적인 하나의 개체로 분리될 수 있다.
도 1 및 도 12를 상기 마운트 테이프 제거 단계(S10)는 반도체 디바이스(100)의 기판(120)에 부착된 마운트 테이프(30)를 제거하는 단계이다. 또한, 상기 반도체 디바이스(100)는 상기 기판(120)이 상측에 위치하도록 플립되어, 최종적인 형태를 구비할 수 있다. 상기 반도체 디바이스(100)는 플립된 최종 위치에서 가장 하부에 위치한 반도체 다이(120)에 형성된 솔더볼(130)을 통해, 외부 기판과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 따른 반도체 디바이스(100)는 리플로우를 수행함에 있어서, 반도체 다이(110)의 스택 이후에 일괄적으로 수행함으로써 제조 공정 및 비용을 줄일 수 있다. 또한, 본 발명의 일 실시예에 따른 반도체 디바이스(100)는 종래 인쇄 회로 기판의 대신 반도체 다이로서 기판(120)을 형성하여, 반도체 디바이스(100)의 크기를 줄일 수 있다.
이하에서는 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하도록 한다.
도 13은 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 플로우챠트이다. 도 14 내지 도 16은 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 단면도이다. 앞서 설명한 실시예와 동일한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면부호를 붙였으며, 이하에서는 앞선 실시예와의 차이점을 위주로 설명하도록 한다.
도 13을 참조하면, 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법은 웨이퍼 구비 단계(S1), 제 1 범프 형성 단계(S2), 캐리어 형성 단계(S3), 제 2 범프 형성 단계(S4), 캐리어 제거 단계(S5), 스택 단계(S6), 리플로우 단계(S7), 언더필 단계(S8), 인캡슐레이션 단계(S81), 소잉 단계(S9), 마운트 테이프 제거 단계(S10)를 포함한다.
먼저, 상기 웨이퍼 구비 단계(S1) 내지 언더필 단계(S8)는 앞서 설명한 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법과 동일하다. 따라서, 이하에서는 상기 인캡슐레이션 단계(S81) 이하의 단계들을 도 14 내지 도 16을 함께 참조하여 설명하도록 한다.
도 13 및 도 14를 참조하면, 상기 인캡슐레이션 단계(S81)는 기판(120)의 상부에 반도체 다이(110)의 스택이 완료되고, 언더필(140)까지 형성된 상태에서, 상기 기판(120)의 상부에 인캡슐런트(250)를 형성하는 단계이다. 상기 인캡슐런트(250)는 상기 반도체 다이(110) 및 언더필(140)을 모두 커버하는 형상으로 형성된다. 또한, 상기 인캡슐런트(250)는 상기 반도체 다이(110) 중 가장 상부에 위치한 것에 형성된 상기 솔더볼(130)은 노출시키도록 형성된다. 따라서, 이후 상기 솔더볼(130)은 외부 회로와 연결될 수 있다.
도 13 및 도 15를 참조하면, 상기 소잉 단계(S9)는 상기 기판(120)의 하부에 마운트 테이프(30)를 부착하고, 개별적인 반도체 디바이스(100) 별로 소잉을 수행하여 싱귤레이션을 수행하는 단계이다.
도 13 및 도 16을 참조하면, 상기 마운트 테이프 제거 단계(S10)는 상기 기판(120)에서 상기 마운트 테이프(30)를 제거하여, 최종적인 형태의 반도체 디바이스(100)를 형성하는 단계이다. 상기 반도체 디바이스(100)는 상기 기판(120)이 상부를 향하도록 플립되어, 하부의 솔더볼(130)을 통해 하부의 외부 회로와 연결될 수 있다.
이하에서는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 구성을 설명하도록 한다.
도 17은 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 플로우챠트이다. 도 18 내지 도 25는 본 발명의 또 다른 실시예에 따른 반도체 다바이스의 제조 방법을 설명하기 위한 단면도이다.
도 17을 참조하면, 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 제조 방법은 웨이퍼 구비 단계(S1), 제 1 범프 형성 단계(S2), 캐리어 형성 단계(S3), 제 2 범프 형성 단계(S4), 캐리어 제거 단계(S5), 기판 웨이퍼 구비 단계(S51), 스택 단계(S6), 리플로우 단계(S7), 언더필 단계(S8), 인캡슐레이션 단계(S81), 기판 웨이퍼 제거 단계(S82), 소잉 단계(S9), 마운트 테이프 제거 단계(S10)를 포함한다.
여기서, 상기 웨이퍼 구비 단계(S1) 내지 캐리어 제거 단계(S5)는 앞서 설명한 본 발명의 일 실시예에 따른 반도체 디바이스의 제조 방법과 동일하다.
도 17 및 도 18을 참조하면, 상기 기판 웨이퍼 구비 단계(S51)는 상면에 기판(320)으로 사용될 영역을 갖는 기판 웨이퍼(40)를 구비하는 단계이다. 상기 기판(320)은 하부와 상부의 절연층(321, 322)의 사이에 구비된 도전층(323)을 통해 전기적 신호를 입출력할 수 있다. 상기 도전층(323)은 상기 하부와 상부의 절연층(321, 322)을 통해 일부가 노출되어, 상부의 반도체 다이(320) 및 하부의 솔더볼이 전기적으로 연결되도록 할 수 있다. 또한, 상기 기판(320)은 종래 사용되던 인쇄 회로 기판을 대체함으로써, 전체 반도체 디바이스의 크기를 줄일 수 있다.
도 17 및 도 19를 참조하면, 상기 스택 단계(S6)는 상기 기판(320)의 상부에 반도체 다이(310)를 스택하는 단계이다. 상기 반도체 다이(310)는 일부 영역에 스택된 구조를 지지하기 위한 더미 범프(311)를 더 포함한다. 상기 더미 범프(310)는 상기 반도체 다이(310)의 영역 중 일부, 예를 들어 최외곽에 형성되고, 하부에 솔더 범프(312)를 통해 결합된다.
도 17 및 도 20을 참조하면, 상기 리플로우 단계(S7)는 상기 반도체 다이(310)의 스택 이후 이루어지며, 상기 리플로우는 일괄적으로 이루어진다. 따라서, 기존의 방식인 반도체 다이를 하나씩 스택할 때마다 리플로우를 수행하던 것과 달리, 공정 시간을 줄이고 공정 비용을 줄일 수 있다.
또한, 도 17 및 도 20을 참조하면, 상기 언더필 단계(S8)는 상기 기판(320)의 상부에 상기 반도체 다이(310)를 감싸도록 언더필(340)을 형성하는 단계이다. 상기 언더필(340)은 상기 반도체 다이(310)가 연결된 사이를 메우도록 형성된다. 상기 언더필(340)은 상기 반도체 다이(310)가 결합된 부분에 스트레스가 인가되는 것을 방지하여 신뢰성을 확보할 수 있다.
도 17 및 도 21을 참조하면, 상기 인캡슐레이션 단계(S81)는 기판(320)의 상부에 반도체 다이(310)의 스택 및 리플로우가 완료되고, 상기 기판(320)의 상부에 인캡슐런트(250)를 형성하는 단계이다. 상기 인캡슐런트(350)는 상기 반도체 다이(310) 및 언더필(340)을 모두 커버하는 형상으로 형성된다. 또한, 상기 인캡슐런트(350)는 상기 반도체 다이(310) 중 가장 상부에 위치한 것의 상면을 노출시키도록 형성된다. 따라서, 상기 반도체 다이(310)의 상면을 통해, 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 열이 외부로 용이하게 방출될 수 있다.
또한, 도 17, 도 22 및 도 23을 참조하면, 상기 기판 웨이퍼 제거 단계(S82)는 상기 반도체 다이(320)의 상면측에 백그라인딩 테이프(50)를 부착하고, 상기 기판 웨이퍼(40)를 제거하여 상기 기판(320)만을 남도록 할 수 있다. 상기 기판 웨이퍼(40)의 제거는 상기 반도체 다이(320)의 상면에 백그라인딩 테이프(50)를 부착하고 백그라인딩을 통한 방법으로 이루어질 수 있다. 또한, 상기 기판 웨이퍼(40)는 당업자의 선택에 따라 에칭을 이용하여 수행되는 것도 가능하다. 또한, 상기 기판 웨이퍼(40)의 제거가 수행된 이후, 상기 백그라인딩 테이프(50)가 제거된다.
도 17 및 도 24를 참조하면, 상기 소잉 단계(S9)는 상기 반도체 다이(310) 중 가장 상부에 위치한 것의 상면에 마운트 테이프(60)를 부착하고, 소잉(Sawing)을 통해 각 반도체 디바이스 별로 싱귤레이션을 수행하는 단계이다. 이에 따라, 반도체 디바이스(300)는 개별적인 하나의 개체로 분리될 수 있다. 또한, 상기 소잉 단계(S9)의 이전에는 상기 기판(320)에 대한 솔더볼(330)을 형성하는 단계가 더 이루어져서, 상기 솔더볼(330)을 통한 전기적 신호가 입출력되도록 할 수 있다.
도 17 및 도 25를 참조하면, 상기 마운트 테이프 제거 단계(S10)는 상기 반도체 다이(320)로부터 상기 마운트 테이프(60)를 제거하여, 개별적인 반도체 디바이스(300)가 최종적으로 형성되도록 하는 단계이다.
본 발명의 또 다른 실시예에 따른 반도체 디바이스(300)는 반도체 다이(310)의 상면을 노출함으로써, 반도체 다이(310)의 열을 외부로 용이하게 방출할 수 있다.
이하에서는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하도록 한다.
도 26 내지 도 29는 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 제조 방법을 설명하기 위한 단면도이다.
본 발명의 또 다른 실시예에 따른 반도체 디바이스의 제조 방법은 앞서 설명한 본 발명의 다른 실시예에 따른 반도체 디바이스의 제조 방법과 대부분의 공정에서 동일하다.
다만, 도 26 내지 도 28을 참조하면, 본 발명의 또 다른 실시예에 따른 반도체 디바이스의 제조 방법은 상기 기판(320)의 인캡슐레이션 단계(S81) 이후에 상기 반도체 다이(110) 중 가장 상부에 위치한 것의 상면에 재배선층(420)을 형성한다. 상기 재배선층(420)은 절연층(421, 422)을 중심으로 중앙의 도전층(423)을 통해 전기적 신호가 인가될 수 있다. 또한, 상기 도전층(423)은 상기 절연층(421, 422)의 일부를 통해 노출되며, 노출된 상면에는 솔더볼(430)이 더 형성되어 외부 회로와 연결될 수 있다.
또한, 도 29를 참조하면, 반도체 디바이스별로 소잉을 수행하고, 반도체 다이(110)가 스택된 기판(120)을 플립하여, 최종적인 형태의 반도체 디바이스(400)가 형성될 수 있다.
이상에서 설명한 것은 본 발명에 의한 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100, 200, 300, 400; 반도체 디바이스
110, 310; 반도체 다이 120, 320; 기판
130; 솔더볼 140; 언더필
250; 인캡슐런트 420; 재배선층

Claims (14)

  1. 웨이퍼로 형성된 기판을 구비하는 단계;
    상기 기판의 상부에 복수개의 반도체 다이를 스택하는 단계;
    상기 반도체 다이의 측부에 언더필을 형성하는 단계;
    상기 반도체 다이 중 가장 상부에 위치한 것의 상면에 재배선층을 더 형성하는 단계; 및
    싱귤레이션을 위해 상기 기판을 소잉을 수행하는 단계를 포함하는 반도체 디바이스의 제조 방법.
  2. 제 1 항에 있어서,
    상기 언더필을 형성하는 단계와 상기 소잉을 수행하는 단계의 사이에는 상기 반도체 다이 중 가장 상부에 위치한 것의 상면 또는 상기 기판의 하부에 솔더볼을 형성하는 단계가 더 이루어지는 반도체 디바이스의 제조 방법.
  3. 제 1 항에 있어서,
    상기 기판을 구비하는 단계는 상기 웨이퍼의 상면에 상기 기판으로 구비될 영역을 형성한 상태로 구비하고,
    상기 언더필을 형성하는 단계 이후, 상기 웨이퍼의 백그라인딩을 통해 상기 기판을 제외한 영역이 제거되는 단계가 더 이루어지는 반도체 디바이스의 제조 방법.
  4. 제 1 항에 있어서,
    상기 반도체 다이를 스택하는 이후에는 상기 반도체 다이 전체에 대해 일괄적으로 열을 가하여 리플로우 공정을 수행하는 단계가 더 이루어지는 반도체 디바이스의 제조 방법.
  5. 제 1 항에 있어서,
    상기 반도체 다이를 스택하는 단계는 상기 반도체 다이의 적어도 하나에 더미 범프를 형성하고, 복수개의 상기 반도체 다이를 스택하는 반도체 디바이스의 제조 방법.
  6. 제 5 항에 있어서,
    상기 더미 범프는 상기 반도체 다이 중에서 최외곽에 위치한 반도체 디바이스의 제조 방법.
  7. 제 1 항에 있어서,
    상기 언더필을 형성하는 단계와 상기 소잉을 수행하는 단계의 사이에는 상기 기판의 상면에 상기 반도체 다이를 감싸도록 인캡슐런트롤 형성하는 단계가 더 이루어지는 반도체 디바이스의 제조 방법.
  8. 제 7 항에 있어서,
    상기 인캡슐런트는 상기 반도체 다이 중 가장 상부에 위치한 것의 상면을 노출시키도록 형성되는 반도체 디바이스의 제조 방법.
  9. 삭제
  10. 기판;
    상기 기판의 일면에 스택되어 형성된 복수개의 반도체 다이;
    상기 반도체 다이의 측부에 형성된 언더필; 및
    상기 반도체 다이의 상기 기판의 반대되는 면에 형성된 솔더볼을 포함하고,
    상기 기판은 웨이퍼를 통해 반도체 다이의 형태로 형성되어, 상부에 스택된 상기 반도체 다이와 전기적으로 연결되고,
    상기 반도체 다이 중 상기 기판과 반대편에 위치한 것에는 재배선층이 더 형성된 반도체 디바이스.
  11. 제 10 항에 있어서,
    상기 기판이 상부에 위치하고, 상기 솔더볼이 하부에 위치되도록 플립되어 형성된 반도체 디바이스.
  12. 제 10 항에 있어서,
    상기 반도체 다이와 언더필을 감싸도록 형성된 인캡슐런트를 더 포함하는 반도체 디바이스.
  13. 제 10 항에 있어서,
    상기 기판 또는 상기 반도체 다이의 일면에 형성된 솔더볼을 더 포함하는 반도체 디바이스.
  14. 삭제
KR1020130109795A 2013-09-12 2013-09-12 반도체 디바이스의 제조 방법 및 그에 의한 반도체 디바이스 KR101538546B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130109795A KR101538546B1 (ko) 2013-09-12 2013-09-12 반도체 디바이스의 제조 방법 및 그에 의한 반도체 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130109795A KR101538546B1 (ko) 2013-09-12 2013-09-12 반도체 디바이스의 제조 방법 및 그에 의한 반도체 디바이스

Publications (2)

Publication Number Publication Date
KR20150030479A KR20150030479A (ko) 2015-03-20
KR101538546B1 true KR101538546B1 (ko) 2015-07-21

Family

ID=53024518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130109795A KR101538546B1 (ko) 2013-09-12 2013-09-12 반도체 디바이스의 제조 방법 및 그에 의한 반도체 디바이스

Country Status (1)

Country Link
KR (1) KR101538546B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161102A (ja) * 2009-01-06 2010-07-22 Elpida Memory Inc 半導体装置
KR20120032254A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 적층 패키지 및 이의 제조 방법
KR20120087651A (ko) * 2011-01-28 2012-08-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20130015885A (ko) * 2011-08-05 2013-02-14 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161102A (ja) * 2009-01-06 2010-07-22 Elpida Memory Inc 半導体装置
KR20120032254A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 적층 패키지 및 이의 제조 방법
KR20120087651A (ko) * 2011-01-28 2012-08-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20130015885A (ko) * 2011-08-05 2013-02-14 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR20150030479A (ko) 2015-03-20

Similar Documents

Publication Publication Date Title
US11177142B2 (en) Method for dicing integrated fan-out packages without seal rings
KR101892801B1 (ko) 집적 팬아웃 패키지 및 그 제조 방법
KR101419597B1 (ko) 반도체 디바이스 및 그 제조 방법
TWI496270B (zh) 半導體封裝件及其製法
US20130270682A1 (en) Methods and Apparatus for Package on Package Devices with Reversed Stud Bump Through Via Interconnections
US20190043819A1 (en) Electronic package having redistribution structure
US20200357770A1 (en) Semiconductor package and manufacturing method thereof
KR20130098685A (ko) 반도체 패키지
US20120326288A1 (en) Method of assembling semiconductor device
KR20100050750A (ko) 실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법
KR20140081858A (ko) 스트레스 완화 구조를 갖는 반도체 기판을 포함하는 패키지 어셈블리
TWI635585B (zh) 半導體封裝件及其製法
US20160049359A1 (en) Interposer with conductive post and fabrication method thereof
KR102415484B1 (ko) 패키지 구조체 및 그 제조 방법
JP2010147070A (ja) 半導体装置
TWI719205B (zh) 晶片封裝製程
US20180061788A1 (en) Chip package array, and chip package
US20130069223A1 (en) Flash memory card without a substrate and its fabrication method
TWI599007B (zh) 電子單體及其製法
CN110021572B (zh) 堆叠式封装结构及其制造方法
KR101824727B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
TW201705390A (zh) 多元件封裝體與其製備方法
CN113410215B (zh) 半导体封装结构及其制备方法
KR101761502B1 (ko) 반도체 디바이스 및 그 제조 방법
KR101538546B1 (ko) 반도체 디바이스의 제조 방법 및 그에 의한 반도체 디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180710

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 5