CN107785326A - 半导体封装用的载板、半导体封装组件及半导体组件封装方法 - Google Patents

半导体封装用的载板、半导体封装组件及半导体组件封装方法 Download PDF

Info

Publication number
CN107785326A
CN107785326A CN201610784681.4A CN201610784681A CN107785326A CN 107785326 A CN107785326 A CN 107785326A CN 201610784681 A CN201610784681 A CN 201610784681A CN 107785326 A CN107785326 A CN 107785326A
Authority
CN
China
Prior art keywords
support plate
semiconductor
semiconductor chip
articulamentum
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610784681.4A
Other languages
English (en)
Other versions
CN107785326B (zh
Inventor
张宏宪
梁芳瑜
黄陈昱
曾文聪
赖顗喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CN201610784681.4A priority Critical patent/CN107785326B/zh
Publication of CN107785326A publication Critical patent/CN107785326A/zh
Application granted granted Critical
Publication of CN107785326B publication Critical patent/CN107785326B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种半导体封装用的载板，借由将载板的连接层图案化，而形成图案化连接层，因此，当利用该具有图案化连接层的载板作为半导体芯片封装的暂时承载基板时，可让封装材料因高温制程产生的挥发气体借由该图案化连接层的间隙泄出，而可避免因挥发气体对后续制程造成的影响。

Description

半导体封装用的载板、半导体封装组件及半导体组件封装 方法
技术领域
本发明涉及一种半导体封装技术，特别是涉及一种用于半导体封装的暂时承载基板，及使用该暂时承载基板封装而得的半导体封装组件。
背景技术
随着半导体技术的演进，半导体产品已开发出不同的封装形态。而为了符合电子产品轻薄短小的发展趋势，半导体封装也发展出一种芯片尺寸封装件(chip scalepackage，CSP)。此种芯片尺寸封装件的特征在于封装尺寸仅相等或略大于芯片，因此，可有效的减小封装组件的尺寸及体积。
参阅图1，前述该芯片尺寸封装件的制程，大致如图1所示，是如图1(a)所示，先提供一具有第一离型层111的第一承载板11。接着，如图1(b)所示，将多个半导体芯片200利用覆晶方式以其主动面201与该第一离型层111贴合，并让所述半导体芯片200成一间隙分布。然后，如图1(c)、(d)所示以模注方式，将一封装材料(molding compound)，如环氧树脂等，形成一填满所述半导体芯片200的间隙并包覆所述半导体芯片200的封装胶层12，并移除部分该封装胶层12至所述半导体芯片200的非主动面202露出。接着，如图1(e)、(f)所示，再将一表面具有一第二离型层131的第二承载板13，以该第二离型层131与所述半导体芯片200的非主动面202及该封装胶层12的表面连接，然后移除该第一承载板11，令所述半导体芯片200的主动面201露出，然后，如图1(g)所示，再于该主动面201及封装胶层12的表面形成一可用于对外电连接的电连接线路14，最后，如图1(h)所示，再将该电连接线路14与一第三承载板15连接，并将该第二承载板13移除，即可自该封装胶层12远离该第三承载板15的表面进行切割(如图中箭头示意处)，即可得到单粒封装且封装尺寸与该半导体芯片200尺寸相当的半导体封装组件。
前述制程，如图1(e)所示，因为该第二承载板13的第二离型层131与该封装胶层12的接合接口为紧密贴合，但是整个组件封装的制程过程中须要进行多次的高温制程，例如，移除该第一承载板11时通常利用加热方式(>130℃)让该第一离型层111丧失黏性而将该第一承载板11移除；或是形成电连接线路14时使用的高温(约>300℃)溅镀、线路增层结构的介电层烘烤、或是导电凸块(bump)的回焊等高温制程。而这些高温制程会让封装用的高分子材料内含的挥发性物质或吸收的水气挥发而从该第二承载板13的第二离型层131与该封装胶层12的接合接口泄出，或是因挥发气体无法排出宣泄，而从电连接线路14侧挤出，从而造成该第二承载板13与该封装胶层12剥离，使得封装过渡结构不平整、翘曲，导致后续形成电连接线路14时的制程误差(如钻孔误差或线路对位误差、不平整等)，或是导致电连接线路14断裂等问题。
发明内容
本发明的目的在于提供一种可宣泄挥发性气体的半导体封装用的载板。
本发明半导体封装用的载板，该载板包含：一承载基材，及一形成于该承载基材其中一表面的图案化连接层。
较佳地，所述半导体封装用的载板，其中该图案化连接层具有至少一连接块，及定义出该至少一连接块的通道，且该承载基材的表面会借由该通道对外裸露。
此外,本发明的另一目的在于提供一种半导体封装组件。
本发明的半导体封装组件，包含：一载板，具有一承载基材，及一形成于该承载基材其中一表面的图案化连接层；至少一半导体芯片，具有一主动面、一与该主动面相对的非主动面，及一连接该主动面与该非主动面的侧面，该至少一半导体芯片经由该非主动面与该载板的图案化连接层相连接；及一封装胶层，覆盖该至少一半导体芯片的侧面及该承载基材露出的表面，且令该至少一半导体芯片的该主动面露出。
较佳地，所述的半导体封装组件，还包含：一位于该至少一半导体芯片的该主动面，并与该至少一半导体芯片电连接的电连接线路。
再者,本发明的另一目的在于提供一种半导体组件封装方法。
本发明的半导体组件封装方法，包含：
一第一接合步骤，准备至少一半导体芯片，该至少一半导体芯片具有一主动面及一与该主动面相对的非主动面，将该至少一半导体芯片的主动面与一第一载板相连接。
一封装步骤，形成一包覆该至少一半导体芯片与该第一载板露出的表面的封装胶层。
一第二接合步骤，提供一第二载板，该第二载板具有一第二承载基材，及一形成于该第二承载基材其中一表面的图案化连接层，将该第二载板以该图案化连接层与该封装胶层远离该第一载板的表面相连接。
一第一载板移除步骤，将该第一载板移除，令该至少一半导体芯片的该主动面露出。
较佳地，所述半导体组件封装方法，其中，该图案化连接层具有至少一与该至少一半导体芯片相对应的连接块，及定义出该至少一连接块的通道，且该第二承载基材的表面会经由该通道对外裸露。
较佳地，所述半导体组件封装方法，其中，该封装步骤还进一步自该封装胶层远离该第一载板的表面，移除该封装胶层至令该至少一半导体芯片的该非主动面露出，且该第二接合步骤是以该图案化连接层的至少一连接块与该至少一半导体芯片露出的非主动面相连接。
较佳地，所述半导体组件封装方法，还包含：一实施于该第一载板移除步骤后的电连接线路形成步骤，于该至少一半导体封装组件的该主动面形成一可与外界电连接的电连接线路。
较佳地，所述半导体组件封装方法，还包含：一实施于该电连接线路形成步骤后的切割步骤，将该电连接线路与一第三载板连接，接着移除该第二载板，令该至少一半导体芯片的非主动面及封装胶层的表面露出，最后自该封装胶层的表面进行切割，即可得到单粒的半导体封装组件。
较佳地，所述半导体组件封装方法，其中，该第一载板具有一与该至少一半导体芯片连接的黏着层，且该黏着层及该图案化连接层是分别选自光解黏材料或热解黏材料。
本发明的有益效果在于：通过将连接层图案化，而让载板的连接层形成具有间隙的图案化连接层，因此，当利用该具有图案化连接层的承载基板作为半导体芯片封装后的暂时承载基板时，可让封装材料因高温制程产生的挥发气体借由该间隙泄出，而可避免因挥发气体对后续制程造成的影响。
附图说明
图1是一流程示意图，说明现有的半导体芯片尺寸的封装流程；
图2是一示意图，说明该第一实施例封装得到的半导体封装组件；
图3是一文字流程图，说明该第一实施例的封装流程；
图4是一流程示意图，辅助说明该第一实施例的封装流程；
图5是一示意图，说明是该第二实施例封装得到的半导体封装组件；
图6是一文字流程图，说明该第二实施例的封装流程；
图7是一流程示意图，辅助说明该第二实施例的封装流程。
具体实施方式
下面结合附图及实施例对本发明进行详细说明。
参阅图2，本发明半导体组件封装方法的一第一实施例，是用于制作如图2所示的半导体封装组件。
该半导体封装组件具有一第二载板4、一形成于该第二载板4表面且彼此间隔的多个半导体芯片200，及填覆于所述半导体芯片200的间隙的封装胶层3。
详细的说，该第二载板4包括一承载基材41，及一形成于该承载基材41其中一表面的图案化连接层42，该图案化连接层42具有多个连接块421，及定义出所述连接块421的通道422，且该承载基材41的表面会借由该通道422对外裸露。于本实施例中，所述连接块421是借由该通道422彼此成一间隙并呈数组排列方式分布于该承载基材41表面。
所述半导体芯片200分别与所述连接块421的位置相对应，其中，该每一个半导体芯片200具有一主动面201、一与该主动面201相对的非主动面202及一连接该主动面201与该非主动面202的侧面203，且所述半导体芯片200是借由其非主动面202分别与所述连接块421连接。
该封装胶层3会填覆于所述半导体芯片200的间隙而包覆所述半导体芯片200的侧面203，并令所述半导体芯片200的主动面201露出该封装胶层3。
参阅图3，前述半导体组件封装方法的该第一实施例包含一第一接合步骤91、一封装步骤92、一第二接合步骤93，及一第一载板移除步骤94。
配合参阅图3及图4(a)、(b)，该第一接合步骤91是将至少一半导体芯片200与一第一载板2相连接。
该半导体芯片200可为一个或多个，且每一个该半导体芯片200具有一主动面201、一与该主动面201相对的非主动面202及一连接该主动面201与该非主动面202的侧面203。该半导体芯片200可为主动组件，如晶体管，或被动组件，如电阻、电感、电容，且当该半导体芯片200为多个时，所述半导体芯片200的功能也可为相同或不同。于本实施中，是以多个具相同功能的半导体芯片200为例作说明。
该第一载板2具有一第一承载基材21及一形成于该第一承载基材21其中一表面的黏着层22。该第一承载基材21可以是选自玻璃、高分子等具有支撑承载性的材料，该黏着层22则可以是选自热解黏胶，或是光解黏胶等加热或照光会丧失黏性，而易于移除的胶材。
详细的说，该第一接合步骤91是分别将所述半导体芯片200以其主动面201与该第一载板2的黏着层22相贴合，其中，所述半导体芯片200彼此间会成一间隙间隔，且较佳地，所述半导体芯片200是以阵列排列方式设置于该第一载板2。
接着进行该封装步骤92，配合参阅图3及图4(c)、(d)，于所述半导体芯片200与该第一载板2露出的表面形成一包覆所述半导体芯片200的封装胶层3。
详细的说，该封装步骤92可利用模注或是贴合方式，将一用于封装的高分子材料(如环氧树脂等)，以模注方式或是贴膜方式让高分子材料或胶材填充于所述半导体芯片200的间隙，形成一包覆所述半导体芯片200的封装胶层3，接着自该封装胶层3远离该第一载板2的表面研磨移除该封装胶层3直到所述半导体芯片200的非主动面202露出。
要说明的是，前述该封装胶层3的研磨可薄化该封装胶层3的整体厚度，而减小后续制得的封装组件的体积，然而，也可视实际的封装需求而不进行研磨，而不使所述半导体芯片200的非主动面202露出。
然后，配合参阅图3及图4(e)、(f)，进行该第二接合步骤93。提供一第二载板4，将该第二载板4与该封装胶层3远离该第一载板2的表面相连接。
该第二载板4具有一第二承载基材41，及一形成于该第二承载基材41其中一表面的图案化连接层42。其中，该图案化连接层42具有多个连接块421，及定义出所述连接块421的通道422。所述连接块421可选自与该黏着层22相同的光解黏材料或热解黏材料，并可利用微影、雷射烧蚀、印刷、喷墨等方式形成，且所述连接块421的位置会与所述半导体芯片200的分布排列位置相对应。
详细的说，前述该第二接合步骤93是将该第二载板4以所述连接块421与所述半导体芯片200露出的非主动面202相连接。由于该第二载板4与所述半导体芯片200及该封装胶层3的连接面会借由该通道422而呈非密闭式，因此，该封装胶层3于后续制程过程所产生的气体可借由该图案化连接层42的通道422泄出，而维持整体结构的稳定性。较佳地，该通道422的末端会与外界连通而形成一通路(图未示)，而可让泄出的气体进一步逸散至外界。
要说明的是，当前述该封装步骤92不进行该封装胶层3的研磨时，由于所述半导体芯片200的非主动面202不会外露，因此，进行该第二接合步骤93时，该第二载板4就会直接贴覆于该封装胶层3上。
然后，进行该第一载板移除步骤94，将该第一载板2移除，令所述半导体芯片200的该主动面201露出。
详细的说，该第一载板移除步骤94可依照该第一载板2的黏着层22的材料而有不同的移除方式，例如，当该黏着层22是选用热解黏材料时，则可借由加热该黏着层22，让该黏着层22丧失黏性，而使其自所述半导体芯片200脱离。或是当该黏着层22是选用光解黏材料时，则可借由照射预定波长的光，让该黏着层22丧失黏性而自所述半导体芯片200脱离，即可得到如图2所示的半导体封装组件。
前述该半导体组件的封装过程，由于使用了具有图案化的图案化连接层42的该第二载板4，因此，在进行该步骤94，移除该第一载板2时，该封装胶层3无论是在加热或是照光过程因热产生的气体，可借由该第二载板4的通道422泄出，而可避免习知(如图1所示)因为该第二承载板13与该封装胶层12及半导体芯片200的接合面为密闭，使得该封装胶层12于制程过程产生的气体从接合接口泄出，造成该第二承载板13与该封装胶层12剥离的缺点。
要说明的是，前述具有该图案化连接层42的第二载板4，可用于取代一般以封装材料封装后需进行其它高温制程，及须进行基板转换的封装制程的暂时承载基板，例如，扇出型晶圆级封装(Fan-Out Wafer Level Package，FOWLP)，或是3维硅穿孔封装(3D ICThrough Sil icon Via Package)过程中用于暂时承载芯片的承载基板，而可有效避免高温制程过程产生的气体所导致的缺点。
参阅图5，本发明半导体组件封装方法的一第二实施例，是用于制得如图5所示的半导体封装组件。
该半导体封装组件包含一第三载板6，及一与该第三载板6连接的半导体封装组件300。
该第三载板6具有一第三承载基材61及一形成于该第三承载基材61表面的结合层62。
该半导体封装组件300具有一封装胶层3，多个嵌设于该封装胶层3的半导体芯片200，及一电连接线路5。其中，所述半导体芯片200彼此相对的该主动面201及该非主动面202会外露于该封装胶层3，该电连接线路5为形成于所述半导体芯片200的该主动面201及该封装胶层3表面，具有分布形成于所述半导体芯片200的该主动面201及该封装胶层3表面的电连接结构51及用于令所述半导体芯片200对外电连接的导电组件52，且该半导体封装组件300是以该电连接线路5与该第三载板6的该结合层62相结合。由于所述半导体芯片200及该封装胶层3的相关说明与该第一实施例的半导体封装组件相同，故不再多加说明。
参阅图6，前述半导体组件封装方法的该第二实施例包含一第一接合步骤91、一封装步骤92、一第二接合步骤93、一第一载板移除步骤94、一电连接线路形成步骤95及一切割步骤96。其中，该步骤91～94与该第一实施例相同，因此，不再多加赘述，本实施例仅就该电连接线路形成步骤95及该切割步骤96进行说明。
配合参阅图6及图7，该电连接线路形成步骤95是于该第一载板移除步骤94，将该第一载板2移除，令所述半导体芯片200的该主动面201露出后，再于该半导体芯片200的该主动面201形成一可与外界电连接的电连接线路5。
详细的说，该电连接线路5为具有分布形成于所述半导体芯片200的该主动面201及该封装胶层3表面的电连接结构51及用于令所述半导体芯片200对外电连接的导电组件52。该电连接线路5系借由一连串的半导体微影、化镀、电镀，及回焊等制程而形成，由于该电连接线路5的分布形态及相关制程为本技术领域者所周知，因此，不再多加说明。
由于该电连接线路5形成过程中也会使用多次的高温制程，因此，可再利用该第二载板4的通道422，让该封装胶层3于该步骤95的高温制程过程中产生的气体对外逸散，而避免气体破坏该封装胶层3与该第二载板4的接合接口，或是破坏该电连接结构51，而可维持该半导体封装组件300的稳定性并提高整体制程的良率。
该切割步骤96是先将该电连接线路5与一第三载板6连接。其中，该第三载板6具有一第三承载基材61及一形成于该第三承载基材61表面的结合层62。且较佳地，该电连接线路5为仅崁入该结合层62，而可借由该结合层62与具有不同结构型态的该电连接线路5相连接。
详细的说，该切割步骤96是先将该电连接线路5与该第三载板6的该结合层62连接，接着，移除该第二载板4，令所述半导体芯片200的非主动面202及该封装胶层3露出，即可得到如图5所示的半导体封装组件300，最后再自该封装胶层3及所述半导体芯片200的间隙进行切割(如图5中箭头表示处)，即可得到单粒封装的半导体封装组件。然后，将该单粒封装的半导体封装组件自该第三载板6移除，利用该电连接线路5与其它的半导体封装基板(图未示)电连接，即可得到不同的封装组件。
综上所述，本发明借由将该第二载板4的该连接层进行图案化，而让第二载板4的连接层形成具有通道422(间隙)的图案化连接层42，因此，当利用具有该图案化连接层42的第二载板4作为所述半导体芯片200封装过程的暂时承载基板时，可让封装材料(封装胶层3)因高温制程产生的挥发气体借由该通道422泄出，而避免因挥发气体的挤压，造成对封装结构的破坏而对后续制程造成影响的问题，故确实能达成本发明的目的。

Claims (10)

1.一种半导体封装用的载板，其特征在于：包含：
一承载基材；及
一图案化连接层，形成于该承载基材的其中一表面。
2.根据权利要求1所述半导体封装用的载板，其特征在于：该图案化连接层具有至少一连接块，及定义出该至少一连接块的通道，且该承载基材的表面会借由该通道对外裸露。
3.一种半导体封装组件，其特征在于：包含：
一载板，具有一承载基材及一形成于该承载基材的其中一表面的图案化连接层；
至少一半导体芯片，具有一主动面、一与该主动面相对的非主动面，及一连接该主动面与该非主动面的侧面，该至少一半导体芯片经由该非主动面与该载板的图案化连接层相连接；及
一封装胶层，覆盖该至少一半导体芯片的侧面及该承载基材露出的表面，且令该至少一半导体芯片的该主动面露出。
4.根据权利要求3所述的半导体封装组件，其特征在于：该半导体封装组件还包含：一位于该至少一半导体芯片的该主动面，并与该至少一半导体芯片电连接的电连接线路。
5.一种半导体组件封装方法，其特征在于：包含：
一第一接合步骤，准备至少一半导体芯片，该至少一半导体芯片具有一主动面及一与该主动面相对的非主动面，将该至少一半导体芯片的主动面与一第一载板相连接；
一封装步骤，形成一包覆该至少一半导体芯片与该第一载板露出的表面的封装胶层；
一第二接合步骤，提供一第二载板，该第二载板具有一第二承载基材，及一形成于该第二承载基材其中一表面的图案化连接层，将该第二载板以该图案化连接层与该封装胶层远离该第一载板的表面相连接；及
一第一载板移除步骤，将该第一载板移除，令该至少一半导体芯片的该主动面露出。
6.根据权利要求5所述的半导体组件封装方法，其特征在于：该图案化连接层具有至少一与该至少一半导体芯片相对应的连接块，及定义出该至少一连接块的通道，且该第二承载基材的表面会经由该通道对外裸露。
7.根据权利要求6所述的半导体组件封装方法，其特征在于：该封装步骤还进一步自该封装胶层远离该第一载板的表面，移除该封装胶层至令该至少一半导体芯片的该非主动面露出，且该第二接合步骤是以该图案化连接层的至少一连接块与该至少一半导体芯片露出的非主动面相连接。
8.根据权利要求5所述的半导体组件封装方法，其特征在于：还包含：一实施于该第一载板移除步骤后的电连接线路形成步骤，于该至少一半导体封装组件的该主动面形成一可与外界电连接的电连接线路。
9.根据权利要求8所述的半导体组件封装方法，其特征在于：还包含：一实施于该电连接线路形成步骤后的切割步骤，将该电连接线路与一第三载板连接，接着移除该第二载板，令该至少一半导体芯片的非主动面及封装胶层的表面露出，最后自该封装胶层的表面进行切割，即可得到单粒的半导体封装组件。
10.根据权利要求5所述的半导体组件封装方法，其特征在于：该第一载板具有一与该至少一半导体芯片连接的黏着层，且该黏着层及该图案化连接层是分别选自光解黏材料或热解黏材料。
CN201610784681.4A 2016-08-31 2016-08-31 半导体封装用的载板、半导体封装组件及半导体组件封装方法 Active CN107785326B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610784681.4A CN107785326B (zh) 2016-08-31 2016-08-31 半导体封装用的载板、半导体封装组件及半导体组件封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610784681.4A CN107785326B (zh) 2016-08-31 2016-08-31 半导体封装用的载板、半导体封装组件及半导体组件封装方法

Publications (2)

Publication Number Publication Date
CN107785326A true CN107785326A (zh) 2018-03-09
CN107785326B CN107785326B (zh) 2020-07-03

Family

ID=61451125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610784681.4A Active CN107785326B (zh) 2016-08-31 2016-08-31 半导体封装用的载板、半导体封装组件及半导体组件封装方法

Country Status (1)

Country Link
CN (1) CN107785326B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820093A (zh) * 2011-06-09 2012-12-12 天津富纳源创科技有限公司 图案化导电元件的制备方法
US20130157439A1 (en) * 2010-09-09 2013-06-20 International Business Machines Corporation Chip assembly with a coreless substrate employing a patterned adhesive layer
CN104124191A (zh) * 2013-04-24 2014-10-29 矽品精密工业股份有限公司 半导体封装件的制法
CN104332417A (zh) * 2010-12-17 2015-02-04 日月光半导体制造股份有限公司 内埋式半导体封装件的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130157439A1 (en) * 2010-09-09 2013-06-20 International Business Machines Corporation Chip assembly with a coreless substrate employing a patterned adhesive layer
CN104332417A (zh) * 2010-12-17 2015-02-04 日月光半导体制造股份有限公司 内埋式半导体封装件的制作方法
CN102820093A (zh) * 2011-06-09 2012-12-12 天津富纳源创科技有限公司 图案化导电元件的制备方法
CN104124191A (zh) * 2013-04-24 2014-10-29 矽品精密工业股份有限公司 半导体封装件的制法

Also Published As

Publication number Publication date
CN107785326B (zh) 2020-07-03

Similar Documents

Publication Publication Date Title
US10559525B2 (en) Embedded silicon substrate fan-out type 3D packaging structure
CN107123605A (zh) 半导体封装件及其返工工艺
US9318459B2 (en) Through via package
CN107134438A (zh) 半导体器件和在半导体管芯周围形成绝缘层的方法
CN107689333A (zh) 半导体封装件及其形成方法
CN106169452A (zh) 半导体封装组件及其制造方法
CN109786268A (zh) 半导体封装件中的金属化图案及其形成方法
EP2421342B1 (en) Method of manufacturing an electronic component
CN105355569A (zh) 封装方法
US20160013076A1 (en) Three dimensional package assemblies and methods for the production thereof
CN108666214A (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
CN105845672B (zh) 封装结构
TW201201288A (en) Chip-sized package and fabrication method thereof
CN105374731A (zh) 封装方法
CN105225974A (zh) 封装方法
TWI421956B (zh) 晶片尺寸封裝件及其製法
CN105225973A (zh) 封装方法
CN110534441A (zh) 封装结构及其形成方法
CN110504174A (zh) 封装结构的形成方法
CN204497228U (zh) 芯片封装结构
CN102176452B (zh) 高密度系统级芯片封装结构
US6933179B1 (en) Method of packaging semiconductor device
CN102376590B (zh) 芯片尺寸封装件及其制法
CN102332408B (zh) 芯片尺寸封装件及其制法
CN100590823C (zh) 晶粒重新配置的封装结构中使用对准标志的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant